CN106298974B - 一种半导体结装置 - Google Patents
一种半导体结装置 Download PDFInfo
- Publication number
- CN106298974B CN106298974B CN201510267544.9A CN201510267544A CN106298974B CN 106298974 B CN106298974 B CN 106298974B CN 201510267544 A CN201510267544 A CN 201510267544A CN 106298974 B CN106298974 B CN 106298974B
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- semiconductor
- junction
- conducting
- conducting semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 142
- 239000000463 material Substances 0.000 claims abstract description 81
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 17
- 238000009826 distribution Methods 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 239000002210 silicon-based material Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 125000004437 phosphorous atom Chemical group 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种半导体结装置，在耗尽层中垂直半导体结方向上设置有交替排列的不同导电半导体材料，耗尽层中的电场形成具有一定起伏的分布；具有一定起伏的电场分布的结构说明可以设置高浓度杂质掺杂的耗尽层，因此本发明的半导体结装置具有低的正向导通电阻。
Description
技术领域
本发明涉及到一种半导体结装置，本发明的半导体结是制造功率整流器件的基本结构。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，功率半导体器件中最基本的结构为半导体结，半导体结包括了PN结、肖特基势垒结和嵌入了PN结的肖特基势垒结(MPS)；降低半导体结的导通电阻和开启压降是功率半导体器件发展的重要趋势。
传统的高压半导体结器件，在耗尽层中具有倾斜的电场分布，耗尽层中掺杂浓度越高电场分布下降速度越快，所以其导通电阻随器件反向阻断电压的升高快速上升，使得器件具有较高的正向导通压降。
为了解决传统的高压半导体结较高的正向导通压降的问题，人们提出了传统电荷互补偿结构，在耗尽层中平行于结方向上交替引入电荷补偿材料，实现降低高压半导体器件的导通电阻；电荷互补偿结构在耗尽层中具有较平直的电场分布，在靠近PN结时具有一定的翘起，使得在电场接近平直的部分的电荷浓度设定具有一定的限制，即是杂质掺杂浓度的设置具有一定限制，从而限制半导体器件的导通电阻进一步降低。
发明内容
本发明针对上述问题提出，提供一种半导体结装置。
一种半导体结装置，衬底层，为高浓度杂质掺杂的第二导电半导体材料构成；漂移层，为第二导电半导体材料和第一导电半导体材料交替排列构成，一个漂移层或多个漂移层上下叠加形成耗尽层；半导体结，为PN结或肖特基势垒结，位于耗尽层上表面，其中，肖特基势垒结边缘可以设置有第一导电半导体材料形成的保护环，当肖特基势垒结与漂移层中的第一导电半导体材料相连时，可以为非欧姆接触肖特基势垒结；耗尽层中第一导电半导体材料在垂直半导体结方向上的投影完全覆盖半导体结；耗尽层中在垂直半导体结方向上设置有第二导电半导体材料和第一导电半导体材料交替排列结构；耗尽层上下方向上设置有相连或不相连的第一导电半导体材料整体与半导体结不垂直倾斜结构，漂移层中第一导电半导体材料可以为与半导体结倾斜、与半导体结垂直或注入退火形成的结构，耗尽层中第一导电半导体材料整体倾斜结构可以为多个漂移层中第一导电半导体材料上下交错排列构成，其中对漂移层之间的第一导电半导体材料连接与否不作要求，其中耗尽层上下方向上第一导电半导体材料整体倾斜结构可以为互折的倾斜结构。本发明的半导体结可以应用于平行于基片导电的平面结构器件中。
当半导体结装置接一定的反向偏压(假定第一导电半导体材料为P型半导体材料,第二导电半导体材料为N型半导体材料)时，耗尽层中第二导电半导体材料与第一导电半导体材料形成电荷补偿，因为在上下方向上设置有交替排列结构，所以在耗尽层上的电场形成非接近平直具有一定起伏的分布；因为耗尽层中第一导电半导体材料在垂直半导体结方向上的投影完全覆盖半导体结，所以在垂直于半导体结整个耗尽层中的电场形成非接近平直具有一定起伏的分布；具有一定起伏电场分布的结构由泊松方程可得出具有更高浓度的电荷分布，因此本发明的半导体结装置具有更低的正向导通电阻。
附图说明
图1为本发明的第一种半导体结装置剖面示意图；图2为本发明的第二种半导体结装置剖面示意图；图3为本发明的第三种半导体结装置剖面示意图；图4为本发明的第四种半导体结装置剖面示意图。其中，1、衬底层；2、二氧化硅；3、第一导电半导体材料；4、第二导电半导体材料；5、肖特基势垒结；6、阳极表面金属层；7、阴极表面金属层；8基片。
具体实施方式
实施例1
图1为本发明的一种半导体结装置剖面示意图，下面结合图1详细说明本发明的半导体装置。一种垂直结构的肖特基半导体结装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第二导电半导体材料4，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第一导电半导体材料3，位于第二导电半导体材料4中，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3，其在肖特基势垒结5的垂直投影完全覆盖肖特基势垒结5；肖特基势垒结5，位于第二导电半导体材料4表面；阳极表面金属层6和阴极表面金属层7位于硅片上下表面。其中第一导电半导体材料3为注入退火形成，不同深度中相互分离的第一导电半导体材料3整体形成与肖特基势垒结5不垂直的倾斜结构。
其制作工艺包括如下步骤：第一步，在衬底层1表面淀积形成第二导电半导体材料层4，然后表面热氧化，形成二氧化硅；第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后注入硼离子退火形成第一导电半导体材料3，腐蚀表面二氧化硅；第三步，在表面淀积形成第二导电半导体材料层4，表面热氧化，然后重复第二步工艺；第四步，在表面淀积形成第二导电半导体材料层4，淀积势垒金属，烧结形成肖特基势垒结5；第五步，进行正背面金属化工艺，形成阳极表面金属层6和阴极表面金属层7，结构如图1所示。在这里指出第一导电半导体材料3也可以与肖特基半导体结相接触，即是在第四步中去除表面淀积形成第二导电半导体材料层4的工艺。
实施例2
图2为本发明的第二种半导体结装置剖面示意图，下面结合图2详细说明本发明的半导体装置。一种垂直结构的肖特基半导体结装置，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第二导电半导体材料4，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第一导电半导体材料3，位于第二导电半导体材料4中，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3，其在肖特基势垒结5的垂直投影完全覆盖肖特基势垒结5；肖特基势垒结5，位于第二导电半导体材料4表面；阳极表面金属层6和阴极表面金属层7位于硅片上下表面。其中第一导电半导体材料3为刻蚀沟槽淀积硅形成，不同深度中第一导电半导体材料3垂直于半导体结，它们相互连接的整体形成与肖特基势垒结5不垂直的倾斜结构。
其制作工艺包括如下步骤：第一步，在衬底层1表面淀积形成第二导电半导体材料层4，然后表面热氧化，形成二氧化硅；第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，干法刻蚀形成沟槽，沟槽内淀积形成第一导电半导体材料3，腐蚀表面二氧化硅，表面平整化；第三步，在表面淀积形成第二导电半导体材料层4，表面热氧化，然后重复第二步工艺，然后重复一次第三步的上述工艺；第四步，在表面淀积形成第二导电半导体材料层4，淀积势垒金属，烧结形成肖特基势垒结5；第五步，进行正背面金属化工艺，形成阳极表面金属层6和阴极表面金属层7，结构如图2所示。在这里指出第一导电半导体材料3也可以与肖特基半导体结相接触，即是在第四步中去除表面淀积形成第二导电半导体材料层4的工艺。
实施例3
图3为本发明的第三种半导体结装置剖面示意图，下面结合图3详细说明本发明的半导体装置。一种水平结构的肖特基半导体结装置，包括：基片8，为半导体硅片，表面设置有二氧化硅2,；衬底层1，位于二氧化硅2表上，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3；第二导电半导体材料4，位于二氧化硅2表上临靠衬底层1，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第一导电半导体材料3，位于第二导电半导体材料4中，为P传导类型的半导体硅材料，硼原子的掺杂浓度为1E16/CM3，其在肖特基势垒结5的垂直投影完全覆盖肖特基势垒结5；肖特基势垒结5，位于第二导电半导体材料4侧壁；阳极表面金属层6和阴极表面金属层7位于硅片前后侧壁表面。其中第一导电半导体材料3为注入退火形成条状结构，其与肖特基势垒结5形成不垂直的45度倾斜结构。
其制作工艺包括如下步骤：第一步，在基片8表面形成二氧化硅2，在表面淀积形成第二导电半导体材料层4，然后表面热氧化，形成二氧化硅；第二步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后注入硼离子退火形成衬底层1；第三步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，然后注入硼离子退火形成第一导电半导体材料3；第四步，进行光刻腐蚀工艺，干法刻蚀形成沟槽，即形成第二导电半导体材料层4和衬底层1上下侧面，淀积势垒金属，烧结形成肖特基势垒结5；第五步，进行表面金属化工艺，形成阳极表面金属层6和阴极表面金属层7，结构如图3所示。在这里指出第一导电半导体材料3也可以设置与肖特基半导体结相接触。
图4为本发明的第四种半导体结装置剖面示意图，其与图3具有相似的结构，其中区别是第一导电半导体材料3与肖特基势垒结5形成不垂直的互折倾斜结构。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (2)
1.一种半导体结装置，其特征在于：包括：
衬底层，为第二导电半导体材料构成；
漂移层，为条形第二导电半导体材料和条形第一导电半导体材料交替排列构成，位于衬底层之上；
耗尽层，为一个漂移层或多个漂移层上下叠加形成，不同漂移层中条形第一导电半导体材料依次互折相连；
半导体结，为PN结或肖特基势垒结，位于耗尽层上表面；
漂移层中条形第一导电半导体材料与半导体结倾斜不垂直；
漂移层中条形第二导电半导体材料与半导体结倾斜不垂直；
漂移层中交替排列的条形第一导电半导体材料在垂直半导体结上下方向上的投影，完全覆盖左相邻条形第一导电半导体材料顶部和右相邻条形第一导电半导体材料底部；
漂移层中交替排列的条形第二导电半导体材料在垂直半导体结上下方向上的投影，完全覆盖左相邻条形第二导电半导体材料顶部和右相邻条形第二导电半导体材料底部；
耗尽层中条形第一导电半导体材料在垂直半导体结方向上的投影完全覆盖半导体结；
耗尽层中在垂直半导体结方向上设置有第二导电半导体材料和第一导电半导体材料交替排列结构。
2.如权利要求1所述的半导体结装置，其特征在于：所述的半导体结装置适用于平面型半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510267544.9A CN106298974B (zh) | 2015-05-22 | 2015-05-22 | 一种半导体结装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510267544.9A CN106298974B (zh) | 2015-05-22 | 2015-05-22 | 一种半导体结装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298974A CN106298974A (zh) | 2017-01-04 |
| CN106298974B true CN106298974B (zh) | 2019-07-05 |
Family
ID=57633176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510267544.9A Active CN106298974B (zh) | 2015-05-22 | 2015-05-22 | 一种半导体结装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298974B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113555447B (zh) * | 2021-06-09 | 2024-02-09 | 浙江芯科半导体有限公司 | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 |
| CN113555446B (zh) * | 2021-06-09 | 2023-08-11 | 浙江芯科半导体有限公司 | 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1102274A (zh) * | 1993-10-29 | 1995-05-03 | 电子科技大学 | 具有异型掺杂岛的半导体器件耐压层 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4006879B2 (ja) * | 1999-04-07 | 2007-11-14 | 富士電機ホールディングス株式会社 | ショットキーバリアダイオードおよびその製造方法 |
| JP2008235590A (ja) * | 2007-03-20 | 2008-10-02 | Sanyo Electric Co Ltd | 半導体装置 |
| JP5175872B2 (ja) * | 2010-01-21 | 2013-04-03 | 株式会社東芝 | 半導体整流装置 |
-
2015
- 2015-05-22 CN CN201510267544.9A patent/CN106298974B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1102274A (zh) * | 1993-10-29 | 1995-05-03 | 电子科技大学 | 具有异型掺杂岛的半导体器件耐压层 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298974A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101632151B (zh) | 可实现三维电荷耦合的高电压半导体功率组件结构 | |
| CN101677103B (zh) | 用于形成高密度沟槽场效应晶体管的结构与方法 | |
| CN103489913A (zh) | 半导体装置及其制造方法 | |
| CN103782387A (zh) | 单片集成有源缓冲器 | |
| US7154177B2 (en) | Semiconductor device with edge structure | |
| CN109478570A (zh) | 半导体装置 | |
| CN103000665A (zh) | 超级结器件及制造方法 | |
| KR20130073781A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102157568A (zh) | 金属氧化物半导体p-n 结面二极管结构及其制作方法 | |
| CN106449750A (zh) | 半导体装置 | |
| CN106298974B (zh) | 一种半导体结装置 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN109661728A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN107437557A (zh) | 沟槽型碳化硅mosfet器件及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN107507857B (zh) | 自对准超结结构及其制备方法 | |
| JP6761389B2 (ja) | 半導体装置 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| CN103545369B (zh) | 功率半导体器件及其制作方法 | |
| CN104465732B (zh) | 一种半导体功率器件的结构 | |
| CN103633116B (zh) | 一种电荷补偿结构半导体晶片及其制备方法 | |
| CN102449770A (zh) | 用于半导体器件的3d沟道结构 | |
| CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
| CN117561611A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210426 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Fushun City, Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |
|
| TR01 | Transfer of patent right |