CN113555446B - 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法 - Google Patents

一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法 Download PDF

Info

Publication number
CN113555446B
CN113555446B CN202110645737.9A CN202110645737A CN113555446B CN 113555446 B CN113555446 B CN 113555446B CN 202110645737 A CN202110645737 A CN 202110645737A CN 113555446 B CN113555446 B CN 113555446B
Authority
CN
China
Prior art keywords
diamond
structures
layer
epitaxial
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110645737.9A
Other languages
English (en)
Other versions
CN113555446A (zh
Inventor
李京波
王小周
赵艳
齐红基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinke Semiconductor Co Ltd
Original Assignee
Zhejiang Xinke Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Xinke Semiconductor Co Ltd filed Critical Zhejiang Xinke Semiconductor Co Ltd
Priority to CN202110645737.9A priority Critical patent/CN113555446B/zh
Publication of CN113555446A publication Critical patent/CN113555446A/zh
Application granted granted Critical
Publication of CN113555446B publication Critical patent/CN113555446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法，该肖特基二极管包括：Ga2O3外延层；有源区，位于Ga2O3外延层的表层中；终端区，位于Ga2O3外延层中且位于有源区的两侧，终端区包括若干第一金刚石终端结构和若干第二金刚石终端结构，若干第一金刚石终端结构间隔排列，若干第二金刚石终端结构间隔排列，且若干第一金刚石终端结构和若干第二金刚石终端结构上下交替分布，若干第一金刚石终端结构与Ga2O3外延层之间、若干第二金刚石终端结构与Ga2O3外延层之间均形成pn结。该肖特基二极管中表面电场被集中逐步引入到器件体内，避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力。

Description

一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法
技术领域
本发明属于半导体器件结构与制作技术领域，具体涉及一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法。
背景技术
氧化镓(Ga2O3)作为一种新型超宽禁带半导体，具有大的能带间隙(约为4.9eV)、高的理论击穿电场(8MV/cm)以及巴利加(Baliga)优值，这些优异的性能使氧化镓成为下一代大功率电子器件的热点材料。
肖特基势垒二极管作为半导体电路中的基本元器件，因为其高开关速度和低导通损耗，在射频识别标签、太阳能电池、放大器、光探测器和逻辑门等方面有很大的应用，高性能的肖特基二极管在在高压开关领域起着重要的作用。
为了实现较高的应用可靠性，需要对Ga2O3肖特基二极管的金属边缘区域进行保护，以降低此处的电场集中现象。在常规穿通结构的功率肖特基二极管制作工艺中，该部分由特别设计的低浓度Ga2O3终端保护区构成。然而，受实际工艺误差，在高温反偏、潮热反偏等可靠性测试中，采用低浓度Ga2O3终端保护区的Ga2O3肖特基二极管的金属边缘区域的电场集中现象仍比较明显，导致器件的漏电流增大，器件性能退化。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于金刚石终端结构的Ga2O3肖特基二极管，包括：
Ga2O3外延层；
有源区，位于所述Ga2O3外延层的表层中；
终端区，位于所述Ga2O3外延层中且位于所述有源区的两侧，其中，所述终端区包括若干第一金刚石终端结构和若干第二金刚石终端结构，若干所述第一金刚石终端结构间隔排列，若干所述第二金刚石终端结构间隔排列，且若干所述第一金刚石终端结构和若干所述第二金刚石终端结构上下交替分布，若干所述第一金刚石终端结构与所述Ga2O3外延层之间、若干所述第二金刚石终端结构与所述Ga2O3外延层之间均形成pn结。
在本发明的一个实施例中，所述Ga2O3外延层的材料包括N型Ga2O3，所述第一金刚石终端结构、所述第二金刚石终端结构的材料均包括P型金刚石。
在本发明的一个实施例中，若干所述第一金刚石终端结构均匀分布，若干所述第二金刚石终端结构均匀分布。
在本发明的一个实施例中，所述第一金刚石终端结构和所述第二金刚石终端结构之间的垂直距离为0.2～0.7μm；
相邻所述第一金刚石终端结构与所述第二金刚石终端结构之间的水平距离为1～2.6μm；
所述第一金刚石终端结构与所述第二金刚石终端结构的厚度均为0.5～1.5μm。
在本发明的一个实施例中，所述有源区包括若干间隔排列的有源区金刚石结构，所述有源区金刚石结构与所述Ga2O3外延层之间形成pn结。
在本发明的一个实施例中，所述有源区金刚石结构的材料包括P型金刚石。
在本发明的一个实施例中，若干所述有源区金刚石结构均匀分布，相邻所述有源区金刚石结构之间的距离为2～4μm，所述有源区金刚石结构的厚度为0.5～1.5μm。
在本发明的一个实施例中，还包括：Ga2O3衬底、欧姆接触金属层、第一接触层、第一钝化层、肖特基接触金属层、第二接触层和第二钝化层，其中，
所述第一接触层、所述欧姆接触金属层、所述Ga2O3衬底和所述Ga2O3外延层依次层叠；
所述第一钝化层位于所述Ga2O3外延层上，且位于所述终端区上方；
所述肖特基接触金属层位于所述Ga2O3外延层上且位于所述有源区上方，其端部覆盖所述第一钝化层的部分表面；
所述第二接触层位于所述肖特基接触金属层上；
所述第二钝化层覆盖所述第一钝化层、所述肖特基接触金属层的端部和所述第二接触层的端部。
本发明的另一个实施例提供了一种基于金刚石终端结构的Ga2O3肖特基二极管的制作方法，包括步骤：
刻蚀第一Ga2O3外延子层，形成若干间隔排列的第一沟槽；
在若干所述第一沟槽中生长金刚石，形成若干间隔排列的第二金刚石终端结构，其中，所述第一Ga2O3外延子层与所述第二金刚石终端结构之间形成pn结；
在所述第一Ga2O3外延子层上生长Ga2O3，形成第二Ga2O3外延子层，其中，所述第一Ga2O3外延子层和所述第二Ga2O3外延子层形成Ga2O3外延层；
刻蚀所述第二Ga2O3外延子层，形成若干间隔排列的第二沟槽；
在若干所述第二沟槽中生长金刚石，形成若干间隔排列的有源区金刚石结构和位于所述有源区金刚石结构外侧的若干第一金刚石终端结构，其中，若干所述第一金刚石终端结构和若干所述第二金刚石终端结构构成终端区，若干所述有源区金刚石结构构成有源区，若干所述第一金刚石终端结构和若干所述第二金刚石终端结构上下交替分布，所述第二Ga2O3外延子层与所述第一金刚石终端结构、所述第二金刚石终端结构之间均形成pn结。
在本发明的一个实施例中，在若干所述第二沟槽中生长金刚石，形成若干间隔排列的金刚石终端结构之后，还包括步骤：
在所述Ga2O3外延层上制备第一钝化层，使得所述第一钝化层位于所述终端区上方；
在Ga2O3衬底背面制备欧姆接触金属层，其中，所述Ga2O3外延层位于所述Ga2O3衬底上；
在所述Ga2O3外延层上制备肖特基接触金属层，使得所述肖特基接触金属层位于所述有源区上方且其端部覆盖所述第一钝化层的部分表面；
在所述肖特基接触金属层上制备第二接触层；
在所述欧姆接触金属层的背面制备第一接触层；
在所述第一钝化层、所述肖特基接触金属层的端部和所述第二接触层的端部上制备所述第二钝化层。
与现有技术相比，本发明的有益效果：
1、本发明的肖特基二极管中终端区采用金刚石材料，金刚石具有较高的击穿场强，可以显著降低Ga2O3肖特基二极管周边区域的电场集中现象，降低器件的漏电流，提升器件可靠性，同时保证器件在正常的静态特性下可以显著提升反向耐压能力。
2、本发明的肖特基二极管中第一金刚石终端结构和第二金刚石终端结构上下交替分布，第二金刚石终端结构可以将表面电场集中逐步引入到器件体内，一方面避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力，另一方面由于电场分布被引入体内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
附图说明
图1为本发明实施例提供的一种基于金刚石终端结构的Ga2O3肖特基二极管的结构示意图；
图2为本发明实施例提供的一种基于金刚石终端结构的Ga2O3肖特基二极管的制作方法的流程示意图；
图3a-图3k为本发明实施例提供的一种基于金刚石终端结构的Ga2O3肖特基二极管的制作方法的过程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于金刚石终端结构的Ga2O3肖特基二极管的结构示意图。该Ga2O3肖特基二极管包括：Ga2O3外延层1、有源区2、终端区3、Ga2O3衬底4、欧姆接触金属层5、第一接触层6、第一钝化层7、肖特基接触金属层8、第二接触层9和第二钝化层10。
具体的，Ga2O3外延层1的材料包括N型Ga2O3。
有源区2位于Ga2O3外延层1的表层中，从Ga2O3外延层1的表面露出。
在一个具体实施例中，有源区2包括若干间隔排列的有源区金刚石结构21，有源区金刚石结构21与Ga2O3外延层1形成pn结。具体的，有源区金刚石结构21位于Ga2O3外延层1的内部，其位于Ga2O3外延层1的表层中；并且，有源区金刚石结构21与Ga2O3外延层1的掺杂类型相反，从而二者形成pn结。
在一个具体实施例中，有源区金刚石结构21的材料包括P型金刚石。
在一个具体实施例中，多个有源区金刚石结构21在Ga2O3外延层1中沿器件的水平方向呈横向分布，从而有源区2也在Ga2O3外延层1中呈横向设置。进一步的，多个有源区金刚石结构21均匀分布，即相邻两个有源区金刚石结构21之间的距离均相等；具体的，相邻两个有源区金刚石结构21之间的距离均为2～4μm。
具体的，每个有源区金刚石结构21的厚度均为0.5～1.5μm。
终端区3位于Ga2O3外延层1中且位于有源区2的两侧，其表面从Ga2O3外延层1的表面露出。具体的，终端区3包括若干第一金刚石终端结构31和若干第二金刚石终端结构32，若干第一金刚石终端结构31间隔排列，若干第二金刚石终端结构32间隔排列，且若干第一金刚石终端结构31和若干第二金刚石终端结构32上下交替分布，若干第一金刚石终端结构31与Ga2O3外延层1之间、若干第二金刚石终端结构32与Ga2O3外延层1之间均形成pn结。
在一个具体实施例中，多个第一金刚石终端结构31在Ga2O3外延层1中沿器件水平方向分布，其可以与多个有源区金刚石结构21位于同一层面，位于多个有源区金刚石结构21的两侧，多个第一金刚石终端结构31将多个有源区金刚石结构21包围起来；多个第二金刚石终端结构32在Ga2O3外延层1中沿器件水平方向分布，其位于多个第一金刚石终端结构31的下方，与多个第一金刚石终端结构31呈上下交替分布，从而第二金刚石终端结构32形成隐埋金刚石终端结构；相邻的一个第一金刚石终端结构31和一个第二金刚石终端结构32形成一个终端周期。
进一步的，在器件的剖视图上，第一金刚石终端结构31、第二金刚石终端结构32以及有源区金刚石结构21的形状可以为矩形，也可以为三角形、梯形、不规则形状等任意形状，本实施例不做进一步限制。
进一步的，第一金刚石终端结构31的掺杂类型与Ga2O3外延层1的掺杂类型相反以形成pn结，第二金刚石终端结构32的掺杂类型与Ga2O3外延层1的掺杂类型相反以形成pn结。
在一个具体实施例中，第一金刚石终端结构31、第二金刚石终端结构32的材料均包括P型金刚石，其与N型Ga2O3形成pn结。
在一个具体实施例中，第一金刚石终端结构31和第二金刚石终端结构32之间的垂直距离为0.2～0.7μm；即，沿器件垂直方向，第一金刚石终端结构31和第二金刚石终端结构32之间的距离h2为0.2～0.7μm，优选的，该h2为0.5μm。
进一步的，相邻两个第一金刚石终端结构31之间的距离可以相等，也可以不相等；相邻两个第二金刚石终端结构32之间的距离可以不相等，也可以不相等。优选的，相邻两个第一金刚石终端结构31之间的距离相等，相邻两个第二金刚石终端结构32之间的距离相等；即，多个第一金刚石终端结构31沿器件的水平方向均匀分布，多个第二金刚石终端结构32沿器件的水平方向均匀分布。
具体的，相邻第一金刚石终端结构31与第二金刚石终端结构32之间的水平距离d1为1～2.6μm。第一金刚石终端结构31与第二金刚石终端结构32的厚度h1均为0.5～1.5μm，优选的，h1为1μm。
进一步的，第一接触层6、欧姆接触金属层5、Ga2O3衬底4和Ga2O3外延层1依次层叠；第一钝化层7位于Ga2O3外延层1上，且位于终端区3上方；肖特基接触金属层8位于Ga2O3外延层1上且位于有源区2上方，其端部覆盖第一钝化层7的部分表面；第二接触层9位于肖特基接触金属层8上；第二钝化层10覆盖第一钝化层7、肖特基接触金属层8的端部和第二接触层9的端部。
在俯视图上，第一钝化层7呈环状；肖特基接触金属层8呈圆形，其位于第一钝化层7的环形内部，并且圆形的边缘将第一钝化层7的一部分覆盖；第二接触层9呈圆形，其位于肖特基接触金属层8的中心；第二钝化层10呈圆环状，其将第一钝化层7、肖特基接触金属层8的端部和第二接触层9的端部覆盖住。
具体的，欧姆接触金属层5的材料包括Ni，第一接触层6的材料包括Ag，第一钝化层7的材料包括SiO2，肖特基接触金属层8的材料包括Ti，第二接触层9的材料包括Al，第二钝化层10的材料包括聚酰亚胺PI。
本实施例的衬底和外延层选用Ga2O3，其具有禁带宽度大4.9eV、生长成本更低等突出优点，可以实现更高耐压、更低损耗的半导体功率器件，能够大大提高电力装置的工作效率。
本实施例的肖特基二极管中，终端区采用金刚石材料，金刚石具有较高的击穿场强，可以显著降低Ga2O3肖特基二极管周边区域的电场集中现象，降低器件的漏电流，提升器件可靠性，同时保证器件在正常的静态特性下可以显著提升反向耐压能力。另外，该肖特基二极管采用第一金刚石终端结构和第二金刚石终端结构上下交替分布的结构，可以将表面电场集中逐步引入到器件体内，一方面避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力，另一方面由于电场分布被引入体内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
实施例二
在实施例一的基础上，请参见图2和图3a-图3k，图2为本发明实施例提供的一种基于金刚石终端结构的Ga2O3肖特基二极管的制作方法的流程示意图，图3a-图3k为本发明实施例提供的一种基于金刚石终端结构的Ga2O3肖特基二极管的制作方法的过程示意图，该制作方法包括步骤：
S1、刻蚀第一Ga2O3外延子层11，形成若干间隔排列的第一沟槽12，请参见图3a。
首先，获取样品，该样品包括Ga2O3衬底4和第一Ga2O3外延子层11，第一Ga2O3外延子层11位于Ga2O3衬底4上。第一Ga2O3外延子层11的材料为N型Ga2O3。
然后，在样品正面，采用感耦合等离子体(Inductive Coupled Plasma，简称ICP刻蚀法)刻蚀第一Ga2O3外延子层11，形成若干第一凹槽12，若干第一凹槽12在第一Ga2O3外延子层11中间隔排列。
S2、在若干第一沟槽11中生长金刚石，形成若干间隔排列的第二金刚石终端结构32，其中，第一Ga2O3外延子层11与第二金刚石终端结构32之间形成pn结，请参见图3b。
具体的，利用化学气相淀积法在第一沟槽11中淀积金刚石材料，形成若干第二金刚石终端结构32，并对器件表面进行机械抛光，使器件表面光滑，其中，若干第二金刚石终端结构32形成若干隐埋金刚石终端结构。
具体的，第二金刚石终端结构32的掺杂类型与第一Ga2O3外延子层11的掺杂类型相反，以使得二者之间形成pn结；即，第一Ga2O3外延子层11的材料为N型Ga2O3，第二金刚石终端结构32的材料为P型金刚石。
S3、在第一Ga2O3外延子层11上生长Ga2O3，形成第二Ga2O3外延子层13，其中，第一Ga2O3外延子层11和第二Ga2O3外延子层13形成Ga2O3外延层1，请参见图3c。
具体的，在形成若干隐埋金刚石终端结构21的第一Ga2O3外延子层11表面，利用化学气相淀积法在淀积Ga2O3，形成第二Ga2O3外延子层13，其中，第一Ga2O3外延子层11和第二Ga2O3外延子层13共同形成Ga2O3外延层1。
具体的，第二Ga2O3外延子层13的材料与第一Ga2O3外延子层11的材料相同，第一Ga2O3外延子层11为N型Ga2O3，第二Ga2O3外延子层13也为N型Ga2O3。
S4、刻蚀第二Ga2O3外延子层13，形成若干间隔排列的第二沟槽14，请参见图3d。
具体的，在Ga2O3外延层1中采用ICP刻蚀法刻蚀第二Ga2O3外延子层13，形成若干第二沟槽14，若干第二沟槽14在第二Ga2O3外延子层13中间隔排列。具体的，沿器件的垂直方向，第一沟槽11与第二沟槽14之间相距有一定距离，该距离为0.2～0.7μm。
S5、在若干第二沟槽14中生长金刚石，形成若干间隔排列的有源区金刚石结构21和位于有源区金刚石结构21外侧的若干第一金刚石终端结构31，其中，若干第一金刚石终端结构31和若干第二金刚石终端结构32构成终端区3，若干有源区金刚石结构21构成有源区2，第二Ga2O3外延子层13与第一金刚石终端结构31、第二金刚石终端结构32之间均形成pn结，请参见图3e。
具体的，利用化学气相淀积法在第二沟槽14中淀积金刚石材料，形成若干有源区金刚石结构21和位于有源区金刚石结构21外侧的若干第一金刚石终端结构31，并对器件表面进行机械抛光，使器件表面光滑，其中，若干第一金刚石终端结构31和若干第二金刚石终端结构32构成终端区3，若干有源区金刚石结构21构成有源区2。
具体的，第一金刚石终端结构31、有源区金刚石结构21的掺杂类型与第二Ga2O3外延子层13的掺杂类型相反，以使得二者之间形成pn结；即，第二Ga2O3外延子层13的材料为N型Ga2O3时，第一金刚石终端结构31、有源区金刚石结构21的材料为P型金刚石。
具体的，制备形成的终端区3和有源区2的具体结构和参数请参见实施例一，本实施例不再赘述。
S6、在Ga2O3外延层1上制备第一钝化层7，使得第一钝化层7位于终端区3上方，请参见图3f。
具体的，利用化学气相淀积法在Ga2O3外延层1的表面淀积SiO2，形成位于终端区3上方的第一钝化层7。在俯视图上，第一钝化层7呈环状。
S7、在Ga2O3衬底4背面制备欧姆接触金属层5，其中，Ga2O3外延层1位于Ga2O3衬底4上，请参见图3g。
具体的，首先利用磁控溅射法或电子束蒸发法在Ga2O3衬底4背面生长Ni；然后，在1000℃的条件下对器件进行快速热退火，退火时间为3min，形成欧姆接触金属层5。
S8、在Ga2O3外延层1的有源区2上制备肖特基接触金属层8，使得肖特基接触金属层8的端部覆盖第一钝化层7的部分表面，请参见图3h。
具体的，首先利用磁控溅射法或电子束蒸发法在Ga2O3外延层1上生长Ti；然后在450℃的条件下对器件进行快速热退火，退火时间为3min，形成肖特基接触金属层8；其中，肖特基接触金属层8位于有源区2上，其端部覆盖第一钝化层7的部分表面，在俯视图上，肖特基接触金属层8呈圆形，其位于第一钝化层7的环形内部，并且圆形的边缘将第一钝化层7的一部分覆盖。
S9、在肖特基接触金属层8上制备第二接触层9，请参见图3i。
具体的，利用电子束蒸发法在肖特基接触金属层8上生长Al，形成第二接触层9。在俯视图上，第二接触层9呈圆形，其位于肖特基接触金属层8的中心。
S10、在欧姆接触金属层5的背面制备第一接触层6，请参见图3j。
具体的，利用电子束蒸发法在欧姆接触金属层5的背面生长Ag，形成第一接触层6。
S11、在第一钝化层7、肖特基接触金属层8的端部和第二接触层9的端部上制备第二钝化层10，请参见图3k。
具体的，在第一钝化层7、肖特基接触金属层8的端部和第二接触层9的端部上旋涂聚酰亚胺PI，形成第二钝化层10。在俯视图上，第二钝化层10呈圆环状，将第一钝化层7、肖特基接触金属层8的端部和第二接触层9的端部覆盖住。
本实施例中，采用在沟槽中淀积金刚石的方式形成有源区和终端区，避免采用离子注入工艺，从而避免了离子注入带来的晶格损伤问题。
本实施例中，肖特基二极管采用第一金刚石终端结构和第二金刚石终端结构上下交替分布的结构，第二金刚石终端结构可以将表面电场集中逐步引入到器件体内，一方面避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力，另一方面由于表面钝化层中的正电荷对终端区环间点位和电场有很大影响，而常规工艺中引入正电荷的因素较多，使得器件对表面钝化工艺要求很高，而采用的隐埋金刚石终端结构和金刚石终端结构交替分布的结构可以屏蔽钝化层中正电荷对表面的影响，使得由于电场分布被引入体内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，包括：
Ga2O3外延层(1)；
有源区(2)，位于所述Ga2O3外延层(1)的表层中；
终端区(3)，位于所述Ga2O3外延层(1)中且位于所述有源区(2)的两侧，其中，所述终端区(3)包括若干第一金刚石终端结构(31)和若干第二金刚石终端结构(32)，若干所述第一金刚石终端结构(31)间隔排列，若干所述第二金刚石终端结构(32)间隔排列，且若干所述第二金刚石终端结构(32)位于若干所述第一金刚石终端结构(31)的下方，若干所述第一金刚石终端结构(31)和若干所述第二金刚石终端结构(32)间隔错开形成上下交替分布的形式，若干所述第一金刚石终端结构(31)与所述Ga2O3外延层(1)之间、若干所述第二金刚石终端结构(32)与所述Ga2O3外延层(1)之间均形成pn结；
所述第一金刚石终端结构(31)和所述第二金刚石终端结构(32)之间的垂直距离为0.2～0.7μm；相邻所述第一金刚石终端结构(31)与所述第二金刚石终端结构(32)之间的水平距离为1～2.6μm；所述第一金刚石终端结构(31)与所述第二金刚石终端结构(32)的厚度均为0.5～1.5μm。
2.根据权利要求1所述的基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，所述Ga2O3外延层(1)的材料包括N型Ga2O3，所述第一金刚石终端结构(31)、所述第二金刚石终端结构(32)的材料均包括P型金刚石。
3.根据权利要求1所述的基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，若干所述第一金刚石终端结构(31)均匀分布，若干所述第二金刚石终端结构(32)均匀分布。
4.根据权利要求1所述的基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，所述有源区(2)包括若干间隔排列的有源区金刚石结构(21)，所述有源区金刚石结构(21)与所述Ga2O3外延层(1)之间形成pn结。
5.根据权利要求4所述的基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，所述有源区金刚石结构(21)的材料包括P型金刚石。
6.根据权利要求4所述的基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，若干所述有源区金刚石结构(21)均匀分布，相邻所述有源区金刚石结构(21)之间的距离为2～4μm，所述有源区金刚石结构(21)的厚度为0.5～1.5μm。
7.根据权利要求1所述的基于金刚石终端结构的Ga2O3肖特基二极管，其特征在于，还包括：Ga2O3衬底(4)、欧姆接触金属层(5)、第一接触层(6)、第一钝化层(7)、肖特基接触金属层(8)、第二接触层(9)和第二钝化层(10)，其中，
所述第一接触层(6)、所述欧姆接触金属层(5)、所述Ga2O3衬底(4)和所述Ga2O3外延层(1)依次层叠；
所述第一钝化层(7)位于所述Ga2O3外延层(1)上，且位于所述终端区(3)上方；
所述肖特基接触金属层(8)位于所述Ga2O3外延层(1)上且位于所述有源区(2)上方，其端部覆盖所述第一钝化层(7)的部分表面；
所述第二接触层(9)位于所述肖特基接触金属层(8)上；
所述第二钝化层(10)覆盖所述第一钝化层(7)、所述肖特基接触金属层(8)的端部和所述第二接触层(9)的端部。
8.一种基于金刚石终端结构的Ga2O3肖特基二极管的制作方法，其特征在于，包括步骤：
刻蚀第一Ga2O3外延子层(11)，形成若干间隔排列的第一沟槽(12)；
在若干所述第一沟槽(12)中生长金刚石，形成若干间隔排列的第二金刚石终端结构(32)，其中，所述第一Ga2O3外延子层(11)与所述第二金刚石终端结构(32)之间形成pn结；
在所述第一Ga2O3外延子层(11)上生长Ga2O3，形成第二Ga2O3外延子层(13)，其中，所述第一Ga2O3外延子层(11)和所述第二Ga2O3外延子层(13)形成Ga2O3外延层(1)；
刻蚀所述第二Ga2O3外延子层(13)，形成若干间隔排列的第二沟槽(14)；
在若干所述第二沟槽(14)中生长金刚石，形成若干间隔排列的有源区金刚石结构(21)和位于所述有源区金刚石结构(21)外侧的若干第一金刚石终端结构(31)，其中，若干所述第一金刚石终端结构(31)和若干所述第二金刚石终端结构(32)构成终端区(3)，若干所述有源区金刚石结构(21)构成有源区(2)，若干所述第二金刚石终端结构(32)位于若干所述第一金刚石终端结构(31)的下方，若干所述第一金刚石终端结构(31)和若干所述第二金刚石终端结构(32)间隔错开形成上下交替分布的形式，所述第二Ga2O3外延子层(13)与所述第一金刚石终端结构(31)、所述第二金刚石终端结构(32)之间均形成pn结；
所述第一金刚石终端结构(31)和所述第二金刚石终端结构(32)之间的垂直距离为0.2～0.7μm；相邻所述第一金刚石终端结构(31)与所述第二金刚石终端结构(32)之间的水平距离为1～2.6μm；所述第一金刚石终端结构(31)与所述第二金刚石终端结构(32)的厚度均为0.5～1.5μm。
9.根据权利要求8所述的基于金刚石终端结构的Ga2O3肖特基二极管的制作方法，其特征在于，在若干所述第二沟槽(14)中生长金刚石，形成若干间隔排列的有源区金刚石结构(21)和位于所述有源区金刚石结构(21)外侧的若干第一金刚石终端结构(31)之后，还包括步骤：
在所述Ga2O3外延层(1)上制备第一钝化层(7)，使得所述第一钝化层(7)位于所述终端区(3)上方；
在Ga2O3衬底(4)背面制备欧姆接触金属层(5)，其中，所述Ga2O3外延层(1)位于所述Ga2O3衬底(4)上；
在所述Ga2O3外延层(1)上制备肖特基接触金属层(8)，使得所述肖特基接触金属层(8)位于所述有源区(2)上方且其端部覆盖所述第一钝化层(7)的部分表面；
在所述肖特基接触金属层(8)上制备第二接触层(9)；
在所述欧姆接触金属层(5)的背面制备第一接触层(6)；
在所述第一钝化层(7)、所述肖特基接触金属层(8)的端部和所述第二接触层(9)的端部上制备第二钝化层(10)。
CN202110645737.9A 2021-06-09 2021-06-09 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法 Active CN113555446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110645737.9A CN113555446B (zh) 2021-06-09 2021-06-09 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110645737.9A CN113555446B (zh) 2021-06-09 2021-06-09 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法

Publications (2)

Publication Number Publication Date
CN113555446A CN113555446A (zh) 2021-10-26
CN113555446B true CN113555446B (zh) 2023-08-11

Family

ID=78130434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110645737.9A Active CN113555446B (zh) 2021-06-09 2021-06-09 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法

Country Status (1)

Country Link
CN (1) CN113555446B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114525585A (zh) * 2022-01-05 2022-05-24 西安电子科技大学 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构
CN115799311B (zh) * 2023-01-31 2023-05-09 深圳市威兆半导体股份有限公司 高压碳化硅功率器件终端及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
JP2004327824A (ja) * 2003-04-25 2004-11-18 National Institute Of Advanced Industrial & Technology 半導体装置
JP2005327912A (ja) * 2004-05-14 2005-11-24 Toshiba Corp 半導体装置
JP2013012568A (ja) * 2011-06-29 2013-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN106298974A (zh) * 2015-05-22 2017-01-04 朱江 一种半导体结装置
CN109449085A (zh) * 2018-09-12 2019-03-08 秦皇岛京河科学技术研究院有限公司 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN112186032A (zh) * 2020-10-20 2021-01-05 西安电子科技大学 一种带场板结构的氧化镓结势垒肖特基二极管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
JP2004327824A (ja) * 2003-04-25 2004-11-18 National Institute Of Advanced Industrial & Technology 半導体装置
JP2005327912A (ja) * 2004-05-14 2005-11-24 Toshiba Corp 半導体装置
JP2013012568A (ja) * 2011-06-29 2013-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN106298974A (zh) * 2015-05-22 2017-01-04 朱江 一种半导体结装置
CN109449085A (zh) * 2018-09-12 2019-03-08 秦皇岛京河科学技术研究院有限公司 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法
CN112186032A (zh) * 2020-10-20 2021-01-05 西安电子科技大学 一种带场板结构的氧化镓结势垒肖特基二极管

Also Published As

Publication number Publication date
CN113555446A (zh) 2021-10-26

Similar Documents

Publication Publication Date Title
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN108281491B (zh) 一种具有台阶结构的碳化硅功率器件及其制备方法
CN113555446B (zh) 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法
WO2018010545A1 (zh) 一种异质结终端的碳化硅功率器件及其制备方法
CN109560142B (zh) 新型碳化硅结势垒肖特基二极管及其制作方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
US20040031971A1 (en) High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US20150060885A1 (en) Semiconductor device and method of manufacturing the same
CN110190129B (zh) 一种场效应管及其制备方法
CN113555447B (zh) 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN116487445B (zh) 一种用n-区包围p+渐变环的碳化硅功率器件及其制备方法
CN103208529A (zh) 半导体二极管以及用于形成半导体二极管的方法
CN113517355B (zh) 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法
US20240178280A1 (en) Scalable mps device based on sic
CN210349845U (zh) 一种碳化硅结势垒肖特基二极管
CN113555448B (zh) 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN116581151A (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN113517356B (zh) 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法
CN110416295A (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN109119341A (zh) 一种vdmos器件终端结构及其制作方法
CN209947846U (zh) 一种场效应管
CN114496803A (zh) 一种自对准的氧化镓结势垒肖特基二极管及其制造方法
CN116417520B (zh) 一种氧化镓场效应晶体管及其制备方法
CN102931228A (zh) 逆导igbt器件及制造方法
CN112750896B (zh) 碳化硅肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220214

Address after: 311400 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant after: Zhejiang Xinke Semiconductor Co.,Ltd.

Address before: 311421 room 908, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province

Applicant before: Zhejiang Xinguo Semiconductor Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A Ga2O3Schottky diode based on diamond terminal structure and its fabrication method

Granted publication date: 20230811

Pledgee: Bank of Jiangsu Limited by Share Ltd. Hangzhou branch

Pledgor: Zhejiang Xinke Semiconductor Co.,Ltd.

Registration number: Y2024980027010

PE01 Entry into force of the registration of the contract for pledge of patent right