CN113517356B - 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 - Google Patents
基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 Download PDFInfo
- Publication number
- CN113517356B CN113517356B CN202110559929.8A CN202110559929A CN113517356B CN 113517356 B CN113517356 B CN 113517356B CN 202110559929 A CN202110559929 A CN 202110559929A CN 113517356 B CN113517356 B CN 113517356B
- Authority
- CN
- China
- Prior art keywords
- sic
- type
- epitaxial layer
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims description 9
- 239000000463 material Substances 0.000 claims abstract description 25
- 238000002347 injection Methods 0.000 claims abstract description 22
- 239000007924 injection Substances 0.000 claims abstract description 22
- 229910052582 BN Inorganic materials 0.000 claims abstract description 17
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 92
- 238000002161 passivation Methods 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 147
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 62
- 230000005684 electric field Effects 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 6
- 239000002184 metal Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种基于台阶状P型CBN与SiC混合结构的4H‑SiC二极管，包括：自下而上依次层叠设置的欧姆接触电极、N型SiC衬底层、N型SiC外延层和肖特基接触电极，其中，肖特基接触电极位于N型SiC外延层的中间区域；N型SiC外延层上表面的边缘形成阶梯状环形台阶；N型SiC外延层上表面的中间区域设置有T型凹槽；N型SiC外延层上表面边缘的底层的台阶面上设置有第一P型注入区；N型SiC外延层上表面边缘的中间层和顶层的台阶面上设置有第一P型终端；T型凹槽的外围绕设有第二P型终端；T型凹槽的下方设置有第二P型注入区。本发明的4H‑SiC二极管，提升了中间区域的正向电流导通路径，通过P型氮化硼和碳化硅材料之间的调控，可以提高电场分布均匀性。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法。
背景技术
SiC材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大，这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。碳化硅肖特基二极管具有击穿电压高、电流密度大、工作频率高等一系列优点，因此发展前景非常广泛。目前碳化硅肖特基二极管面临的主要问题之一就是使器件实现较高的功率容量。
为了实现较高的功率容量，从器件技术角度，一方面要使得4H-SiC肖特基二极管维持较高的反向击穿电压，另一方面也要提升正向的导通电流密度。然而，在常规传统的平面结构4H-SiC功率肖特基二极管制作工艺中，仅有一次P+离子注入工艺来实现上述目的，通常为环状结构，该环状结构的横向尺寸、间距影响了电场分布，不利于反向击穿电压的稳定。此外，平面结构下，器件的导通路径较窄，导致正向导通电流密度不够大。这些都影响了器件整体性能的提升。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，包括：自下而上依次层叠设置的欧姆接触电极、N型SiC衬底层、N型SiC外延层和肖特基接触电极，其中，
所述肖特基接触电极位于所述N型SiC外延层的中间区域；
所述N型SiC外延层上表面的边缘形成阶梯状环形台阶；
所述N型SiC外延层上表面的中间区域设置有T型凹槽；
所述N型SiC外延层上表面边缘的底层的台阶面上设置有第一P型注入区；
所述N型SiC外延层上表面边缘的中间层和顶层的台阶面上设置有第一P型终端；
所述T型凹槽的外围绕设有第二P型终端；
所述T型凹槽的下方设置有第二P型注入区；
在本发明的一个实施例中，所述第一P型注入区、所述第一P型终端和所述第二P型终端均为封闭环结构，所述第二P型注入区为条形结构。
在本发明的一个实施例中，所述第一P型终端和所述第二P型终端的材料为P型立方相氮化硼。
在本发明的一个实施例中，所述第一P型注入区和所述第二P型注入区的材料为P型4H-SiC。
在本发明的一个实施例中，所述P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级。
在本发明的一个实施例中，所述基于台阶状P型CBN与SiC混合结构的4H-SiC二极管还包括钝化层，所述钝化层设置在所述N型SiC外延层上并覆盖所述N型SiC外延层上表面边缘的所述第一P型注入区和所述第一P型终端。
在本发明的一个实施例中，所述基于台阶状P型CBN与SiC混合结构的4H-SiC二极管还包括保护层，所述保护层设置在所述钝化层上。
本发明提供了一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管制备方法，包括；
S1：在4H-SiC衬底上形成4H-SiC外延层；
S2：利用等离子体干法刻蚀对所述4H-SiC外延层的中间区域和边缘区域进行刻蚀，在所述4H-SiC外延层的边缘形成阶梯状的4H-SiC沟槽区，在所述4H-SiC外延层的中间形成T型凹槽，其中，所述阶梯状的4H-SiC沟槽区自下而上依次为第一4H-SiC沟槽区、第二4H-SiC沟槽区和第三4H-SiC沟槽区；
S3：利用等离子体干法刻蚀对所述T型凹槽外围和底部进行刻蚀，在所述T型凹槽外围形成第四4H-SiC沟槽区，在所述T型凹槽底部形成第五4H-SiC沟槽区；
S4：利用离子注入，在所述第一4H-SiC沟槽区内和所述第五4H-SiC沟槽区内形成P型注入区；
S5：利用化学气相淀积技术，在所述第二4H-SiC沟槽区、所述第三4H-SiC沟槽区和所述第四4H-SiC沟槽区内淀积形成P型终端；
S6：在器件表面通过化学气相淀积，形成钝化层；
S7：在所述4H-SiC衬底的底面制备欧姆接触电极；
S8：刻蚀部分所述钝化层漏出器件中间区域的所述4H-SiC外延层，在漏出的所述4H-SiC外延层上制备肖特基接触电极；
S9：在所述钝化层上制备形成保护层。
在本发明的一个实施例中，所述P型终端的材料为P型立方相氮化硼，所述P型注入区的材料为P型4H-SiC。
在本发明的一个实施例中，所述P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级。
与现有技术相比，本发明的有益效果在于：
1.本发明的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，通过设置台阶状P型立方相氮化硼(CBN)终端保护区与SiC离子注入区的混合结构，相比于传统结构，提升了中间区域的正向电流导通路径，可以在相同面积下提升器件的正向电流，另外，器件周边区域的电场分布情况相比于传统结构更具有优势，可以通过P型氮化硼和碳化硅材料之间的调控，提高电场分布均匀性。
2.本发明的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，采用P型立方相氮化硼材料制备终端保护区，由于P型立方相氮化硼材料具有高击穿场强优势，是传统SiC材料的10倍以上，可以显著降低4H-SiC肖特基二极管周边区域的电场集中现象，提升器件可靠性，而且P型氮化硼与肖特基金属势垒高度较大，可以降低4H-SiC肖特基二极管中间区域的反向泄露电流，降低器件开关损耗。
3.本发明的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，设置的P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级，相比于传统结构中的P型4H-SiC掺杂浓度较高，可以与肖特基金属形成更好的接触，从而降低正向导通电阻，提升正向导通电流密度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管的结构示意图；
图2是本发明实施例提供的一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管的制备方法流程图。
图标：1-欧姆接触电极；2-N型SiC衬底层；3-N型SiC外延层；4-肖特基接触电极；5-第一P型注入区；6-第一P型终端；7-第二P型终端；8-第二P型注入区；9-钝化层；10-保护层；301-T型凹槽。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请参见图1，图1是本发明实施例提供的一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管的结构示意图，如图所示，本实施例的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，包括：自下而上依次层叠设置的欧姆接触电极1、N型SiC衬底层2、N型SiC外延层3和肖特基接触电极4。
在本实施例中，欧姆接触电极1包括自下而上依次层叠设置的Ag金属层和Ni金属层，N型SiC衬底层2和N型SiC外延层3均为N型4H-SiC材料，肖特基接触电极4包括自下而上依次层叠设置的Ti金属层和Al金属层，肖特基接触电极4位于N型SiC外延层3的中间区域。
进一步地，N型SiC外延层3上表面的边缘形成阶梯状环形台阶，N型SiC外延层3上表面的中间区域设置有T型凹槽301。其中，N型SiC外延层3上表面边缘的底层的台阶面上设置有第一P型注入区5；N型SiC外延层3上表面边缘的中间层和顶层的台阶面上设置有第一P型终端6；T型凹槽301的外围绕设有第二P型终端7；T型凹槽301的下方设置有第二P型注入区8。
在本实施例中，第一P型注入区5、第一P型终端6和第二P型终端7均为封闭环结构，第二P型注入区8为条形结构。
本实施例的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，通过设置台阶状P型终端保护区与P型注入区的混合结构，相比于传统结构，提升了中间区域的正向电流导通路径，可以在相同面积下提升器件的正向电流，另外，器件周边区域的电场分布情况相比于传统结构更具有优势，可以通过P型氮化硼和碳化硅材料之间的调控，提高电场分布均匀性。
可选地，第一P型终端6和第二P型终端7的材料为P型立方相氮化硼。
在本实施例中，采用P型立方相氮化硼(CBN)材料制备终端保护区，由于P型立方相氮化硼材料具有高击穿场强优势，是传统SiC材料的10倍以上，可以显著降低4H-SiC肖特基二极管周边区域的电场集中现象，提升器件可靠性，而且P型氮化硼与肖特基金属势垒高度较大，可以降低4H-SiC肖特基二极管中间区域的反向泄露电流，降低器件开关损耗。
可选地，第一P型注入区5和第二P型注入区8的材料为P型4H-SiC。
进一步地，P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级。
本实施例的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，设置的P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级，相比于传统结构中的P型4H-SiC掺杂浓度较高，可以与肖特基金属形成更好的接触，从而降低正向导通电阻，提升正向导通电流密度。
进一步地，本实施例的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，还包括钝化层9和保护层10，其中，钝化层9设置在N型SiC外延层3上并覆盖N型SiC外延层3上表面边缘的第一P型注入区5和第一P型终端6；保护层10设置在钝化层9上。
在本实施例中，可选地，钝化层9为SiO2材料，保护层10为聚酰亚胺保护层。
实施例二
本实施例提供了一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管制备方法，适用于制备实施例一中的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，请参见图2，图2是本发明实施例提供的一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管的制备方法流程图，如图所示，该方法包括：
S1：在4H-SiC衬底上形成4H-SiC外延层；
S2：利用等离子体干法刻蚀对4H-SiC外延层的中间区域和边缘区域进行刻蚀，在4H-SiC外延层的边缘形成阶梯状的4H-SiC沟槽区，在4H-SiC外延层的中间形成T型凹槽，其中，阶梯状的4H-SiC沟槽区自下而上依次为第一4H-SiC沟槽区、第二4H-SiC沟槽区和第三4H-SiC沟槽区；
S3：利用等离子体干法刻蚀对T型凹槽外围和底部进行刻蚀，在T型凹槽外围形成第四4H-SiC沟槽区，在T型凹槽底部形成第五4H-SiC沟槽区；
S4：利用离子注入，在第一4H-SiC沟槽区内和第五4H-SiC沟槽区内形成P型注入区；
在本实施例中，P型注入区的材料为P型4H-SiC，P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级。
S5：利用化学气相淀积技术，在第二4H-SiC沟槽区、第三4H-SiC沟槽区和第四4H-SiC沟槽区内淀积形成P型终端；
在本实施例中，P型终端的材料为P型立方相氮化硼。
S6：在器件表面通过化学气相淀积，形成钝化层；
在本实施例中，钝化层为SiO2钝化层。
S7：在4H-SiC衬底的底面制备欧姆接触电极；
具体地，利用磁控溅射在4H-SiC衬底的背面形成Ni欧姆接触金属层，然后对整个器件进行快速热退火，其中退火温度为1000℃，退火时间为3min；
然后，利用电子束蒸发在Ni欧姆接触金属层表面形成Ag接触层。
S8：刻蚀部分钝化层漏出器件中间区域的4H-SiC外延层，在漏出的4H-SiC外延层上制备肖特基接触电极；
具体地，利用磁控溅射在器件中间区域的4H-SiC外延层上形成Ti肖特基接触金属层，然后对整个器件进行快速热退火，其中退火温度为450℃，退火时间为3min；
然后，利用电子束蒸发在Ti肖特基接触金属层表面形成Al接触层。
S9：在钝化层上制备形成保护层。
具体地，在SiO2钝化层表面旋涂形成聚酰亚胺保护层，以完成基于台阶状P型CBN与SiC混合结构的4H-SiC二极管制备的制备。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (9)
1.一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，其特征在于，包括：自下而上依次层叠设置的欧姆接触电极(1)、N型SiC衬底层(2)、N型SiC外延层(3)和肖特基接触电极(4)，其中，
所述肖特基接触电极(4)位于所述N型SiC外延层(3)的中间区域；
所述N型SiC外延层(3)上表面的边缘形成阶梯状环形台阶；
所述N型SiC外延层(3)上表面的中间区域设置有T型凹槽(301)；
所述N型SiC外延层(3)上表面边缘的底层的台阶面上设置有第一P型注入区(5)；
所述N型SiC外延层(3)上表面边缘的中间层和顶层的台阶面上设置有第一P型终端(6)；
所述T型凹槽(301)的外围绕设有第二P型终端(7)；
所述T型凹槽(301)的下方设置有第二P型注入区(8)；
其中，所述第一P型终端(6)和所述第二P型终端(7)的材料为P型立方相氮化硼。
2.根据权利要求1所述的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，其特征在于，所述第一P型注入区(5)、所述第一P型终端(6)和所述第二P型终端(7)均为封闭环结构，所述第二P型注入区(8)为条形结构。
3.根据权利要求1所述的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，其特征在于，所述第一P型注入区(5)和所述第二P型注入区(8)的材料为P型4H-SiC。
4.根据权利要求3所述的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，其特征在于，所述P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级。
5.根据权利要求1所述的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，其特征在于，还包括钝化层(9)，所述钝化层(9)设置在所述N型SiC外延层(3)上并覆盖所述N型SiC外延层(3)上表面边缘的所述第一P型注入区(5)和所述第一P型终端(6)。
6.根据权利要求5所述的基于台阶状P型CBN与SiC混合结构的4H-SiC二极管，其特征在于，还包括保护层(10)，所述保护层(10)设置在所述钝化层(9)上。
7.一种基于台阶状P型CBN与SiC混合结构的4H-SiC二极管制备方法，其特征在于，包括；
S1：在4H-SiC衬底上形成4H-SiC外延层；
S2：利用等离子体干法刻蚀对所述4H-SiC外延层的中间区域和边缘区域进行刻蚀，在所述4H-SiC外延层的边缘形成阶梯状的4H-SiC沟槽区，在所述4H-SiC外延层的中间形成T型凹槽，其中，所述阶梯状的4H-SiC沟槽区自下而上依次为第一4H-SiC沟槽区、第二4H-SiC沟槽区和第三4H-SiC沟槽区；
S3：利用等离子体干法刻蚀对所述T型凹槽外围和底部进行刻蚀，在所述T型凹槽外围形成第四4H-SiC沟槽区，在所述T型凹槽底部形成第五4H-SiC沟槽区；
S4：利用离子注入，在所述第一4H-SiC沟槽区内和所述第五4H-SiC沟槽区内形成P型注入区；
S5：利用化学气相淀积技术，在所述第二4H-SiC沟槽区、所述第三4H-SiC沟槽区和所述第四4H-SiC沟槽区内淀积形成P型终端；其中，P型终端的材料为P型立方相氮化硼；
S6：在器件表面通过化学气相淀积，形成钝化层；
S7：在所述4H-SiC衬底的底面制备欧姆接触电极；
S8：刻蚀部分所述钝化层漏出器件中间区域的所述4H-SiC外延层，在漏出的所述4H-SiC外延层上制备肖特基接触电极；
S9：在所述钝化层上制备形成保护层。
8.根据权利要求7所述的制备方法，其特征在于，所述P型终端的材料为P型立方相氮化硼，所述P型注入区的材料为P型4H-SiC。
9.根据权利要求8所述的制备方法，其特征在于，所述P型4H-SiC的掺杂浓度为1019-1020cm-3次方量级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110559929.8A CN113517356B (zh) | 2021-05-21 | 2021-05-21 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110559929.8A CN113517356B (zh) | 2021-05-21 | 2021-05-21 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113517356A CN113517356A (zh) | 2021-10-19 |
| CN113517356B true CN113517356B (zh) | 2023-08-04 |
Family
ID=78064728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110559929.8A Active CN113517356B (zh) | 2021-05-21 | 2021-05-21 | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113517356B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314252B (zh) * | 2022-11-23 | 2023-11-07 | 苏州龙驰半导体科技有限公司 | Vdmos器件及提升sic vdmos器件的击穿电压的方法 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303956A (ja) * | 2002-04-11 | 2003-10-24 | Fuji Electric Co Ltd | 炭化けい素半導体素子およびその製造方法 |
| CN102938421A (zh) * | 2012-11-14 | 2013-02-20 | 东南大学 | 一种梯形终端的碳化硅结势垒肖特基二极管器件 |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
| CN103956389A (zh) * | 2014-04-14 | 2014-07-30 | 杭州启沛科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
| WO2015015934A1 (ja) * | 2013-08-01 | 2015-02-05 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| JP2015222784A (ja) * | 2014-05-23 | 2015-12-10 | 新日本無線株式会社 | シリコンカーバイドショットキーバリアダイオード |
| CN106298967A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
| CN106684157A (zh) * | 2016-07-27 | 2017-05-17 | 西安电子科技大学 | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 |
| CN107910360A (zh) * | 2017-12-06 | 2018-04-13 | 中国工程物理研究院电子工程研究所 | 一种新型碳化硅小角度倾斜台面终端结构及其制备方法 |
| CN108281491A (zh) * | 2017-12-28 | 2018-07-13 | 厦门市三安集成电路有限公司 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
| CN108831920A (zh) * | 2018-06-15 | 2018-11-16 | 江苏矽导集成科技有限公司 | 一种SiC器件的结终端结构制作方法 |
| CN109449085A (zh) * | 2018-09-12 | 2019-03-08 | 秦皇岛京河科学技术研究院有限公司 | 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 |
| CN111048597A (zh) * | 2019-12-09 | 2020-04-21 | 中国电子科技集团公司第五十五研究所 | 一种sbd器件及其制备方法 |
| CN111987139A (zh) * | 2019-05-21 | 2020-11-24 | 上海先进半导体制造股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
| CN112038415A (zh) * | 2020-09-15 | 2020-12-04 | 西安电子科技大学 | 基于双台阶斜面的肖特基二极管及其制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8772144B2 (en) * | 2011-11-11 | 2014-07-08 | Alpha And Omega Semiconductor Incorporated | Vertical gallium nitride Schottky diode |
| JP2013120822A (ja) * | 2011-12-07 | 2013-06-17 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| TWI576920B (zh) * | 2015-11-20 | 2017-04-01 | 敦南科技股份有限公司 | 二極體元件及其製造方法 |
-
2021
- 2021-05-21 CN CN202110559929.8A patent/CN113517356B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303956A (ja) * | 2002-04-11 | 2003-10-24 | Fuji Electric Co Ltd | 炭化けい素半導体素子およびその製造方法 |
| CN102938421A (zh) * | 2012-11-14 | 2013-02-20 | 东南大学 | 一种梯形终端的碳化硅结势垒肖特基二极管器件 |
| WO2015015934A1 (ja) * | 2013-08-01 | 2015-02-05 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置 |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
| CN103956389A (zh) * | 2014-04-14 | 2014-07-30 | 杭州启沛科技有限公司 | 一种阶梯式沟槽mos肖特基二极管器件 |
| JP2015222784A (ja) * | 2014-05-23 | 2015-12-10 | 新日本無線株式会社 | シリコンカーバイドショットキーバリアダイオード |
| CN106298967A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅二极管及其制备方法 |
| CN106684157A (zh) * | 2016-07-27 | 2017-05-17 | 西安电子科技大学 | 基于三台阶场板终端的4H‑SiC肖特基二极管及制作方法 |
| CN107910360A (zh) * | 2017-12-06 | 2018-04-13 | 中国工程物理研究院电子工程研究所 | 一种新型碳化硅小角度倾斜台面终端结构及其制备方法 |
| CN108281491A (zh) * | 2017-12-28 | 2018-07-13 | 厦门市三安集成电路有限公司 | 一种具有台阶结构的碳化硅功率器件及其制备方法 |
| CN108831920A (zh) * | 2018-06-15 | 2018-11-16 | 江苏矽导集成科技有限公司 | 一种SiC器件的结终端结构制作方法 |
| CN109449085A (zh) * | 2018-09-12 | 2019-03-08 | 秦皇岛京河科学技术研究院有限公司 | 一种抗浪涌能力增强型的4H-SiC肖特基二极管及其制备方法 |
| CN111987139A (zh) * | 2019-05-21 | 2020-11-24 | 上海先进半导体制造股份有限公司 | 碳化硅肖特基二极管及其制备方法 |
| CN111048597A (zh) * | 2019-12-09 | 2020-04-21 | 中国电子科技集团公司第五十五研究所 | 一种sbd器件及其制备方法 |
| CN112038415A (zh) * | 2020-09-15 | 2020-12-04 | 西安电子科技大学 | 基于双台阶斜面的肖特基二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113517356A (zh) | 2021-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0965146A1 (en) | JUNCTION TERMINATION FOR SiC SCHOTTKY DIODE | |
| EP2920816B1 (en) | Method of manufacturing trench-based schottky diode with improved trench protection | |
| CN103928532A (zh) | 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法 | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| US11967651B2 (en) | Silicon carbide power diode device and fabrication method thereof | |
| CN114927562B (zh) | 碳化硅jfet器件结构及其制备方法 | |
| CN113517355B (zh) | 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法 | |
| CN113644117A (zh) | 具有新型深沟槽的碳化硅jbs器件元胞结构及其制备方法 | |
| CN113517356B (zh) | 基于台阶状P型CBN与SiC混合结构的4H-SiC二极管及制备方法 | |
| CN113555446B (zh) | 一种基于金刚石终端结构的Ga2O3肖特基二极管及制作方法 | |
| CN113555447B (zh) | 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法 | |
| US20240178280A1 (en) | Scalable mps device based on sic | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| CN210349845U (zh) | 一种碳化硅结势垒肖特基二极管 | |
| CN116759424A (zh) | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 | |
| CN113555448B (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN115602734A (zh) | 高正向电流密度的新型碳化硅功率二极管 | |
| CN111799338B (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN111799336B (zh) | 一种SiC MPS二极管器件及其制备方法 | |
| CN114203797B (zh) | 基于异质结的超结氧化镓晶体管及其制作方法与应用 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| CN112750896B (zh) | 碳化硅肖特基二极管及其制备方法 | |
| CN221687538U (zh) | 一种SiC Trench MOSFET器件 | |
| CN217405436U (zh) | 结势垒肖特基器件和结势垒肖特基装置 | |
| CN111755520B (zh) | 一种集成jbs的碳化硅umosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220209 Address after: 311400 room 706, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Applicant after: Zhejiang Xinke Semiconductor Co.,Ltd. Address before: 311421 room 908, building 23, No. 68 Jiangnan Road, Chunjiang street, Fuyang District, Hangzhou City, Zhejiang Province Applicant before: Zhejiang Xinguo Semiconductor Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: 4H SiC Diode Based on Stepped P-type CBN and SiC Hybrid Structure and Preparation Method Granted publication date: 20230804 Pledgee: Fuyang Zhejiang rural commercial bank Limited by Share Ltd. the Fuchun River branch Pledgor: Zhejiang Xinke Semiconductor Co.,Ltd. Registration number: Y2024980000125 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |