CN104465732B - 一种半导体功率器件的结构 - Google Patents
一种半导体功率器件的结构 Download PDFInfo
- Publication number
- CN104465732B CN104465732B CN201310441222.2A CN201310441222A CN104465732B CN 104465732 B CN104465732 B CN 104465732B CN 201310441222 A CN201310441222 A CN 201310441222A CN 104465732 B CN104465732 B CN 104465732B
- Authority
- CN
- China
- Prior art keywords
- groove
- unit
- areas
- area
- type area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 238000011084 recovery Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 238000010586 diagram Methods 0.000 description 30
- 239000002019 doping agent Substances 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000001413 cellular effect Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Abstract
本发明公开了一种半导体功率器件的结构，包括以下特征：有源区最少由三种不同的单元组成，其中一种单元是快速反向恢复二极管(FRD)的表面结构，第二种单元是绝缘栅双极晶体管(IGBT)的表面结构，第三种单元的表面结构含有两条沟槽，沟槽与沟槽之间的距离小于0.4μm，沟槽内壁附有栅极氧化层并填入导电材料如高掺杂的多晶硅，沟槽与沟槽之间为浓度为1e15cm‑3至5e16cm‑3的p型区，表面为n+区，p型区下有一浓度为1e15cm‑3至5e16cm‑3的n型区，沟槽与沟槽之间表面没有接触孔。
Description
技术领域
本发明涉及一种半导体功率器件技术领域，具体的说，涉及一种沟槽式功率场效应晶体管IGBT器件的结构。
背景技术
1980年，美国RCA公司申请了第一个IGBT专利，1985年日本东芝公司做出了第一个工业用IGBT。从器件的物理结构上来说，它是非透明集电极穿通型IGBT，简称为穿通型IGBT(Punchthrough IGBT-缩写为PT-IGBT)。于1996年，Motorola公司发表了一篇文章描述有关制造非穿通IGBT的研究，侧重如何在薄硅片上制造集电极的工艺，所用的FZ n型硅片最薄只有170μm厚。翌年，Infineon公司也发表了用100μm厚的FZ n型硅片做出600V的NPT-IGBT。99年左右，工业用新一代的IGBT开始投产，这种新一代的IGBT是一种高速开关器件，它不需要用重金属或辐照来减短器件中少子寿命，主要用的技术是超薄硅片工艺加上弱集电结或称为透明集电结，Infineon公司称之为场截止IGBT，接下来几年，各主要生产IGBT的公司都相继推出类似的产品。
IGBT主要的技术和性能(即电学参数)有(1)击穿电压，(2)正向压降，(3)开关特性，(4)短路安全区(SCSOA)，(5)反向偏置安全区(RBSOA)和(6)正向偏置安全区(FBSOA)等。正向压降是与开关速度相互矛盾的，即改良了正向压降便会伤害了开关速度的性能，如增加了n-扩展层的空穴电子对密度，正向压降会变好，但贮存了更多的电荷会使关断时间增长，从而使关断速度变差。本发明的目标是使正向压降与开关速度之间的矛盾降至最低，如降低正向压降时，把对开关速度的不良影响降至最低。
为了降低关断时间，间接地增加频率容量和减少关断时间，同时不大增加正向压降，设计者需要优化注入器件内部的电荷分布，使在正向导通时，IGBT器件内部载流子的分布如图1所示，即在发射极端载流子浓度要高，在集电极端载流子浓度要低。场截止IGBT的背面结构能提供有效机制，使在正向导通时，背面弱集电极载流子浓度较少，关断时，能有效快速地把体内靠近集电极的载流子清除。
薄硅片工艺加上背面透明集电结可以用来有效地控制器件背部电荷的浓度和分布，对靠近表面部分电荷的浓度和分布影响相对较小，要影响器件靠近表面部分电荷的浓度和分布，最有效和容易的方法是使用器件表面的单元结构，提高器件表面部分载流子的浓度可以减少正向压降，最近(2010年后)有几个新的表面单元结构被用来改善正向压降，它们有如下几个方案：
方案一：
如图2所示，它与一般常用的沟槽IGBT相比，它的沟槽底部比沟槽上部为大，底部沟槽壁之间的距离可小于0.3μm。
方案二：
如图3所示，与一般的沟槽IGBT相比，它的特别之处是在p型基区下有一n型区5，n型区下有一p型区6，这p型区6没有被连接至表面的发射电极。
方案三：
使用超精细的基本结构单元，一般的沟槽IGBT单元尺寸大于3.0μm，这种超精细的结构单元尺寸可小于1.0μm。
以上几种方案都可达到增加表面载流子浓度，从而改善正向压降，又不增加关断时间，但他们都有一些缺点，方案一和方案二的工艺制备比较复杂，不利于成本和制造，方案三会使栅电容增大，这会增加驱动电路的功耗，他们这些缺点有待改善。
发明内容
本发明的目的在于提出一新的器件结构使正向压降与开关速度之间的矛盾降至最低，如降低正向压降时，把对开关速度的不良影响降至最低，而且工艺制备比较简单又可减少栅电容，本发明有如下不同的实施例：
实施例(1)：参考图4，是器件的沟槽结构在有源区的俯视图，器件制作在n型FZ硅片上，器件的有源区由最少两种基本单元组成如图4中所标的1和2，单元1和单元2按一定规律排列后，会形成除了单元1和单元2基本结构外，还会形成如图4中所标的单元3，单元3所占的区域是单元1和单元2所占的区域之外。为了能清楚地描述各基本单元的物理结构，以下用各自的横切面来解说：参考图5，图6和图7，基本单元1含有两条沟槽，沟槽宽度范围为0.2μm至3.0μm，深度为3μm至10μm，沟槽内壁附有氧化层并填入导电材料如高掺杂的多晶硅，沟槽与沟槽之间的距离小于0.4μm，沟槽与沟槽之间为p型区，p型区浓度为1e15cm-3至5e16cm-3，表面为n+区，p型区下有一浓度为1e15cm-3至5e16cm-3的n型区，浓度比n型FZ硅片的浓度为高。参考图参考图5和图9，基本单元2也由两条沟槽组成，沟槽宽度范围为0.2μm至3.0μm，深度为3μm至10μm，沟槽内壁附有氧化层并填入导电材料如高掺杂的多晶硅，这两条沟槽可以作成圆形或方形或其它形状，图5是作成圆形的，沟槽与沟槽之间的距离大于0.6μm，沟槽与沟槽之间为p型区，p型区浓度为1e15cm-3至5e16cm-3，p型区下有一浓度较高的n型区，n型区浓度为1e15cm-3至5e16cm-3，表面有部份为n+区，表面n+区之外是p+区，表面的n+区把单元1中的n+区连接至单元2中的表面接触孔沟构侧壁，接触孔沟槽底部为p+区，如图所示，接触孔填以金属如钛层，氮化钛层和钨层，钨层之上为铝层。参考图5和图9，单元3所占的区域是由单元1和单元2按某一规律排列后围出来的，所以单元3所占的区域是在单元1和单元2所占的区域之外，单元3周边是单元1和单元2的沟槽，沟槽与沟槽任一方向之间的距离为单元3的任一方向的长度，该长度是大于0.6μm，沟槽与沟槽之间表面没有接触孔，沟槽与沟槽之间最少有部份区域为p型区，p型区浓度为1e15cm-3至5e16cm-3，p型区没有被直接连接至表面金属层，p型区下为浓度为1e15cm-3至5e16cm-3的n型区。
实施例(1)中的基本上单元里的接触孔可以是沟构式的如图6和图9所示，接触孔也可以是平面式的如图10和回11所示。
实施例(2)与实施例(1)十分相似，确切地说，实施例(2)的单元1和单元2与实施例(1)的相同，实施例(2)的单元3与实施例1中的单元3相似，不同之处是实施例(2)的单元3有表面接触孔，单元3是可以形成IGBT的表面结构，是也可以形成FRD的表面结构，若单元3为的表面结构为IGBT如图12和图13所示，它的结构大至如下：沟槽与沟槽之间最少有部份区域为p型区，表面最少有部份区域为n+区域，n+区连续地从沟槽边延伸至接触孔，有部份为p+区，表面有接触孔把它们连接至表面金属层去，p型层下可有n型层，n型层浓度为1e15cm-3至5e16cm-3。
若单元3为FRD的表面结构，它会与IGBT并联且集成在一起，其电路构成如图14中所示。单元3的结构有多种变化，下面逐一介绍：
实施例(3)：参考图15和图16，单元3的沟槽与沟槽之间有部份区域为p型区，p型区底下有一n型区，这n型区的浓度为2e15cm-3至2e16cm-3，比原来n型FZ硅片的浓度为高，这n型区是经由注入沟槽底部的n型掺杂剂形成的，或由表面注入的n型掺杂剂经扩散形成，沟槽与沟槽之间有部份区域为FZ硅片的n型区，沟槽与沟槽之间的表面有部份为p型区的表面，有部份区域为薄层p+区，沟槽与沟槽之间的表面有接触孔，接触孔把表面的p型区和薄层p+区连接至表面电极，或把表面的p型区，n型区和薄层p+区连接至表面电极(参考图15和图16)，薄层p+区的结深少于0.5μm，浓度少于1e20cm-3，与表面金属形成透明电极，电子可以穿过薄层p+区到达外部金属。
实施例(4)：参考图17，器件的单元结构与实施例3所述的大致相同，只是在单元3的沟槽与沟槽之间有p型区，p型区中没有FZ硅片的n型区，沟槽与沟槽之间的表面有接触孔，接触孔把表面的p型区和薄层p+区连接至表面电极，，薄层p+区结深少于0.5μm，浓度少于1e20cm-3，与表面金属形成透明电极。
实施例(5)：参考图18，图19和图20，器件的单元结构与实施例(3)或实施例(4)所述的大致相同，只是在单元3的沟槽与沟槽之间的表面不单有p型区和薄层p+区，还有n+区(参考图18)，；或是有p型区，FZ硅片的n型区，薄层p+区和n+区(参考图19和图20)，沟槽与沟槽之间的表面有接触孔，接触孔最少把表面的p型区，薄层p+区和n+区连接至表面电极，n+区的结深小于0.6μm，浓度少于1e20cm-3。
实施例(6)：器件的单元结构与之前所述的各实施例相同，只是在表面p型区底下没有一浓度为1e15cm-3至5e16cm-3的n型区如图21和图22。
实施例(7)：以上所述的各种不同构件的接触孔可以是沟槽式，可以是平面的，也可以是沟槽加平面的随意相互自由配搭，使单元有不同的接触孔结构，如图23至27所示是其中几种不同的组合，有更多的组合，在这里不作冗余介绍。
实施例(8)：以上所述的各种实施例中的单元2平面结构可以是圆形的，可以是方形的或单方向的等等或各种组合如图23至26所示。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制，在附图中：
图1正向导通时IGBT器件内部载流子的优化分布；
图2是一种现有技术(美国专利US20120056241)器件结构的示意图；
图3是一种现有技术器件结构的示意图；
图4是本发明实施例(1)的器件的沟槽结构在有源区的俯视图；
图5是本发明实施例(1)的器件的表面结构在有源区的俯视图；
图6是本发明实施例(1)在图5经过AA’的横截面结构示意图；
图7是本发明实施例(1)在图5经过BB’的横截面结构示意图；
图8是本发明实施例(1)的单元1没有p型区的横截面结构示意图；
图9是本发明实施例(1)在图5经过CC’的横截面结构示意图；
图10是本发明实施例(1)的器件的接触孔是平面式的结构在有源区的表面结构的俯视图；
图11是本发明实施例(1)在图10经过CC’的横截面结构示意图；
图12是本发明实施例(2)的器件的表面结构在有源区的俯视图；
图13是本发明实施例(2)在图12经过BB’的横截面结构示意图；
图14是当单元3为FRD时器件的等效电路示意图；
图15是本发明实施例(3)的一种结构在经过BB’的横截面结构示意图；
图16是本发明实施例(3)的另一种结构在经过BB’的横截面结构示意图；
图17是本发明实施例(4)的一种结构在经过BB’的横截面结构示意图；
图18是本发明实施例(5)的一种结构在经过BB’的横截面结构示意图；
图19是本发明实施例(5)的另一种结构在经过BB’的横截面结构示意图；
图20是本发明实施例(5)的另一种结构在经过BB’的横截面结构示意图；
图21是本发明实施例(6)的一种结构在经过BB’的横截面结构示意图；
图22是本发明实施例(6)的另一种结构在经过BB’的横截面结构示意图；
图23是本发明实施例(7)的一种结构在经过CC’的横截面结构示意图；
图24是本发明实施例(7)的另一种结构在经过CC’的横截面结构示意图；
图25是本发明实施例(7)的另一种结构在经过CC’的横截面结构示意图；
图26是本发明实施例(7)的另一种结构在经过CC’的横截面结构示意图；
图27是本发明实施例(7)的另一种结构在经过CC’的横截面结构示意图；
图28是本发明施例(8)的单元2的表面结构是方形结构的沟槽在有源区的俯视图；
图29是本发明实施例(8)的单元2是方形结构的器件的表面结构在有源区的俯视图；
图30是本发明实施例(8)的单元2是方形结构的器件的表面结构在有源区的俯视图；
图31是本发明实施例(8)的另一种结构的沟槽结构在有源区的俯视图；
图32是本发明实施例(8)的另一种结构的器件的表面结构在有源区的俯视图；
图33是本发明优选实施例中暴露氧化层示意图；
图34是本发明优选实施例中沟槽示意图；
图35是本发明优选实施例中对沟槽底部注入n型掺杂剂示意图；
图36是本发明优选实施例在进行平面处理后的示意图；
图37是本发明优选实施例中p型基区示意图；
图38是本发明优选实施例中的表面n+区示意图；
图39是本发明优选实施例中的表面p+区示意图；
图40是本发明优选实施例中的表面薄层p+区示意图；
图41是本发明优选实施例中的表面铝合金层电极示意图；
图42是本发明背表面有n+型区域和p+型区域的俯视图。
参考符号表：
1 背面p+区
2 背面n缓冲区
3 n型基区
4 p型基区
5 n型区(浮动电压)
6 p型区(浮动电压)
7 表面n+区
8 表面p+区
9 沟槽里的高掺杂多晶硅
10 接触孔沟槽
11 接触孔沟槽底部的p型高掺杂区
12 平面的接触孔
13 层间介质
14 钛/氮化钛层
15 钨层
16 铝合金层
17 氧化层
18 光刻涂层
19 沟槽
20 表面薄层p+区
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种半导体功率器件的结构，其制备的方法包括以下步骤：利用沟槽掩模对n型区FZ硅片的表面进行侵蚀而形成沟槽；然后对沟槽底部注入n型掺杂剂，然后对FZ硅片的表面注入p型掺杂剂形成p型基区，接着注入n型掺杂剂和p型掺杂剂形成n+区和p+区，在FZ硅片表面沉积层间介质，再利用接触孔掩模，对层间介质进行侵蚀，在层间介质中形成开孔，之后对表面注入p型掺杂剂，接着对接触孔进行金属插塞填充；最后，在器件的表面沉积金属层，利用金属掩模进行金属侵蚀，形成金属垫层和连线，采用本制备方法可以制造出所述的一种半导体功率器件的结构。
优选实施例：
本实施例不包括有关终端区步骤。
如图33所示，在n型区FZ硅片表面采用积淀或热生长方式形成氧化层17(厚度为0.3μm至1.5μm氧化物硬光罩)，在氧化层上再积淀一层光刻涂层，然后通过沟槽掩模形成图案暴露出氧化层的一些部分，对沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出FZ硅片表面，然后清除掉光刻涂层。
如图34所示，通过蚀刻形成沟槽19，该沟槽19(深度为3.0μm至10μm，宽度为0.2μm至3.0μm)延伸至n型FZ硅片中。
如图35所示，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，之后对沟槽底部注入n型掺杂剂，杂剂剂量为1x1012至1×1014/cm2，通过高温扩散处理，温度为950至1200℃，时间为10分钟至100分钟，使n型掺杂剂在沟槽底部推进扩散形成n型区5。
如图36所示，然后清除掉所有氧化层，并通过热生长的方式，在沟槽暴露着的侧壁和底部和n型FZ硅片的上表面形成一层氧化层(厚度为0.03μm至0.3μm)，并在沟槽中沉积n型高掺杂剂的多晶硅9，多晶硅掺杂浓度为Rs＝5Ω/□至100Ω/□(方阻)，以填充沟槽并覆盖顶面，接着对在FZ硅片表面上的多晶硅层进行平面腐蚀处理。
如图37所示，在FZ硅片的表面积淀光刻涂层，利用p型基区掩模暴露出部分FZ硅片的表面，然后对硅片表面注入p型掺杂剂(B11，剂量为1e13/cm2至2e14/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1200℃，时间为10分钟至100分钟，使p型区推进扩散到n型FZ硅片形成p型基区4。
如图38所示，在FZ硅片的表面积淀光刻涂层，利用n+掩模暴露出部分FZ硅片的表面，然后对硅片表面注入n型掺杂剂(P31或As，剂量为1e15/cm2至2e16/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1200℃，时间为10分钟至100分钟，使n型区推进扩散到p型基区形成n+区7(n+区深度为0.2μm至0.6μm，p型基区深度为2.0μm至6.5μm)。
如图39所示，在FZ硅片的表面积淀光刻涂层，利用p+掩模暴露出部分FZ硅片的表面，然后对硅片表面注入p+型掺杂剂(B11，剂量为1e15/cm2至1e16/cm2)，接着清除掉光刻涂层，通过高温扩散处理，温度为950至1000℃，时间为10分钟至100分钟，使p型区推进扩散到p型基区形p+区8(p+区深度为0.2μm至0.6μm，p型基区深度为2.5μm至6.5μm)，p+型区杂剂剂量为1014至5×1015/cm2，以减少p型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图40所示，在外延层最表面上先沉积无掺杂二氧化硅层(厚度为0.1μm至0.5μm)，然后沉积硼磷玻璃(厚度为0.1μm至0.8μm)形成层间介质13，在层间介质表面积淀光刻涂层，利用接触孔掩模暴露出部分层间介质，然后对暴露出的部分层间介质进行干蚀，直至暴露出FZ n型硅片的上表面，在层间介质中形成多个接触孔掩模开孔，然后清除掉光刻涂层；接着对硅片表面注入p型掺杂剂(B11，剂量为1e15/cm2至1e16/cm2)，没有通过高温扩散处理，使p型掺杂剂与接触孔沟槽中表面金属形成透明电极。
如图41所示，在接触孔中和层间介质上表面沉积一层钛/氮化钛层，接着对接触孔进行钨15填充以形成金属插塞，再在该器件的上面沉积一层铝合金16(厚度为0.8μm至10μm)，然后通过金属掩模进行金属浸蚀，形成发射区金属垫层和栅极金属垫层和终端区场板。
如图42所示，完成前道工序后便磨薄FZ n型硅片的背面至所需厚度，接着在背面注入氢离子和硼离子，然后进行背面金属化和退火。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明可用于涉及制造沟槽半导体功率分立器件(例如，沟槽绝缘栅双极晶体管(Trench IGBT)或沟槽二极管)，本发明可用于制备400V至6500V的沟槽半导体功率分立器件，本发明的实施例是以n型沟道器件作出说明，本发明亦可用于p型沟道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种半导体功率器件的结构包括以下部分：
(1)有源区和终端区；
(2)有源区至少由三种不同的单元组成；
第一种单元的表面结构包含：有两条沟槽，沟槽宽度范围为0.2μm至3.0μm，深度为1μm至10μm，沟槽内壁附有氧化层并填入导电材料，沟槽与沟槽之间的距离小于0.4μm，沟槽与沟槽之间最少有部份区域为p型区，p型区浓度为1e15cm-3至5e16cm-3，表面为n+区，沟槽与沟槽之间表面没有接触孔；
第二种单元的表面结构包含：由两条沟槽组成，沟槽宽度范围为0.2μm至3.0μm，深度为1μm至10μm，沟槽内壁附有氧化层并填入导电材料，所述两条沟槽作成圆形或方形，沟槽与沟槽之间的距离大于0.6μm，沟槽与沟槽之间最少有部份区域为p型区，p型区浓度为1e15cm-3至5e16cm-3，表面至少有部份为n+区，有部份为是p+区，表面的n+区只把单元1中的n+区连接至单元2中的表面接触孔，并不使单元2形成IGBT的表面结构，接触孔中有部份为n+区，有部份为p+区，接触孔填以金属；
第三种单元的表面结构是：单元3所占的区域是由单元1和单元2按某一规律排列后围出来的，所以单元3所占的区域是单元1和单元2所占的区域之外，单元3周边是单元1和单元2的沟槽，沟槽与沟槽任一方向之间的距离即单元3的任一方向的长度，所述长度大于0.6μm，沟槽与沟槽之间最少有部份区域为p型区，p型区浓度为1e15cm-3至5e16cm-3。
2.根据权利要求1所述的一种半导体功率器件的结构，在沟槽与沟槽之间最少有部份区域为p型区，p型区浓度为1e15cm-3至5e16cm-3，其特征在于，在p型区下有浓度为1e15cm-3至5e16cm-3的n型区。
3.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，在沟槽底部有浓度为1e15cm-3至5e16cm-3的n型区，所述n型区是用离子注入法，经由沟槽底注入的。
4.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第二种单元中所述的表面至少有部份为n+区，表面的n+区不只把单元1中的n+区连接至单元2中的表面接触孔，并使单元2的至少部分区域形成IGBT的表面结构。
5.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第二种单元中所述的表面接触孔，包括沟槽型接触孔，第二种单元中表面的n+区把单元1中的n+区连接至接触孔沟构侧壁，接触孔沟槽底部为p+区，接触孔填以金属。
6.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第三种单元中所述的沟槽与沟槽之间表面没有接触孔，沟槽与沟槽之间的p型区没有被直接连接至表面金属层。
7.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第三种单元中所述的沟槽与沟槽之间表面有接触孔，沟槽与沟槽之间最少有部份区域为p型区，沟槽与沟槽之间表面最少有部份区域为n+区域，所述n+区域从沟槽边延伸至表面接触孔，沟槽与沟槽之间表面有部份为p+区，而接触孔把n+区域和p+区连域接至表面金属层去，使单元3形成IGBT的表面结构。
8.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第三种单元中所述的沟槽与沟槽之间表面有接触孔，沟槽与沟槽之间最少有部份区域为p型区，沟槽与沟槽之间表面最少有部份区域为薄层p+区，薄层p+区的结深少于0.5μm，浓度少于1e20cm-3，接触孔把表面的p型区域和薄层p+区域连接至表面金属层去，使单元3形成FRD的表面结构，其中薄层p+区域与表面金属形成透明电极。
9.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第三种单元中所述的沟槽与沟槽之间表面有接触孔，沟槽与沟槽之间最少有部份区域为p型区，沟槽与沟槽之间表面最少有部份区域为n+区域，所述n+区域不从沟槽边连续地延伸至表面的接触孔，沟槽与沟槽之间表面最少有部份区域为薄层p+区，薄层p+区的结深少于0.5μm，浓度少于1e20cm-3，接触孔把表面的p型区域，n+区域和薄层p+区域连接至表面金属层去，使单元3形成FRD的表面结构，其中薄层p+区域与表面金属形成透明电极。
10.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第三种单元中所述的沟槽与沟槽之间表面有接触孔，沟槽与沟槽之间最少有部份区域为p型区，有部份区域为n型FZ硅片的n型区，沟槽与沟槽之间表面最少有部份区域为n+区域，所述n+区域不从沟槽边连续地延伸至表面的接触孔，沟槽与沟槽之间表面最少有部份区域为薄层p+区，薄层p+区的结深少于0.5μm，浓度少于1e20cm-3，沟槽与沟槽之间表面最少有部份为p型区的表面和n型区的表面，接触孔把表面的p型区域，n型区和薄层p+区域连接至表面金属层去，使单元3形成FRD的表面结构，其中薄层p+区域与表面金属形成透明电极。
11.根据权利要求1所述的一种半导体功率器件的结构，其特征在于，第三种单元中所述的沟槽与沟槽之间表面有接触孔，沟槽与沟槽之间最少有部份区域为p型区，有部份区域为n型FZ硅片的n型区，沟槽与沟槽之间表面最少有部份区域为薄层p+区，薄层p+区的结深少于0.5μm，浓度少于1e20cm-3，沟槽与沟槽之间表面最少有部份为p型区的表面和n型区的表面，接触孔把表面的p型区域，n型区和薄层p+区域连接至表面金属层去，使单元3形成FRD的表面结构，其中薄层p+区域与表面金属形成透明电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310441222.2A CN104465732B (zh) | 2013-09-22 | 2013-09-22 | 一种半导体功率器件的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310441222.2A CN104465732B (zh) | 2013-09-22 | 2013-09-22 | 一种半导体功率器件的结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104465732A CN104465732A (zh) | 2015-03-25 |
| CN104465732B true CN104465732B (zh) | 2018-07-06 |
Family
ID=52911504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310441222.2A Expired - Fee Related CN104465732B (zh) | 2013-09-22 | 2013-09-22 | 一种半导体功率器件的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104465732B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231757B (zh) * | 2016-12-14 | 2020-10-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026161A (zh) * | 2006-02-24 | 2007-08-29 | 株式会社电装 | 具有igbt和二极管的半导体器件 |
| CN101325198A (zh) * | 2007-06-14 | 2008-12-17 | 株式会社电装 | 半导体器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777783B2 (en) * | 2001-12-26 | 2004-08-17 | Kabushiki Kaisha Toshiba | Insulated gate bipolar transistor |
| JP5206541B2 (ja) * | 2008-04-01 | 2013-06-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2013
- 2013-09-22 CN CN201310441222.2A patent/CN104465732B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101026161A (zh) * | 2006-02-24 | 2007-08-29 | 株式会社电装 | 具有igbt和二极管的半导体器件 |
| CN101325198A (zh) * | 2007-06-14 | 2008-12-17 | 株式会社电装 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104465732A (zh) | 2015-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101517752B (zh) | 具有浮岛的结势垒肖特基二极管 | |
| KR101987009B1 (ko) | 개선된 쇼트키 정류기 | |
| CN106024866B (zh) | 一种功率半导体器件的沟槽型终端结构 | |
| US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
| CN104465791B (zh) | 一种快恢复二极管的结构和背面的制备方法 | |
| US9059147B1 (en) | Junction barrier schottky (JBS) with floating islands | |
| US20200212208A1 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| US20050173776A1 (en) | Semiconductor device with edge structure | |
| CN103560086B (zh) | 可改善雪崩能力的超结半导体器件的制备方法 | |
| EP2341528A1 (en) | Power Semiconductor Device and its manufacturing method | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN104167436A (zh) | 一种半导体功率器件的结构 | |
| WO2024037276A1 (zh) | 一种深缓冲层高密度沟槽的igbt器件及其制备方法 | |
| WO2024037274A1 (zh) | 一种具有反向导通特性的igbt器件及其制备方法 | |
| CN104465732B (zh) | 一种半导体功率器件的结构 | |
| CN107591454A (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN111933686A (zh) | 一种功率半导体器件及其制作方法 | |
| CN104576730B (zh) | 超级结器件及其制造方法 | |
| CN116093152A (zh) | 半导体器件 | |
| CN115020240A (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN111933704B (zh) | 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管 | |
| CN108231757A (zh) | 一种半导体器件及其制造方法 | |
| RU122204U1 (ru) | Диод шоттки с канавочной структурой | |
| CN104078497B (zh) | 一种功率场效应晶体管器件的结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR Co.,Ltd. Document name: Notification of Patent Invention Entering into Substantive Examination Stage |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170626 Address after: Gulou District of Nanjing City, Jiangsu province 210000 loop Longqiao No. 15-1 Applicant after: NANJING LISHENG SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: 518057 new Guangdong city in Shenzhen Province, the central area of Baoan Lu Mei Ju D District Business Center building room 801-806 Applicant before: SHENZHEN LIZHEN SEMICONDUCTOR Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180706 Termination date: 20210922 |