CN107591454A - 半导体器件和用于形成半导体器件的方法 - Google Patents

半导体器件和用于形成半导体器件的方法 Download PDF

Info

Publication number
CN107591454A
CN107591454A CN201710546061.1A CN201710546061A CN107591454A CN 107591454 A CN107591454 A CN 107591454A CN 201710546061 A CN201710546061 A CN 201710546061A CN 107591454 A CN107591454 A CN 107591454A
Authority
CN
China
Prior art keywords
region
doped
semiconductor substrate
conduction type
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710546061.1A
Other languages
English (en)
Other versions
CN107591454B (zh
Inventor
A·毛德
F·D·普菲尔施
H-J·舒尔策
P·森
A·威尔梅洛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107591454A publication Critical patent/CN107591454A/zh
Application granted granted Critical
Publication of CN107591454B publication Critical patent/CN107591454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

公开了半导体器件和用于形成半导体器件的方法。一种半导体器件包括布置在半导体衬底中的二极管结构的阳极掺杂区域。阳极掺杂区域包括第一传导类型。半导体器件还包括包含第二传导类型的第二传导类型接触掺杂区域。第二传导类型接触掺杂区域布置在半导体衬底的表面处，并且在半导体衬底中被阳极掺杂区域包围。阳极掺杂区域包括埋入式非可耗尽部分。埋入式非可耗尽部分的至少部分在半导体衬底中位于第二传导类型接触掺杂区域下方。

Description

半导体器件和用于形成半导体器件的方法
技术领域
实施例涉及半导体器件结构的构思，并且特别地涉及半导体器件、以及用于形成半导体器件的方法。
背景技术
在半导体器件(例如二极管或续流二极管)中，在反向操作期间维持阻断电压所需的半导体体积在正向操作期间被电荷载流子淹没，导致器件的低正向损耗。在通过外部电路从正向操作模式改变为阻断操作模式的器件的换向期间，必须去除这些载流子。在二极管中实现的弱掺杂阳极区域可能导致对浪涌电流的差的阻力。在二极管中实现的具有损伤注入的高掺杂阳极区域可能遭受增加的泄漏电流或热泄漏电流，并且可能不适合于器件的缩小。
发明内容
需求提供具有改进的鲁棒性和/或对浪涌电流的提高的阻力同时保持低的换向损耗的半导体器件的构思。
这样的需求可以由权利要求的主题来满足。
一些实施例涉及一种半导体器件。半导体器件包括布置在半导体衬底中的二极管结构的阳极掺杂区域。阳极掺杂区域包括第一传导类型。半导体器件还包括包含第二传导类型的第二传导类型接触掺杂区域。第二传导类型接触掺杂区域布置在半导体衬底的表面处，并且在半导体衬底中被阳极掺杂区域包围。阳极掺杂区域包括埋入式非可耗尽部分。埋入式非可耗尽部分的至少部分在半导体衬底中位于第二传导类型接触掺杂区域下方。埋入式非可耗尽部分被半导体衬底的半导体材料完全包围。
一些实施例涉及一种用于形成半导体器件的方法。该方法包括通过布置在半导体衬底的表面处的减速掩模层来向半导体衬底中加入掺杂剂，以同时形成在半导体衬底的掩盖区域处位于半导体衬底的表面处的阳极掺杂区域的至少一个第一传导类型接触掺杂部分和在半导体衬底的未掩盖区域处位于半导体衬底中的阳极掺杂区域的至少一个埋入式非可耗尽部分。
一些实施例涉及一种二极管器件。二极管器件包括布置在半导体衬底中的阳极掺杂区域。阳极掺杂区域包括第一传导类型。二极管器件还包括包含第二传导类型的第二传导类型接触掺杂区域。第二传导类型接触掺杂区域布置在半导体衬底的表面处并且被阳极掺杂区域包围。阳极掺杂区域包括埋入式非可耗尽部分。埋入式非可耗尽部分的至少部分在半导体衬底中位于第二传导类型接触掺杂区域下方。
一些实施例涉及一种半导体器件。半导体器件包括布置在半导体衬底的表面处的包括第一传导类型的阳极掺杂区域。阳极掺杂区域包括埋入式横向延伸部分。半导体器件还包括垂直地布置在半导体衬底的表面与阳极区域的埋入式横向延伸部分之间的包括第二传导类型的第二传导类型掺杂区域。阳极掺杂区域的最大横向尺寸与阳极区域的最大垂直尺寸之间的纵横比为至少5:1。
一些实施例涉及一种用于形成半导体器件的方法。该方法包括通过第一加入工艺加入第一传导类型的掺杂剂，以形成要被形成在半导体衬底的表面附近的阳极掺杂区域的第一掺杂区。该方法还包括在半导体衬底的表面上形成外延层。该方法还包括通过第二加入工艺加入第一传导类型的掺杂剂，以在外延层的表面附近形成阳极掺杂区域的第二掺杂区。被加入第二掺杂区中的掺杂剂的掺杂剂浓度大于外延层中的第二传导类型的掺杂剂的掺杂浓度。第二掺杂区的垂直尺寸小于外延层的垂直尺寸。该方法还包括对半导体衬底和外延层进行退火，以由于掺杂剂的扩散而扩大第一掺杂区和第二掺杂区，从而形成从外延层的表面垂直延伸得比第一掺杂区更深的合并的阳极掺杂区域。阳极掺杂区域的最大横向尺寸与阳极掺杂区域的最大垂直尺寸之间的纵横比为至少5:1。
附图说明
以下将通过仅示例的方式并且参考附图来描述装置和/或方法的一些实施例，在附图中：
图1示出了半导体器件的示意图；
图2示出了另外的半导体器件的示意图；
图3A示出了半导体器件的二极管结构的一部分的掺杂剂浓度对半导体衬底深度的图示；
图3B示出了半导体器件的二极管结构的另一部分的掺杂剂浓度对半导体衬底深度的图示；
图4示出了用于形成半导体器件的方法的示意图；
图5示出了包括埋入式横向延伸部分的半导体器件的示意图；
图6A示出了包括至少一个埋入式边缘掺杂区域的半导体器件的示意图；
图6B示出了包括在半导体衬底的表面处的至少一个边缘掺杂区域的半导体器件的示意图；
图6C示出了包括埋入式横向延伸部分的另外的半导体器件的示意图；
图6D示出了包括多个埋入式横向延伸部分的半导体器件的示意图；
图6E示出了包括第二传导类型接触掺杂区域的半导体器件的示意图；
图7示出了用于形成半导体器件的方法的示意图；以及
图8示出了二极管器件的示意图。
具体实施方式
现在将参考附图更全面地描述各种示例实施例，在附图中示出了一些示例实施例。在附图中，为了清楚起见，可能夸大了线、层和/或区域的厚度。
因此，虽然示例实施例能够具有各种修改和替代形式，但是其实施例在附图中通过示例的方式示出，并且将在本文中详细描述。然而，应当理解，并不意图将示例实施例限制为所公开的特定形式，相反，示例实施例将覆盖落入本公开的范围内的所有修改、等同物和替代方案。在附图的描述中，相同的附图标记指代相似或类似的元件。
应当理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。用于描述元件之间的关系的其他词语应该以类似的方式来解释(例如“在…之间”与“直接在…之间”、“相邻”与“直接相邻”等)。
本文中使用的术语仅用于描述特定实施例的目的，而不是旨在限制示例实施例。如本文中使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外明确指出。还应当理解，术语“包括”、“包括…的”、“包含”和/或“包含…的”在本文中使用时规定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
除非另有定义，否则本文中使用的所有术语(包括技术和科学术语)具有与示例实施例所属的本领域普通技术人员通常理解的相同的含义。还应当理解，例如在常用字典中定义的术语应当被解释为具有与其在相关领域的上下文中的含义一致的含义。然而，如果本公开对于术语给出偏离普通技术人员通常理解的含义的特定含义，则该含义应当在本文中给出的该定义的具体上下文中来考虑。
图1示出了根据实施例的半导体器件100的示意图。
半导体器件100包括布置在半导体衬底102中的二极管结构的阳极掺杂区域101。阳极掺杂区域101包括第一传导类型。半导体器件100还包括第二传导类型接触掺杂区域103，第二传导类型接触掺杂区域103包括第二传导类型。第二传导类型接触掺杂区域103布置在半导体衬底102的表面104处并且被阳极掺杂区域101包围。阳极掺杂区域101包括埋入式非可耗尽部分105。埋入式非可耗尽部分105的至少部分在半导体衬底102中位于第二传导类型接触掺杂区域103下方。埋入式非可耗尽部分105被半导体衬底102的半导体材料完全包围。
由于第二传导类型接触掺杂区域103布置在半导体衬底102的表面104处，在正向偏置操作中，电荷载流子(例如电子)可以流过第二传导类型接触掺杂区域103到阳极电极结构。流过第二传导类型接触掺杂区域的这些电荷载流子(例如电子)不会导致空穴的注入。因此，与阴极前面的区域相比，阳极前面的较低的淹没(flooding)电荷可能导致二极管结构的更平滑的开关行为。随着电流密度的增加，电子电流的密度也可能增加，因此电子在通向第二传导类型接触掺杂区域103的途中的路径电压降也可能增加。更多的空穴可以被注入，这可能导致在漂移区域中的载流子淹没增加、以及二极管的正向电压的有限增加和二极管损耗。因此，半导体器件100能够将阳极前面的低的载流子淹没与较高的鲁棒性和浪涌电流强度组合。例如，与在正常正向电流下具有相同载流子淹没的其它阳极结构相比，半导体器件100的浪涌电流阻力更大。在高电流下，例如在浪涌电流脉冲下，所提出的结构可以具有更高的电流淹没，导致改善的浪涌电流强度。例如，由于阳极掺杂区域101的埋入式非可耗尽部分105在半导体衬底102中位于第二传导类型接触掺杂区域103下方，埋入式非可耗尽部分105屏蔽了到阳极接触的电场。
阳极掺杂区域101包括具有第一传导类型的埋入式非可耗尽部分105。例如，阳极掺杂区域101的埋入式非可耗尽部分105可以包括(或具有)在阻断操作期间通过施加到半导体器件100的电压不能耗尽的掺杂剂浓度。阻断操作可以指代施加到半导体器件100的在半导体器件100的正常操作电压范围之外的电压(或电压范围)。
埋入式非可耗尽部分105的最大掺杂剂浓度可以为至少5×107掺杂剂/cm3(或例如至少1×1018掺杂剂/cm3，或例如至少1×1019掺杂剂/cm3)。例如，埋入式非可耗尽部分105的最大掺杂剂浓度可以是在埋入式非可耗尽部分105上方的每体积的最大测量掺杂剂数。埋入式非可耗尽部分105在垂直方向上的综合掺杂剂量对于硅衬底可以大于2×1012掺杂剂/cm2，或者对于碳化硅衬底可以大于2×1013掺杂剂/cm2。
在半导体器件的截面中，埋入式非可耗尽部分105的至少部分在半导体衬底102中位于第二传导类型接触掺杂区域103下方。例如，埋入式非可耗尽部分105可以位于比第二传导类型接触掺杂区域103更靠近半导体衬底102的相对的后表面。例如，埋入式非可耗尽部分105可以在半导体衬底中位于比第二传导类型接触掺杂区域103更深的位置。在半导体的俯视图中，埋入式非可耗尽部分105可以横向地交叠整个第二传导类型接触掺杂区域103(或例如80％以上，或例如90％以上，或例如至少部分交叠)。例如，在半导体器件100的俯视图中，埋入式非可耗尽部分105可以具有比第二传导类型接触掺杂区域103的(最大或平均)横向尺寸更大的(最大或平均)横向尺寸的较大的横向区域。
例如，阳极掺杂区域101的埋入式非可耗尽部分105的极大(或最大)横向宽度(在第一横向方向Lx上)可以小于5μm(或例如小于2μm，或例如小于1μm)。可选地，例如，埋入式非可耗尽部分105的极大(或最大)横向宽度可以比第二传导类型接触掺杂区域103的极大(或最大)横向宽度大5％以上(或例如10％以上，或例如20％以上)。
例如，(每个)埋入式非可耗尽部分在垂直方向Lz上的平均或最大垂直尺寸(例如高度)可以在100nm到500nm之间(或例如在200nm到400nm之间)。
埋入式非可耗尽部分105与第二传导类型接触掺杂区域103之间的极小(或最小)垂直距离(或分离)可以为至少1μm(或例如至少2μm，或例如至少5μm)。
埋入式非可耗尽部分105被半导体衬底102的半导体材料完全包围。例如，埋入式非可耗尽部分105不直接连接到在半导体衬底102的表面处的任何电极结构(例如阳极电极结构或例如阴极电极结构)。可选地，阳极掺杂区域101的埋入式非可耗尽部分105可以嵌入在阳极掺杂区域101的可耗尽部分中(例如基本上或完全埋入在其中，或者例如基本上或完全被其包围)。可选地，另外地或替代地，埋入式非可耗尽部分105可以被阳极掺杂区域101的埋入式复合区域至少部分地(或完全地)包围。复合区域可能不跨越到在阳极掺杂区域101下方在埋入式非可耗尽部分105与漂移区域之间的区域中。否则，泄漏电流可能在阻断操作中增加。可选地，另外地或替代地，阳极掺杂区域101的埋入式复合区域可以至少部分地渗透到埋入式非可耗尽部分105。可选地，另外地或替代地，埋入式非可耗尽部分105可以部分地被半导体衬底102的一个或多个掺杂区域(例如可耗尽部分、埋入式复合区域、或接触掺杂部分)包围。
第二传导类型接触掺杂区域103位于半导体衬底102的表面104处。例如，第二传导类型接触掺杂区域103可以位于半导体衬底102的第一表面104(或前表面)处。
第二传导类型接触掺杂区域103在半导体衬底102中被阳极掺杂区域101包围。例如，阳极掺杂区域101在半导体衬底102中可以形成在第二传导类型接触掺杂区域103周围(例如与其直接相邻)。例如，阳极掺杂区域101可以在半导体衬底102中横向地形成在第二传导类型接触掺杂区域103周围和/或形成在其底部。
第二传导类型接触掺杂区域103的平均掺杂剂浓度可以为至少1×1016掺杂剂/cm3(或例如至少1×1017掺杂剂/cm3，或例如至少1×1018掺杂剂/cm3)。例如，第二传导类型接触掺杂区域103的平均掺杂剂浓度可以是在第二传导类型接触掺杂区域103上平均的每体积的测量掺杂剂数。
例如，第二传导类型接触掺杂区域103在垂直方向Lz上的平均或最大高度可以在100nm到500nm之间(或例如在200nm到400nm之间)。
阳极掺杂区域101还可以包括在半导体衬底102的表面104处位于与第二传导类型接触掺杂区域103横向相邻的第一传导类型接触掺杂部分。阳极掺杂区域101的埋入式非可耗尽部分105的掺杂剂浓度可以高于阳极掺杂区域101的第一传导类型接触掺杂部分的掺杂剂浓度(例如为其至少10倍，或例如为其至少100倍)。
阳极掺杂区域101的第一传导类型接触掺杂部分的平均掺杂剂浓度可以为至少1×1016掺杂剂/cm3(或例如至少1×107掺杂剂/cm3，或例如至少1×1018掺杂剂/cm3)。例如，第一传导类型接触掺杂部分的平均掺杂剂浓度可以是在第一传导类型接触掺杂部分上平均的每体积的测量掺杂剂数。
例如，第一传导类型接触掺杂部分在垂直方向Lz上的平均或最大(垂直)高度可以在100nm到500nm之间(或例如在200nm到400nm之间)。可选地，第二传导类型接触掺杂区域103的高度可以小于、等于或大于阳极掺杂区域101的第一传导类型接触掺杂部分的高度。
阳极掺杂区域101还可以包括可耗尽部分。阳极掺杂区域101的可耗尽部分在半导体衬底102中可以包围埋入式非可耗尽部分105。例如，阳极掺杂区域101的埋入式非可耗尽部分105可以嵌入在阳极掺杂区域101的可耗尽部分中(例如基本上或完全埋入在其中，或者例如基本上或完全被其包围)。
阳极掺杂区域101的可耗尽部分的至少部分可以位于阳极掺杂区域101的埋入式非可耗尽部分105与位于半导体衬底102的表面104处或上的阳极电极结构之间。因此，例如，埋入式非可耗尽部分105不直接连接到电极结构。阳极掺杂区域101的可耗尽部分的至少部分可以位于阳极掺杂区域101的埋入式非可耗尽部分105与半导体衬底102的表面104处的第一传导类型接触掺杂部分之间。另外地或可选地，阳极掺杂区域101的可耗尽部分的至少部分可以位于阳极掺杂区域101的埋入式非可耗尽部分105与半导体衬底102的表面104处的第二传导类型接触掺杂区域103之间。例如，阳极掺杂区域101的可耗尽掺杂部分的至少部分可以位于第二传导类型接触掺杂区域103和阳极掺杂区域101的第一传导类型接触掺杂部分下方(或在半导体衬底102中比其更深)。
可选地，阳极掺杂区域101的可耗尽部分可以是(或包括)阳极掺杂区域101的场停止掺杂部分。
例如，阳极掺杂区域101的埋入式非可耗尽部分105的(最大或平均)掺杂剂浓度可以大于阳极掺杂区域101的可耗尽部分的(最大或平均)掺杂剂浓度(例如大至少5倍，或例如大至少10倍，或例如大至少100倍)。另外地或可选地，例如，阳极掺杂区域101的埋入式非可耗尽部分105的(最大或平均)掺杂剂浓度可以大于阳极掺杂区域101的场停止掺杂部分的(最大或平均)掺杂剂浓度(例如大至少5倍，或例如大至少10倍，或例如大至少100倍)。
可耗尽部分的平均掺杂剂浓度可以为至少1×1016掺杂剂/cm3(或例如至少1×1017掺杂剂/cm3，或例如至少1×1018掺杂剂/cm3)。例如，可耗尽部分的平均掺杂剂浓度可以是在可耗尽部分上平均的每体积的测量掺杂剂数。
可选地，阳极掺杂区域101的可耗尽部分的至少部分可以位于阳极掺杂区域101的埋入式非可耗尽部分105与二极管结构的漂移区域之间。漂移区域的平均掺杂剂浓度可以为至少1×1012掺杂剂/cm3(或例如至少1×1013掺杂剂/cm3，或例如至少1×1014掺杂剂/cm3，或例如至少1×1015掺杂剂/cm3)。例如，漂移区域的平均掺杂剂浓度可以是在漂移区域上平均的每体积的测量掺杂剂数。
阳极掺杂区域101可以可选地还包括埋入式复合部分。埋入式复合部分可以嵌入在可耗尽掺杂部分(例如其可以是场停止掺杂部分)中(例如基本上或完全埋入在其中，或者例如基本上或完全被其包围)。可选地，阳极掺杂区域101的埋入式复合部分可以位于可耗尽掺杂部分的至少部分与半导体衬底102的第一表面104之间。例如，阳极的充分掺杂可以位于复合部分与漂移区之间。电场可以在到达复合部分之前停止。相比之下，例如，复合部分可以到达第一表面104、接触掺杂区域103和阳极p接触掺杂区域中的一个或多个。
例如，复合区域可以不比非可耗尽区域105更深(或基本上不比其更深)。
埋入式复合部分可以包括(或可以具有)比二极管结构的漂移区域更高的平均复合中心浓度。例如，复合中心可以是(或可以包括)晶体缺陷和/或重金属掺杂。
可选地，埋入式复合部分的至少部分可以位于p掺杂(第一传导类型)接触区域下方和/或至少部分地在其中，这可以为该区域的注入提供另外的控制选项。例如，通过非常好的欧姆接触，可以实现该区域的相对低的电荷载流子注入。例如，如果埋入式复合区域在埋入式(非可耗尽的)阳极区域上方(或至少高于掺杂最大值)的深度结束，则可以避免通过埋入式复合区域的反向电流增加。例如，如果一些场停止垂直地位于非可耗尽部分105与漂移区域之间，则埋入式复合部分甚至可以超过非可耗尽部分105的深度。
第二传导类型接触掺杂区域103可以包括引起第二传导类型的施主掺杂剂。例如，施主掺杂剂可以是引起第二传导类型接触掺杂区域103的第二传导类型的最有活性的掺杂剂和/或大部分掺杂剂。例如，施主掺杂剂可以包括硒、磷、砷、锑和/或铋。例如，第二传导类型接触掺杂区域103(n型接触)可以是硒(或例如磷，或例如砷，或例如锑，或例如铋)掺杂的接触。通过硒掺杂(或由施主掺杂剂的掺杂)，可以产生不用作发射极的欧姆接触。例如，与硅的欧姆接触还可以避免以下风险：高的空穴电流密度克服pn结的扩散势垒在流动方向上到(n型)接触(在二极管换向期间，通过雪崩击穿，或通过宇宙辐射事件)，导致例如由第二传导类型接触掺杂区域103引起的电子的不受控制的注入。
根据另一示例，磷原子可以以至少(例如大于或等于)4×1014掺杂剂/cm2或例如至少1×1015掺杂剂/cm2的剂量被注入到表面附近，它们没有被完全退火(例如退火温度低于500℃或低于450℃)，或在退火步骤后，可以在晶体结构中通过注入非掺杂粒子(例如硅Si、锗Ge、氩Ar、氦He、氖Ne和/或氙Xe)再次被干扰。可选地，可以注入硒和磷原子。
阳极掺杂区域101(例如包括可耗尽部分、第一传导类型接触掺杂部分、以及可选地场停止掺杂部分和/或埋入式复合部分)是二极管结构的部分。
阳极掺杂区域和第二传导类型接触掺杂区域可以电连接到位于半导体衬底102的第一表面104处的阳极电极结构(例如阳极金属)。例如，阳极电极结构可以布置为在半导体衬底102的第一表面104处与阳极掺杂区域101的第一传导类型接触掺杂部分和第二传导类型接触掺杂区域(直接)相邻。例如，阳极电极结构可以包括电连接(例如欧姆连接)到阳极掺杂区域和第二传导类型接触掺杂区域的一个或多个导电层(例如金属化层和/或阻挡层)。
漂移区域的至少部分可以位于与阳极掺杂区域101的可耗尽部分(或例如场停止掺杂部分)相邻(例如直接相邻)。例如，漂移区域的至少部分可以位于阳极掺杂区域101的可耗尽部分与阴极掺杂区域之间。
阳极掺杂区域101的至少部分可以位于第二传导类型接触掺杂区域103与漂移区域之间。例如，阳极掺杂区域101的埋入式非可耗尽部分105和/或阳极掺杂区域101的可耗尽部分的至少部分可以位于第二传导类型接触掺杂区域103与漂移区域之间。
漂移区域可以具有可以是恒定的或者可以在垂直方向上变化的第二传导类型的掺杂剂的掺杂浓度。例如，与阳极掺杂区域101相邻的漂移区域的掺杂浓度可以低于在半导体衬底102中更深的漂移区域的部分的掺杂浓度。
例如，二极管结构还可以包括包含(或具有)第二传导类型的阴极(接触)掺杂区域。例如，阴极掺杂区域可以布置在半导体衬底102的第二表面(与第一表面相对，例如后表面)处。阴极掺杂区域可以位于半导体衬底102的第二表面处(例如与其直接相邻)。例如，阴极掺杂区域可以位于漂移区域与半导体衬底102的第二表面之间。
阴极掺杂区域可以电连接到位于半导体衬底102的第二(相对)表面处(或上)的阴极电极结构。例如，阴极电极结构可以布置为与阴极掺杂区域(直接)相邻。例如，阴极电极结构可以包括电连接(例如欧姆连接)到阴极掺杂区域的一个或多个导电层(例如金属化层和/或阻挡层)。
可选地，例如，埋入式非可耗尽部分105掺杂区域的最大(或平均)横向尺寸与埋入式非可耗尽部分105的最大(或平均)垂直尺寸之间的纵横比可以为至少5:1(或例如至少7:1，或例如至少10:1，或例如至少15:1)。
例如，阳极掺杂区域101在垂直方向Lz上的最大垂直尺寸(高度)可以在100nm到20μm之间(或例如在500nm到10μm之间，或例如在1μm到5μm之间)。阳极区域101的最大垂直尺寸可以是阳极区域101在半导体衬底102的第一表面104与阴极掺杂区域之间的最大高度。
例如，埋入式非可耗尽部分105在横向方向Lx上的最大横向宽度可以在1μm到5μm之间(或例如在2μm到4μm之间，或例如在2μm到3μm之间)。
可选地，阳极掺杂区域101可以是二极管结构的多个(相似或基本上相同的)阳极掺杂区域101之一。可选地，阴极掺杂区域可以是二极管结构的多个(相似或基本上相同的)阴极掺杂区域之一。可选地，第二传导类型接触掺杂区域103可以是多个(相似或基本上相同的)第二传导类型接触掺杂区域之一。可选地，第一传导类型接触掺杂区域可以是多个(相似或基本上相同的)第一传导类型接触掺杂区域之一。例如，阳极101和阴极是在接触区域和非可耗尽区域105被构造的同时覆盖二极管的几乎整个芯片面积的区域。
可选地，例如，(每个)第二传导类型接触掺杂区域103可以在半导体衬底102的第一表面104处(横向地)位于阳极掺杂区域101的两个(连续的或接连的)第一传导类型接触掺杂部分之间。例如，第二传导类型接触掺杂区域(在半导体衬底102的表面104处)在阳极掺杂区域101的两个第一传导类型接触掺杂部分之间的极大(或最大)横向宽度可以小于5μm(或例如小于2μm，或例如小于1μm)。
例如，阳极掺杂区域101的第一传导类型接触掺杂部分可以位于在位于半导体衬底102的第一表面104处的两个(连续的或接连的)第二传导类型接触掺杂区域之间。例如，第一传导类型接触掺杂部分(在半导体衬底102的表面104处)在两个第二传导类型接触掺杂区域之间的极大(或最大)横向宽度可以小于5μm(或例如小于2μm，或例如小于1μm)。
第一传导类型接触掺杂部分和第二传导类型接触掺杂区域103(或多个第二传导类型接触掺杂区域103)可以位于半导体衬底102的有源(或者单元)区域中。有源区域可以被边缘终止区域横向地包围。例如，在半导体器件100的俯视图中，边缘终止区域可以是周向地包围半导体衬底102的单元区域的半导体衬底102的环形部分。边缘终止区域可以从半导体器件100(例如半导体管芯)的半导体衬底的边缘朝向有源(单元)区域横向地延伸。例如，边缘终止区域可以包括根据阻挡电压VBR从半导体衬底102的边缘(例如垂直边缘)朝向有源区域测量的横向宽度(或厚度)(例如宽度[μm]等于大约0.25...0.5×VBR[V])，例如，小于3500μm并且大于50μm(或小于1000μm并且大于100μm)。
可选地，第一传导类型接触掺杂部分和第二传导类型接触掺杂区域103可以位于形成在(或例如位于)半导体衬底102的第一表面104处的半导体层中。例如，半导体层可以是位于半导体衬底102的第一表面处的外延层。
半导体器件100还可包括至少一个(例如一个，或例如多个)边缘掺杂区域(如图6A至图6E中任一个所示)，其包括(或具有)布置在半导体衬底102的边缘终止区域中的第一传导类型。一个或多个边缘掺杂区域的平均掺杂剂浓度可以为至少1×1018掺杂剂/cm3(或例如至少1×1019掺杂剂/cm3，或例如至少1×1020掺杂剂/cm3)。例如，一个或多个边缘掺杂区域的平均掺杂剂浓度可以是在一个或多个边缘掺杂区域上平均的每体积的测量掺杂剂数。可选地，一个或多个边缘掺杂区域可以是非可耗尽掺杂区域。
一个或多个边缘掺杂区域可以彼此位于半导体衬底102中基本上相似(或基本上相同)的垂直水平(或垂直深度)处。一个或多个边缘掺杂区域可以在半导体衬底102的边缘终止区域中(或通过其)彼此横向地分离。例如，边缘终止区域的部分可以位于相邻的边缘掺杂区域之间。
可选地，例如，一个或多个边缘掺杂区域中的至少一个边缘掺杂区域可以被布置为与位于半导体衬底的有源区域中的阳极掺杂区域101的第一传导类型接触掺杂部分横向地相邻。可选地，一个或多个边缘掺杂区域可以位于半导体衬底中与阳极掺杂区域101的第一传导类型接触掺杂部分基本上相似(或基本上相同)的垂直水平(或垂直深度)处。例如，阳极掺杂区域101的第一传导类型接触掺杂部分可以垂直交叠至少一个边缘掺杂区域的20％以上(或例如50％以上，或例如90％以上)。
埋入式高掺杂(p型)边缘掺杂区域可以选择性地用作空穴的收集器和用于快速地传输空穴。特别地，该效应可以用在如下边缘区域中：其中一个或多个埋入式p型区域(例如边缘掺杂区域)可以从阳极掺杂区域(例如阳极掺杂区域的第一传导接触掺杂部分)到边缘终止区域的至少一定宽度被串联或排列(如珍珠串)。这些p型边缘掺杂区域通过低可耗尽p掺杂彼此电连接，如果有的话，并且在传导操作中不作为边缘区域中的有效发射极进行操作。
在二极管结构的换向期间，(p型)边缘掺杂区域可以有效地收集流动的空穴，这可以导致边缘终止区域的快速耗尽。因此边缘终止可以由于边缘终止区域的快速耗尽而适应更高的阻断电压。例如，可以通过二极管的有源区域来限制电压增加，并且边缘终止区域不会过载。如果边缘较早地被完全耗尽，则可以根据所需的换向性能来调节有源区域的垂直设计上的电流斩波。
在半导体器件100的俯视图中，阳极掺杂区域101的埋入式非可耗尽部分105、阳极掺杂区域101的第一传导类型接触掺杂部分、和第二传导类型接触掺杂区域103可以具有条形、多边形或六边形形状。条形可以是与正交的第一横向方向Lx相比在第二横向方向上延伸更远的几何形状。例如，条形区域可以包括条形区域的横向宽度的大于100倍(或大于500倍或大于1000倍)的横向长度。例如，条形区域的横向长度可以是沿着半导体衬底102的前表面(第一表面)104的最大延伸，并且条形区域的横向宽度(例如在1μm到5μm之间，或在2μm到3μm之间)可以是沿着半导体衬底102的第一表面104的条形区域的最短尺寸。
半导体衬底103可以是硅基半导体衬底(例如硅衬底，诸如浮动区硅衬底或Czochralski硅衬底)或碳化硅(SiC)基半导体衬底。替代地或者可选地，例如，半导体衬底103可以是砷化镓(GaAs)基半导体衬底或氮化镓(GaN)基半导体衬底。
例如，半导体器件可以是二极管(例如二极管器件，或例如功率二极管)。半导体器件可以是功率半导体器件。例如，二极管结构可以具有至少10V的阻断电压。例如，二极管结构可以具有至少100V的击穿电压或阻断电压(例如大于100V、200V、300V、400V或500V的击穿电压)，或大于500V的击穿电压或阻断电压(例如600V、700V、800V或1000V的击穿电压)，或大于1000V的击穿电压或阻断电压(例如1200V、1500V、1700V、2000V、3300V或6500V的击穿电压)。
包括第一传导类型的区域可以是p掺杂区域(例如由包含铝离子或硼离子而引起)或n掺杂区域(例如由包含氮离子、磷离子、硒离子或砷离子而引起)。因此，第二传导类型表示相反的n掺杂区域或p掺杂区域。换言之，第一传导类型可以表示p掺杂，第二传导类型可以表示n掺杂，反之亦然。
半导体衬底102的第一横向表面或前表面104可以是朝向在半导体衬底102之上的金属层、绝缘层和/或钝化层或者这些层之一的表面的半导体衬底102的表面。例如，半导体衬底102的正面可以是形成芯片的有源元件的一面。例如，在功率半导体芯片中，芯片正面可以是形成源极区域和栅极区域的芯片的一面，芯片背面可以是形成漏极区域的芯片的一面。例如，更复杂的结构可以位于芯片正面而不是芯片背面。
半导体衬底102的横向表面可以是基本上均匀的平面(例如忽略了由于制造工艺而导致的半导体结构的不均匀性、和沟槽)。例如，半导体衬底102的横向表面的横向尺寸可以是主表面上的结构的最大高度的100倍以上(或1000倍以上，或10000倍以上)。与半导体衬底102的基本垂直边缘(例如由将芯片的衬底与其他分离而导致的)相比，横向表面可以是横向地延伸的基本水平的表面。例如，半导体衬底102的横向表面的横向尺寸可以是半导体衬底102的基本垂直边缘的100倍以上(或1000倍以上，或10000倍以上)。
例如，本文中描述的各种示例可以避免与较低掺杂的阳极区域和自调整P发射极效率二极管SPEED二极管相关的问题。各种示例可以涉及如结合图1描述的在具有高鲁棒性和浪涌电流阻力的阳极前面具有较低电荷饱和(或淹没)的二极管结构的半导体器件100。
在半导体器件(例如二极管或续流二极管)中，在反向操作期间维持阻断电压所需的半导体体积在正向操作期间被电荷载流子淹没，导致器件的低正向损耗。在通过外部电路从正向操作模式改变为阻断操作模式的器件的换向期间，必须去除这些载流子。对于续流二极管，可能期望在正向操作中在阳极附近的载流子淹没不会太高，使得在换向期间，峰值反向恢复电流不会太高，并且可以使换向损耗最小化。此外，与在阴极前面的区域相比，在阳极前面的较低的淹没电荷可能导致例如二极管的平滑的换向行为。为此，可能需要阳极的较小(p)发射极效率，并且这可以通过阳极区域的较低掺杂剂剂量来实现。然而，为了在具有高电流陡度的换向期间实现二极管的更强的鲁棒性和/或为了实现高的浪涌电流阻力，可能需要更高的阳极掺杂剂剂量。
为了最小化换向期间的损耗，有利的是靠近半导体器件的阳极的这些电荷载流子的浓度比靠近阴极的电荷载流子的浓度更低，这可以由阳极发射极的弱发射极效率来支持，例如在阳极区域中使用低掺杂浓度。另一方面，阳极中的高掺杂浓度可以在具有高电流斜率的硬换向期间和浪涌电流(即，施加于半导体器件的非常高的正向电流脉冲)期间支持或改善半导体器件的耐久性。
通过在正常操作中使用弱(或低)掺杂的阳极来调节在阳极前面的载流子密度，可以防止在非常高的电流的情况下(例如在浪涌电流期间)的载流子饱和度的增加。这可以导致二极管上的电压降明显上升并且二极管在较低电流下被破坏，如具有高掺杂发射极的二极管。SPEED二极管可用于减少或消除这些影响。然而，SPEED二极管不容易再现，因为横向相邻的高掺杂区域和较低掺杂的阳极区域的再现很复杂。因此SPEED二极管的参数变化可能太大。可以使用具有后续照射(例如损伤注入)的高掺杂阳极来产生具有期望行为的发射极。然而，可能获得增加的泄漏电流，特别是增加的热泄漏电流，这可能不适合于进一步减小并且增加芯片温度。
本文中描述的各种示例通过在浪涌电流情况下利用界定半导体第一表面的p掺杂接触掺杂部分(例如第一传导类型接触掺杂部分)来可以(主要地)注入空穴的p型掺杂部分与用作电子提取区并且界定半导体表面的n掺杂接触区域(例如第二传导类型接触掺杂部分)的组合，可以改善二极管的浪涌电流阻力，同时很大程度地保持另外的电特性。
为了二极管的高鲁棒性，埋入式阳极区域(例如埋入式非可耗尽部分)可以与n型掺杂接触区交叠。可选地，n型掺杂接触区的深度可以小于、等于或大于p型掺杂接触区。n型掺杂接触区、p型掺杂接触区和埋入式阳极区域的布置可以具有规则结构(例如条形、多边形或其它几何形式)。用于p掺杂接触区和埋入式阳极区域的注入区域可以定位成彼此基本上互补。例如，在半导体衬底102的俯视图中，p掺杂接触区和埋入式阳极区域可以横向交替地布置。
图2示出了根据实施例的半导体器件200的示意图。
半导体器件200可以类似于结合图1描述的半导体器件。例如，半导体器件200可以包括二极管结构，其可以包括深层、结构化和高掺杂(埋入式和非可耗尽)掺杂区域(或阳极)和横向地分离的表面n型和p型接触掺杂区域。
半导体器件200的二极管结构可以包括阳极掺杂区域101，其包括布置在半导体衬底102中的第一传导类型(例如p型)。阳极掺杂区域101可以包括第一传导类型的接触掺杂部分213、埋入式复合部分206、埋入式非可耗尽部分105和可耗尽部分207(或场停止部分)。
半导体器件200还包括第二传导类型(例如n型)接触掺杂区域103，其包括第二传导类型。第二传导类型接触掺杂区域103布置在半导体衬底102的第一表面104处并且被阳极掺杂区域101包围。
二极管结构(在本文中也称为manta二极管)可以包括深层埋入式非可耗尽部分105(也称为阳极区域或部分)。在半导体衬底102中，埋入式非可耗尽部分105的至少部分(垂直地)位于第二传导类型接触掺杂区域103下方。
阳极掺杂区域101的可耗尽部分207可以包括(或具有)第一传导类型(例如p型)。阳极掺杂区域101的可耗尽部分207可以在半导体衬底102中包围埋入式非可耗尽部分105。可选地，例如，阳极掺杂区域101的可耗尽部分207可以是(或可以包括)阳极掺杂区域101的场停止掺杂部分。
半导体器件200的二极管结构还可以包括漂移区域211，其可以与二极管结构的阳极掺杂区101相邻(例如直接相邻)地定位。例如，漂移区域211可以具有第二传导类型或第一传导类型。
阳极掺杂区域101的可选的埋入式复合部分206可以包括(或具有)第一传导类型(例如p型)。例如，埋入式复合部分206可以至少部分地位于可耗尽掺杂部分207中。例如，与在阳极掺杂区域101的可耗尽部分207中和/或漂移区域211中相比，在埋入式复合部分206中可能会发生电荷载流子的高的复合速率。
例如，半导体器件200的二极管结构还可以包括阴极掺杂区域208，其包括(或具有)第二传导类型。例如，阴极掺杂区域208可以布置在半导体衬底102的与第一表面相对的第二表面处(例如在后表面处)。阴极掺杂区域可以位于半导体衬底102的第二表面处(例如与其直接相邻)。例如，阴极掺杂区域208可以位于漂移区域211与半导体衬底102的第二表面之间。
半导体器件200的(manta)二极管结构可以使来自n型漂移区域中淹没充电的电子可以流过埋入式非可耗尽部分105(例如埋入式阳极)跨越(或通过或经由)n接触区域到阳极金属。例如，在正向偏置中，来自二极管结构的阴极掺杂区域208的电子可以流过阳极掺杂区域101的埋入式非可耗尽部分。电流(或电子)可以流向(或到)第二传导类型接触掺杂区域103。(例如电流或电子可以流过电连接到位于半导体衬底102的第一表面104处或上的阳极电极结构214的第二传导类型接触掺杂区域103)。
例如，直接流动(到或通过第二传导类型接触掺杂区域103)的电子不会导致空穴注入(由阳极掺杂区域101的第一传导类型接触掺杂部分213)。例如，仅在阳极发射极(阳极掺杂区域101的第一传导类型接触掺杂部分213)中复合的电子或通过p型接触区域(第一传导类型接触掺杂部分213)流到阳极金属(阳极电极结构214)的电子可以导致空穴的注入以及导致在漂移区域中建立饱和电荷。
例如，通过控制埋入式阳极部分(埋入式非可耗尽部分105)与接触区域(第二传导类型接触掺杂区域103)之间的深度距离(在垂直方向Lz上)、p型接触区域(第一传导类型接触掺杂部分213)的横向宽度(在第一横向方向Lx上)、和/或埋入式阳极部分(埋入式非可耗尽部分105)的横向宽度(在第一横向方向Lx上)，仅一部分电子可能导致空穴的注入和饱和电荷的建立。
随着电流密度的增加，电子电流的密度也可能增加，并且因此可能会经历电子在到n型接触区域(第二传导类型接触掺杂区域103)的途中的路径电压降。更多的空穴可能被注入，这可能导致n型漂移区域211中的载流子淹没的增加、以及二极管的正向电压的有限增加和二极管损耗。因此，与具有相同载流子淹没的常规阳极结构相比，二极管结构可以具有更大的浪涌电流阻力。
在反向操作中，埋入式阳极部分(埋入式非可耗尽部分105)可以屏蔽到阳极接触的电场。例如，埋入式非可耗尽部分105的掺杂可能如此高，使得其不能被消除。例如，尽管存在n型掺杂接触区(第二传导类型接触掺杂区域103)，不会增加反向电流。
在直到额定电流的操作中，正面流动电子不(或不能)克服对p型接触区域(阳极掺杂区域101的第一传导类型接触掺杂部分213)的p+势垒，而是横向地流过n型接触区域(第二传导类型接触掺杂区域103)。对于该操作，p型接触区域(阳极掺杂区域101的第一传导类型接触掺杂部分213)的横向宽度可以是几微米(或例如约1μm，或例如小于1μm)。
在二极管换向(或切换)(至反向偏置)的情况下，需要除去过量电荷。例如，空穴可以流过正面104。在这种操作中，可以(或必须)确保跟随的空穴不克服对n型接触掺杂区(第二传导类型接触掺杂区域103)的p-n势垒，而是横向地流过p型接触区域(第一传导类型接触掺杂部分213)。对于该操作情况，n接触掺杂区域(第二传导类型接触掺杂区域103)可以具有仅小的横向尺寸(宽度)。例如，第二传导类型接触掺杂区域103的横向宽度可以是几微米(或例如约1μm，或例如小于1μm)。
结合以上或以下描述的实施例提及更多细节和方面。图2所示的实施例可以包括与结合提出的构思提及的一个或多个方面以及或以上(例如图1)或以下(图3A至图8)描述的一个或多个实施例相对应的一个或多个可选的附加特征。
图3A示出了沿着假想垂直线A-A'的半导体器件200的二极管结构的掺杂剂浓度221对(垂直的)半导体衬底深度222的图示220。
线224示出了结合半导体器件200描述的(manta)二极管结构的示例的掺杂剂浓度分布。例如，阳极掺杂区域101的第一传导类型接触掺杂部分213的最大掺杂浓度可以为至少1×1018掺杂剂/cm3。例如，至少1×1013掺杂剂/cm2(例如1×1014掺杂剂/cm2)的掺杂剂量可以用于包含(或例如注入)掺杂剂以用于形成阳极掺杂区域101的第一传导类型接触掺杂部分213。
图3B示出了沿着假想垂直线B-B'的半导体器件200的二极管结构的掺杂剂浓度231对(垂直的)半导体衬底深度232的图示230。
线234示出了结合半导体器件200描述的(manta)二极管结构的示例的掺杂剂浓度分布。例如，阳极掺杂区域101的埋入式非可耗尽部分105的最大掺杂剂浓度可以为至少1×1018掺杂剂/cm3。例如，至少5×1013掺杂剂/cm2(例如1×1014掺杂剂/cm2)的掺杂剂量可以用于包含(或例如注入)掺杂剂以用于形成阳极掺杂区域101的埋入式非可耗尽部分105。
第二传导类型接触掺杂区域103的最大掺杂浓度可以为至少1×1018掺杂剂/cm3，例如1×1019掺杂剂/cm3。例如，至少1×1014掺杂剂/cm2(例如1×1015掺杂剂/cm2)的掺杂剂量可以用于包含(或例如注入)掺杂剂以用于形成第二传导类型接触掺杂区域103。
阳极掺杂区域101的最大掺杂剂浓度可以为至少1×1015掺杂剂/cm3，例如1×1016掺杂剂/cm3。例如，至少1×1012掺杂剂/cm2(例如2×1012掺杂剂/cm2)的掺杂剂量可以用于包含(或例如注入)掺杂剂以用于形成第二传导类型接触掺杂区域103。
结合以上或以下描述的实施例提及更多细节和方面。图3A和图3B所示的实施例可以包括与结合提出的构思提及的一个或多个方面或以上(例如图1至图2)或以下(图4至图8)描述的一个或多个实施例相对应的一个或多个可选的附加特征。
图4示出了根据实施例的用于形成半导体器件的方法400的示意图。
方法400包括通过布置在半导体衬底的表面处的减速掩模层向半导体衬底中加入410掺杂剂，以同时形成在半导体衬底的掩盖区域处位于半导体衬底的表面处的阳极掺杂区域的至少一个第一传导类型接触掺杂部分和在半导体衬底的未掩盖区域处位于半导体衬底中的阳极掺杂区域的至少一个埋入式非可耗尽部分。
由于将掺杂剂加入410到半导体衬底中来形成半导体衬底的掩盖区域处的至少一个第一传导类型接触掺杂部分和半导体衬底的未掩盖区域处的至少一个埋入式非可耗尽部分，可以更容易地生产或制造结合阳极前面的低载流子淹没与更高的鲁棒性和浪涌电流强度的二极管结构。例如，可以形成用于屏蔽阳极接触的非可耗尽部分，而不需要额外的掺杂注入工艺。
方法400可以包括在半导体衬底的第一表面上形成减速掩模层。减速掩模层可以包括掩模布局或图案，使得半导体衬底的至少一个区域(例如一个或多个区域，或例如多个区域)被掩盖(例如被减速掩模层的部分覆盖)，以及使得半导体衬底的至少一个区域(例如一个或多个区域，或例如多个区域)未被掩盖(例如未被减速掩模层的部分覆盖)。
例如，方法400可以包括通过减速掩模层从半导体衬底的第一表面向半导体衬底中加入410掺杂剂。
在半导体衬底的掩盖区域，穿过减速掩模层的进入的掺杂剂可以被减速和/或可以由减速掩模层被减速。因此，与在半导体衬底的未掩盖区域处加入到半导体衬底中的掺杂剂的平均或最大渗透深度相比，从半导体衬底的第一表面测量的通过掩盖区域加入的掺杂剂的平均或最大渗透深度可以更小(或更浅)。例如，与在半导体衬底的未掩盖区域处加入到半导体衬底中的掺杂剂相比，加入到半导体衬底中的掺杂剂的掺杂剂分布轮廓的最大值可以位于半导体衬底中更小的垂直深度处。
在半导体衬底的未掩盖区域，进入的掺杂剂可以被加入半导体衬底中，而不被减速掩模层减速(或例如具有最小的减速度)。因此，与在半导体衬底的未掩盖区域处加入半导体衬底中的掺杂剂的平均或最大渗透深度相比，从半导体衬底的第一表面测量的加入的掺杂剂的平均或最大渗透深度可以更大(或更深)。例如，与在半导体衬底的掩盖区域处加入半导体衬底中的掺杂剂相比，加入到半导体衬底中的掺杂剂的掺杂剂分布轮廓的最大值可以位于半导体衬底中更深(或更大)的垂直深度处。
例如，在半导体衬底的掩盖区域下方加入到半导体衬底中的掺杂剂可以引起二极管结构的阳极掺杂区域的第一传导类型的至少一个第一传导类型接触掺杂部分。例如，在半导体衬底的未掩盖区域下方加入到半导体衬底中的掺杂剂可以引起阳极掺杂区域的第一传导类型的至少一个埋入式非可耗尽部分。
可以通过单个高能量注入来进行两个掺杂区域(例如埋入式非可耗尽部分和第一传导类型掺杂部分)的注入。在p掺杂接触区(第一传导类型掺杂部分)的区或区域中，掩模层可以使注入离子停止(或减速)，使得它们靠近半导体表面。高能量注入可以导致p型掺杂的强烈的横向散射(或减速)，这可以在用于n型和p型掺杂的接触区的互补掩模期间使用，以实现埋入式阳极区域与n型掺杂接触区之间的所提出的横向交叠。例如，由于p型接触掺杂区域中的掺杂剂的横向扩展，与p型接触掺杂区域侧向形成的n型接触掺杂区域可以被埋入式p型埋入式非可耗尽部分完全交叠(在俯视图中)。
方法400还可以包括退火(例如加热)半导体衬底以激活半导体衬底中加入的掺杂剂，以形成具有第一传导类型的至少一个第一传导类型接触掺杂部分以及具有第一传导类型的至少一个埋入式非可耗尽部分。
因此，可以在半导体衬底中同时形成至少一个第一传导类型接触掺杂部分和至少一个埋入式非可耗尽部分(例如在相同的掺杂剂加入工艺期间或通过相同的掺杂剂加入工艺)。由于半导体衬底的退火(或者在此期间)，在半导体衬底中可能会发生掺杂剂的扩散。这可能导致在半导体器件100的俯视图(例如从半导体衬底的第一表面)中的第一传导类型接触掺杂部分和埋入式非可耗尽部分的横向交叠(例如至少10nm，或例如至少50nm)。例如，埋入式非可耗尽部分可以比第一传导类型接触掺杂部分在半导体衬底中位于更深处。
例如，第一传导类型接触掺杂部分(在退火之后)的最大横向宽度可以小于5μm(或例如小于2μm，或例如小于1μm)。
例如，(每个)第一传导类型接触掺杂部分(退火之后)的平均厚度可以在100nm到500nm之间(例如在200nm到400nm之间)。例如，通过掩盖区域加入的掺杂剂的70％以上(例如80％以上)可以位于第一传导类型接触掺杂部分中。
至少一个埋入式非可耗尽部分与半导体衬底的第一表面(退火之后)之间的最小垂直深度可以为至少1μm(或例如至少2μm，或例如至少5μm)。(每个)埋入式非可耗尽部分(退火之后)的最大横向宽度可以小于例如5μm(或例如小于2μm，或例如小于1μm)。例如，(每个)埋入式非可耗尽部分在垂直方向Lz上的平均或最大垂直尺寸(例如高度)可以在100nm到500nm之间(或例如在200nm到400nm之间)。
可选地，方法400还可以包括在形成至少一个第一传导类型接触掺杂部分和至少一个埋入式非可耗尽部分之前形成阳极掺杂区域的可耗尽掺杂部分。在未掩盖区域处加入半导体衬底中的掺杂剂可以导致嵌入在阳极掺杂区域的可耗尽部分中的第一传导类型的埋入式非可耗尽部分。
可选地，方法400还可以包括在形成至少一个埋入式非可耗尽部分之前或之后，在可耗尽掺杂部分中形成阳极掺杂区域的埋入式复合部分。可以通过将氦掺杂剂(例如离子或原子)注入到半导体衬底中来形成埋入式复合部分。
可选地，方法400还可以包括在形成阳极掺杂区域的埋入式复合部分之后，在半导体衬底的第一表面处形成第二传导类型接触掺杂区域。
结合以上或以下描述的实施例提及更多细节和方面。图4所示的实施例可以包括与结合提出的构思提及的一个或多个方面或以上(例如图1至图3B)或以下(图5至图8)描述的一个或多个实施例相对应的一个或多个可选的附加特征。
图5示出了根据实施例的半导体器件500的示意图。
半导体器件500包括阳极掺杂区域561，其包括布置在半导体衬底565的表面562处的第一传导类型。阳极掺杂区域561包括埋入式横向延伸部分563。半导体器件500还包括第二传导类型掺杂区域564，第二传导类型掺杂区域564包括垂直地布置在半导体衬底565的表面562与阳极区域561的埋入式横向延伸部分563之间的第二传导类型。阳极掺杂区域的最大横向尺寸与阳极区域的最大垂直尺寸之间的纵横比为至少5:1。
由于阳极掺杂区域的最大横向尺寸与阳极区域的最大垂直尺寸之间的纵横比为至少5:1，可以提供抗雪崩二极管或对边缘结构的漂移影响具有增强的鲁棒性的二极管。例如，横向分级的阳极掺杂可以提高二极管的换向鲁棒性，因为在正向偏置操作中，可以减少在边缘区域中注入空穴和在边缘区中的载流子淹没。例如，在换向期间，流出边缘终止区域的空穴可以看到(或体验)在通向阳极连接的途中的路径阻力，其中n型区域中的电流密度和动态场增强变慢。此外，由于阳极掺杂区域是深到达阳极掺杂，可以获得改善的浪涌电流阻力。阳极中的少数载流子(电子)的梯度可能会降低，基于此理由，与在具有相同掺杂剂量的浅到达阳极发射极的情况相比可以在漂移区域(衬底)的边界处获得更高的载流子浓度。
例如，(第一)阳极掺杂区域561可以包括第一传导类型，并且可以是布置在半导体衬底565中的二极管结构的部分。阳极掺杂区域561的至少部分可以电连接到位于半导体衬底565的(第一侧)表面562处(或其上)的阳极电极(金属化)结构。
例如，阳极掺杂区域561的埋入式横向延伸部分563可以具有在1μm到5μm之间(或例如在2μm到4μm之间，或例如在2μm到3μm之间)的最大横向宽度。阳极掺杂区域561的埋入式横向延伸部分563可以具有与位于与半导体衬底565的第一表面562相邻的阳极掺杂区域561的接触掺杂部分相同或不同的最大横向宽度。可选地，埋入式横向延伸部分563的最大横向宽度可以比阳极掺杂区域561的接触掺杂部分的最大横向宽度大至少10％(或大例如至少20％，或大例如至少50％)。可选地，埋入式横向延伸部分563的最大横向宽度可以比阳极掺杂区域561的接触掺杂部分的最大横向宽度小至少10％(或小例如至少20％)。
阳极掺杂区域561的平均掺杂剂浓度可以为至少1×1014掺杂剂/cm3(或例如至少1×1015掺杂剂/cm3，或例如至少1×1014掺杂剂/cm3)。例如，阳极掺杂区域561的平均掺杂剂浓度可以是在阳极掺杂区域561上平均的每体积的测量掺杂剂数。
第二传导类型掺杂区域564垂直地布置在半导体衬底565的表面562与阳极区域561的埋入式横向延伸部分563之间。例如，第二传导类型掺杂区域564的至少部分(直接)垂直地布置在半导体衬底565的第一表面562与阳极区域561的埋入式横向延伸部分563的至少部分之间。
第二传导类型掺杂区域564可以位于半导体衬底565的边缘终止区域中。可选地，例如，第二传导类型掺杂区域564可以位于半导体衬底565的外延层部分中(或可以是其部分)。例如，外延层部分可以形成在半导体衬底565的表面处或生长在半导体衬底565的表面上。
可选地，例如，半导体衬底的外延层部分可以在形成阳极掺杂区域561的埋入式横向延伸部分563之后并且在形成阳极掺杂区域561的接触掺杂部分之前形成或生长在半导体衬底565的表面上。
例如，外延层部分可以具有与半导体衬底相同的(第二)掺杂类型。可选地，例如，外延层部分可以具有与半导体衬底相同的掺杂剂浓度或不同(例如更高或例如更低)的掺杂剂浓度。
可选地，例如，半导体器件500可以包括具有可选的第二场停止区域和阴极发射极的背面阴极。例如，半导体器件500可以包括阴极掺杂区域和位于半导体衬底565的与阴极掺杂区域相邻的第二(相对)表面处(或上)的阴极电极(金属化)结构。
例如，阳极掺杂区域561在垂直方向Lz上的最大垂直尺寸(高度)可以在100nm到5μm之间(或例如在500nm到4μm之间，或例如在1μm到2μm之间)。阳极区域的最大垂直尺寸可以是在半导体衬底565的第一表面562与阳极掺杂区域561的埋入式横向延伸部分563的底部之间的阳极区域561的最大高度。可选地，例如，阳极区域的最大垂直尺寸可以是在半导体衬底565的第一表面562与位于和阳极掺杂区域561相邻(例如直接相邻)的阴极掺杂区域的至少部分之间的阳极区域561的最大高度。
阳极掺杂区域561在横向方向Lx上的最大横向宽度可以在1μm到5μm之间(或例如在2μm到4μm之间，或例如在2μm到3μm之间)。阳极区域的最大横向宽度可以是在第一横向方向Lx上测量的阳极区域561的最大尺寸。
例如，阳极掺杂区域的最大横向尺寸与阳极区域的最大垂直尺寸之间的纵横比为至少5:1(或例如至少7:1，或例如至少10:1，或例如至少15:1)。
半导体器件500还可以包括布置在半导体衬底565的边缘终止区域中的至少一个(例如一个，或例如多个)边缘掺杂区域，其包括(或具有)第一传导类型。一个或多个边缘掺杂区域的平均掺杂剂浓度可以为至少1×1018掺杂剂/cm3(或例如至少1×1019掺杂剂/cm3，或例如至少1×1020掺杂剂/cm3)。例如，一个或多个边缘掺杂区域的平均掺杂剂浓度可以是在一个或多个边缘掺杂区域上平均的每体积的测量掺杂剂数。
一个或多个边缘掺杂区域可以彼此位于半导体衬底565中基本上相似(或基本上相同)的垂直水平(或垂直深度)处。一个或多个边缘掺杂区域可以在第二传导类型掺杂区域564中和/或通过第二传导类型掺杂区域564彼此横向地分离。例如，第二传导类型掺杂区域564的各部分可以位于相邻的边缘掺杂区域之间。
可选地，一个或多个边缘掺杂区域可以位于半导体衬底中与阳极掺杂区域561基本上相似(或基本上相同)的垂直水平(或垂直深度)处。例如，在垂直于横向表面的截面视图中，阳极掺杂区域561可以垂直地交叠至少一个边缘掺杂区域的20％以上(或例如50％以上，或例如90％以上)。可选地，一个或多个边缘掺杂区域可以位于半导体衬底中与阳极掺杂区域561的埋入式横向延伸部分563基本上相似(或基本上相同)的垂直水平(或垂直深度)处。或者，例如，一个或多个边缘掺杂区域可以位于半导体衬底中与阳极掺杂区域561的接触掺杂部分基本上相似(或基本上相同)的垂直水平(或垂直深度)处。
如结合图1至图3B所述，可选地，半导体器件500可以包括具有第二传导类型的第二传导类型接触掺杂区域。可选地，第二传导类型接触掺杂区域可以布置在半导体衬底的表面562处，并且在半导体衬底中被阳极掺杂区域561包围。可选地，阳极掺杂区域561可以包括埋入式非可耗尽部分，其中埋入式非可耗尽部分的至少部分在半导体衬底中位于第二传导类型接触掺杂区域下方。可选地，阳极掺杂区域561和第二传导类型接触掺杂区域可以电连接到位于半导体衬底565的表面562处的阳极电极结构。可选地，在半导体器件500的俯视图中，阳极掺杂区域561的埋入式非可耗尽部分可以横向地交叠整个第二传导类型接触掺杂区域。可选地，阳极掺杂区域561可以包括在半导体衬底565的表面562处位于与第二传导类型接触掺杂区域横向相邻的接触掺杂部分(具有第一传导类型)。可选地，阳极掺杂区域561的埋入式非可耗尽部分的掺杂剂浓度可以高于阳极掺杂区域561的(第一传导类型)接触掺杂部分的掺杂剂浓度。可选地，阳极掺杂区域561的(第一传导类型)接触掺杂部分可以位于两个第二传导类型接触掺杂区域之间。例如，两个第二传导类型接触掺杂区域之间的(第一传导类型)接触掺杂部分的最大横向宽度可以小于5μm。可选地，第二传导类型接触掺杂区域可以位于阳极掺杂区域561的两个(第一传导类型)接触掺杂部分之间。例如，在两个第一传导类型接触掺杂部分之间的第二传导类型接触掺杂区域的最大横向宽度可以小于5μm。可选地，阳极掺杂区域561的埋入式非可耗尽部分可以具有在阻断操作期间通过施加到半导体器件的电压不能耗尽的掺杂剂浓度。可选地，阳极掺杂区域561的埋入式非可耗尽部分可以嵌入在阳极掺杂区域561的可耗尽部分中。可选地，阳极掺杂区域561的可耗尽部分的至少部分可以位于阳极掺杂区域561的埋入式非可耗尽部分与二极管结构的阴极掺杂区域之间。可选地，阳极掺杂区域561可以包括场停止掺杂部分。可选地，阳极掺杂区域561的埋入式非可耗尽部分的掺杂剂浓度可以是阳极掺杂区域561的可耗尽部分的掺杂剂浓度的至少5倍。
可选地，例如，阳极掺杂区域的埋入式复合部分的至少部分可以垂直地位于第二传导类型接触掺杂区域与阳极掺杂区域的埋入式非可耗尽部分之间。可选地，阳极掺杂区域561还可以包括埋入式复合部分。埋入式复合部分可以包括与漂移区域相比更高的平均复合中心浓度。可选地，漂移区域的至少部分可以位于阳极掺杂区域101的可耗尽部分与阴极掺杂区域之间。可选地，二极管结构的阴极掺杂区域可以布置在半导体衬底的第二表面处。阴极掺杂区可以具有第二传导类型。阳极掺杂区域561的至少部分可以位于第二传导类型接触掺杂区域与阴极掺杂区域之间。可选地，二极管结构可具有至少100V的阻断电压。
深到达阳极发射极可以通过以相应的高温预算注入和/或向内扩散引入受主来实现。这可能导致在几个小时内在加热(烘箱)过程中实现高温(例如高达1150℃至1240℃)。此外，例如，低掺杂阳极发射极的实现是具有挑战性的。高温可以适用于小晶圆直径(例如75mm至100mm，或直到125mm)。然而，例如，对于150mm的较大的晶片直径，这可能导致晶体误差，并且可能仅在具有大的预算或支出的情况下是可行的。
各种实施例涉及在阳极中形成深到达阳极以及相对自由可调节和低掺杂剂量的结构和方法。结合边缘终止区域中的边缘掺杂区域的不同(例如至少两个)的变化，可以提供防雪崩二极管或对于边缘结构的漂移影响具有增强的鲁棒性的二极管。
对于一系列二极管部件(或器件)，可以使用深到达半导体中的阳极来改善二极管部件(或器件)的性能。一些示例是对宇宙辐射具有良好鲁棒性的二极管、或者具有阳极的非常高的发射极效率的二极管。例如，深到达阳极和表面附近的边缘终止部可以提供防雪崩二极管，其可以提供具有改进的性能的二极管。
结合以上或以下描述的实施例提及更多细节和方面。图5所示的实施例可以包括与结合提出的构思提及的一个或多个方面或以上(例如图1至图4)或以下(图6A至图8)描述的一个或多个实施例相对应的一个或多个可选的附加特征。
图6A示出了根据实施例的半导体器件610的示意图。
半导体器件610可以类似于结合图5描述的半导体器件。
半导体器件610可以包括布置在半导体衬底565的边缘终止区域667中的至少一个(例如一个，或例如多个)边缘掺杂区域666，其包括(或具有)第一传导类型。
一个或多个边缘掺杂区域666可以位于半导体衬底中与阳极掺杂区域561的埋入式横向延伸部分563基本上相似(或基本上相同)的垂直水平(或垂直深度)处。例如，在垂直于横向表面的截面视图中，埋入式横向延伸部分563可以垂直地交叠一个或多个边缘掺杂区域666的20％以上(或例如50％以上，或例如90％以上)。例如，半导体衬底565的外延层部分673的至少部分可以位于一个或多个边缘掺杂区域666之间，并且电绝缘结构671可以位于半导体衬底565的第一表面562处。
阳极掺杂区域561可以从半导体衬底565的有源区域668横向延伸到半导体衬底565的边缘终止区域667中。例如，阳极掺杂区域561的至少部分(例如第一部分)可以位于半导体衬底565的有源区域668中。另外地或可选地，阳极掺杂区域561的至少部分(例如第二部分)可以位于半导体衬底565的边缘终止区域667中。
可选地，埋入式横向延伸部分563的最大横向宽度可以大于阳极掺杂区域561的接触掺杂部分的最大横向宽度(例如至少大10％，或例如至少大20％，或例如至少大50％)。
在半导体衬底565的有源区域668上方，阳极电极结构614可以位于半导体衬底565的第一表面562处(或上)。阳极掺杂区域561的位于半导体衬底565的有源区域668中的部分(例如位于有源区668中的阳极掺杂区561的接触掺杂部分669的部分)可以位于与阳极电极结构614直接相邻，并且电连接到阳极电极结构614。
在半导体衬底565的边缘终止区域667上方，电绝缘(电介质或钝化)结构671可以位于半导体衬底565的第一表面562处(或上)。例如，电绝缘(电介质或钝化)结构671可以包括一个或多个钝化或电介质层(例如酰亚胺、氮化物、塑料或氧化物层)。例如，阳极掺杂区域561的接触掺杂部分669的至少部分可以位于边缘终止区域中，并且可以位于与电绝缘结构671的至少部分直接相邻。
可选地，例如，第二传导类型掺杂区域564可以位于半导体衬底565的位于边缘终止区域667中的外延层部分673中(或可以是其至少部分)。可选地，阳极掺杂区域561的接触掺杂部分669可以位于半导体衬底565的外延层部分673中。另外地或可选地，埋入式横向延伸部分563的至少(顶部)部分可以位于半导体衬底565的外延层部分673中。
可以在第一水平(与埋入式横向延伸部分相同的水平)在边缘区域中(在第一注入期间)注入浮动p型区域(例如边缘掺杂区域)。浮动p型区域(边缘掺杂区域)可以通过环形形式包围有源区域。在阳极的区域中，埋入式掺杂区域(例如埋入式横向延伸部分563)可以在边缘方向上比后面的阳极连接(例如比阳极掺杂区域的接触掺杂部分669)横向地延伸更远。在沉积外延引入的半导体层673之后，可以进行第二注入(例如以形成接触掺杂部分669)。在温度(退火)步骤中，第一和第二注入区域可以在阳极的区域中扩散。以这种方式，例如，第一注入区域563可以与阳极电连接。
例如，可以容易地实现3μm的扩散长度，这就是为什么在这种情况下可以产生到9μm深度的pn结，而温度预算对应于3μm的扩散长度的温度预算、或9μm的扩散长度的温度预算的1/9。也可以在单个步骤中容易地沉积6μm厚的外延层。
利用半导体器件610，最高的场强可以位于埋入在半导体区域中的边缘上。由于在半导体表面到电介质结构的场强降低，边缘区域中的影响(例如来自外部电荷)可能会降低。可选地或替代地，半导体器件610还可以包括位于边缘终止区域中的场板。
横向分级的阳极掺杂可以提高二极管的换向鲁棒性，因为在正向偏置操作中，可以减少到边缘区域中的空穴注入和边缘区域中的载流子淹没。因此，埋入式横向延伸部分563中的距离“a”可以达到双极扩散长度的(或至少)3倍。例如，取决于半导体器件的电压等级，距离“a”可以在10μm到300μm之间。例如，在换向期间从边缘终止区流出的空穴可以看到(或体验)通向阳极连接的途中的路径阻力，其中n型区域中的电流密度和动态场增强变慢。
图6B示出了根据实施例的半导体器件620的示意图。
半导体器件620可以类似于结合图6A描述的半导体器件。然而，代替完全埋入式在边缘终止区域中的一个或多个边缘掺杂区域666，例如，一个或多个边缘掺杂区域666可以位于半导体衬底的与电绝缘结构671直接相邻的第一表面562处。
一个或多个边缘掺杂区域666可以位于半导体衬底565中与阳极掺杂区域561的接触掺杂部分669基本上相似(或基本上相同)的垂直水平(或垂直深度)处。例如，接触掺杂部分669可以垂直交叠一个或多个边缘掺杂区域666的20％以上(或例如50％以上，或例如90％以上)。
可选地，半导体器件620的二极管结构可以包括在边缘处的表面p型环(例如边缘终止区域)。另外地或替代地，例如，场板或其他边缘构造可以位于边缘终止区域中。
半导体器件620的二极管结构在边缘终止区域中的厚度可以大于在有源区域中的厚度(例如大几微米)。因此，可能在阳极的区域中压住(pin)击穿，因为在边缘区域中场强可能几何地减小。由于在阳极的区域中的平坦的击穿区域，击穿情况下的功率耗散可以分布在大的面积上，并且与边缘中的线形成的击穿区域相比，在部件(或器件)中可以耗散明显更高的能量。
在较高电流的情况下，接合线下方的硅可以被局部地供给电流。高掺杂区域(例如接触掺杂部分669I22)可以吸收来自金属化部的电流并且将其在半导体区域中扩散。电流可以在金属中垂直局部地流动，并且然后在区域(例如接触掺杂部分669I22)中更宽横向扩展，使得在二极管的阳极中，电流可以在二极管的下面的阳极发射极(例如接触掺杂部分669I21)中的整个区域上均匀地传导。
由于深到达重掺杂的阳极掺杂，可以实现浪涌电流阻力的另一正的方面。阳极中的少数载流子(电子)的梯度可能会降低，基于此理由，与在具有相同掺杂剂量的浅到达阳极发射极情况相比可以在漂移区(衬底)的边界处获得更高的载流子浓度。例如，阳极掺杂的必要(主要或实质)部分可以高于漂移区中的淹没电荷的载流子密度。
由于阳极发射极的结构并且通过外延硅层的附加的热容量，二极管的浪涌电流阻力可以增加。附加的热容量可以改进不太高的阻断器件(例如具有高达或小于600V的阻断电压)。
边缘终止区域中的深(埋入式或表面)p型环可以减少半导体中的电场结构。这可以改善具有塑性(例如酰亚胺和/或硅化合物)钝化的部件(或器件)，因为例如通过这些材料，允许比氧化物钝化情况下更小的电场强度。因此，可以考虑边缘终止结构元件(例如场板的最小或最大距离和/或氮化物厚度)，以将在场板处局部出现的电场峰值减小到可接受的值。
图6C示出了根据实施例的半导体器件640的示意图。
半导体器件630可以类似于结合图6B描述的半导体器件。不同于结合图6B描述的半导体器件，埋入式横向延伸部分563的最大横向宽度可以等于或者替代地小于阳极掺杂区域561的接触掺杂部分669的最大横向宽度(例如小至少10％，或例如小至少20％)。例如，埋入式横向延伸部分563可以以与接触掺杂部分669相同的方式(例如具有相同的横向宽度)布置，或者在有源区域668的方向上跳回(或被切回)。可选地，整个埋入式横向延伸部分563可以位于有源区域668内。半导体器件630可以缓解阳极端并且因此促进雪崩阻力(在埋入式横向延伸部分563I21下方的穿透)。
图6D示出了根据实施例的半导体器件640的示意图。
半导体器件640可以类似于结合图6B和6C描述的半导体器件。
另外地或替代地，阳极掺杂区域561可以包括多于一个埋入式横向延伸部分。例如，阳极掺杂区域561可以包括第一埋入式横向延伸部分561和第二埋入式横向延伸部分672。
可选地，例如，阳极掺杂区域561的第二埋入式横向延伸部分672可以(垂直地)位于阳极掺杂区域561的第一埋入式横向延伸部分563与阳极掺杂区域561的接触掺杂部分669之间。
例如，半导体衬底565可以包括第一外延层部分673和形成在第一外延层部分673上的第二外延层部分674。可选地，例如，第一埋入式横向延伸部分563的至少(顶部)部分可以位于半导体衬底565的第一外延层部分673中。另外地或可选地，例如，第二埋入式横向延伸部分672的至少(顶部)部分可以位于半导体衬底565的第二外延层部分674中。另外地或可选地，阳极掺杂区域561的接触掺杂部分669可以位于半导体衬底565的第二外延层部分674中。
可选地，例如，第一外延层部分673可以具有至少2μm(或例如至少6μm，或例如至少8μm)的最小(垂直)厚度。可选地，例如，第二外延层部分674可以具有至少2μm(或例如至少6μm，或例如至少8μm)的最小(垂直)厚度。
例如，第一埋入式横向延伸部分563的最大横向宽度可以不同于第二埋入式横向延伸部分672的最大横向宽度。例如，第一埋入式侧向延伸部分563的最大横向宽度和第二埋入式横向延伸部分672的最大横向宽度可以不同于阳极掺杂区域561的接触掺杂部分669的最大横向宽度。
可选地，第一埋入式横向延伸部分563的最大横向宽度可以大于阳极掺杂区域561的接触掺杂部分669的最大横向宽度(例如至少大10％，或例如至少大20％，或例如至少大50％)。另外地或可选地，第二埋入式横向延伸部分672的最大横向宽度可以小于阳极掺杂区域561的接触掺杂部分669的最大横向宽度(例如至少小10％，或例如至少小20％)。可替代地，第一埋入式横向延伸部分563的最大横向宽度可以小于阳极掺杂区域561的接触掺杂部分669的最大横向宽度，并且第二埋入式横向延伸部分672的最大横向宽度可以大于阳极掺杂区域561的接触掺杂部分669的最大横向宽度。
例如，第二传导类型掺杂区域564的至少部分可以垂直地布置在半导体衬底565的第一表面562与阳极区域561的第二埋入式横向延伸部分561之间。可选地，例如，第二传导类型掺杂区域564可以位于半导体衬底565的第二外延层部分674中。
半导体器件640可以通过方法的多阶段应用来制造。例如，可以通过注入来沉积另外沉积的外延层。例如，该方法可以一次接一次地多次执行。例如，可以一个接一个地形成多个外延层。因此，缓解电场峰值的边缘区域的效果可以被增强。
图6E示出了根据实施例的半导体器件650的示意图。
半导体器件650可以类似于结合图6A至图6D描述的半导体器件。
另外地或可选地，半导体器件630还可以包括第二传导类型接触掺杂区域674。第二传导类型接触掺杂区域674可以被阳极掺杂区域561横向地包围。例如，第二传导类型接触掺杂区域674可以横向地定位在阳极掺杂区域561的两个接触掺杂部分669之间。阳极掺杂区域561的埋入式横向延伸部分563的至少部分可以位于第二传导类型接触掺杂区域674的底部(例如与其垂直相邻)。第二传导类型接触掺杂区域674可以电连接到位于半导体衬底565的第一表面562处的阳极电极结构614。
第二传导类型接触掺杂区域674的平均掺杂剂浓度可以为至少1×1016掺杂剂/cm3(或例如至少1×107掺杂剂/cm3，或例如至少1×1018掺杂剂/cm3)。例如，第二传导类型接触掺杂区域674的平均掺杂剂浓度可以是在第二传导类型接触掺杂区域674上平均的每体积的测量掺杂剂数。
半导体器件650可以包括第二传导类型接触掺杂区域674(n型岛)。除了或替代所描述的强发射极的方向和提高浪涌电流阻力，半导体器件650可能经历衬底中的减少的淹没(或饱和)。例如，n型岛可以与阳极金属化欧姆接触。来自二极管的漂移区(例如衬底)中的淹没(或饱和)电荷的电子在金属-半导体界面处不能完全复合。相反，它们可以流过接触掺杂部分669I22中的n区域。换言之，可以实现可以将负载电流的部分作为电子电流传导的npn晶体管。因此，可以减少用于在漂移区中注入空穴的阳极的有效发射极效率，这可以导致通过换向的二极管的动态有利行为。具有埋入式阳极层(例如埋入式横向延伸部分563I21)的结构可以支持部件(或器件)的均匀性，因为存在更高(但非常薄)的受主浓度，其在换向中并且在阻断操作中阻挡电场，其可以导致电流传输的均匀传导。
n区域可以以固定的间隔(例如作为点或线)被引入。n区域的宽度可以小于外延层的厚度，以实现可能的均匀的电子和空穴电流流动。n型岛的引入可能导致npn晶体管的浪涌电流阻力改善，即使温度升高。例如，可以有效地减少漂移区中的空穴注入以及载流子淹没。例如，通过n区域的尺寸确定，二极管的正向电压的温度系数可以具体地或有目的地变化，并且沿正温度系数的方向容易地被引导，这可能对二极管的并联换向特别期望的。
结合以上或以下描述的实施例提及更多细节和方面。图6A至图6E所示的实施例每个可以包括与结合提出的构思提及的一个或多个方面或以上(例如图1至图5)或以下(图7至图8)描述的一个或多个实施例相对应的一个或多个可选的附加特征。
图7示出了根据实施例的用于形成半导体器件的方法700的示意图。
方法700包括通过第一加入工艺加入710第一传导类型的掺杂剂以形成要形成在半导体衬底的表面附近的阳极掺杂区域的第一掺杂区。方法700还包括在半导体衬底的表面上形成720外延层。方法700还包括通过第二加入工艺加入730第一传导类型的掺杂剂以在外延层的表面附近形成阳极掺杂区域的第二掺杂区。加入到第二掺杂区中的掺杂剂的掺杂剂浓度大于外延层中的第二传导类型的掺杂剂的掺杂浓度。第二掺杂区的垂直尺寸小于外延层的垂直尺寸。方法700还包括对半导体衬底和外延层进行退火740，以由于掺杂剂的扩散而扩大第一掺杂区和第二掺杂区，从而形成从外延层的表面垂直延伸得比第一掺杂区更深的合并的阳极掺杂区域。阳极掺杂区域的最大横向尺寸与阳极掺杂区域的最大垂直尺寸之间的纵横比为至少5:1。
例如，由于半导体衬底和外延层的退火以扩大第一掺杂区和第二掺杂区从而形成合并的阳极掺杂区域，可以容易地形成深到达阳极，并且其掺杂剂量可以容易地可调节。
例如，可以通过离子注入将第一传导类型的掺杂剂加入710半导体衬底中。例如，可以加入710第一传导类型的掺杂剂以在半导体衬底的表面处形成第一掺杂区。例如，第一传导类型的掺杂剂可以在掺杂剂的退火或激活之后使阳极区域形成为具有第一传导类型。可选地，可以使用至少1×1010离子/cm2(或例如至少1×1013离子/cm3，或例如在1×1012离子/cm2到1×1014离子/cm2之间)的注入剂量来加入710掺杂剂。可选地，可以使用在10keV到80keV之间(例如45keV，或例如在20keV到50keV之间)的注入能量来加入710掺杂剂。
阳极掺杂区域的第一掺杂区可以(全部地或至少部分地)位于半导体衬底的有源区域中。可选地，例如，阳极掺杂区域的第一掺杂区的至少部分可以位于半导体衬底的边缘终止区域中。
可选地，在导致第一传导类型的掺杂剂加入要形成的阳极掺杂区域的第一掺杂区期间，第一传导类型的掺杂剂可以同时被加入位于半导体衬底的边缘终止区域中的至少一个(埋入式)边缘掺杂区域(例如一个或多个边缘掺杂区域，或例如多个边缘掺杂区域)中。
在将掺杂剂加入710阳极掺杂区域的第一掺杂区中之后，可以在半导体衬底的表面上形成720外延(例如半导体)层。可选地，例如，在半导体衬底的表面上的外延层的形成(例如生长)期间或之后，可以将第二传导类型的掺杂剂加入外延层中。例如，第二传导类型的掺杂剂可以在掺杂剂的激活之后使外延层具有第二传导类型。例如，外延层可以具有至少2μm(或例如至少6μm，或例如至少8μm)的最小厚度。
在形成外延层之后，可以将第一传导类型的掺杂剂加入730阳极掺杂区域的第二掺杂区中。例如，第二掺杂区可以(完全或部分地)位于所形成的外延层中。第一传导类型的掺杂剂可以被加入730以在外延层的表面处形成第二掺杂区。
可选地或替代地，例如，在第一加入工艺期间或在第二加入工艺期间，第一传导类型的掺杂剂可以同时加入位于半导体衬底的边缘终止区域中的至少一个(表面)边缘掺杂区域(例如一个或多个边缘掺杂区域，或例如多个边缘掺杂区域)。
第二掺杂区的(最大或平均)垂直尺寸(高度)小于外延层的(最大或平均)垂直尺寸(厚度)。例如，加入第二掺杂区的掺杂剂的掺杂剂分布轮廓的最大值(或多数掺杂剂)可以位于外延层中比外延层的厚度更小的垂直深度处。
在将第一传导类型的掺杂剂加入730第二掺杂区中之后，可以对半导体衬底和外延层进行退火740以形成包括第一掺杂区和第二掺杂区的阳极掺杂区域。例如，退火740可以引起第一掺杂区和第二掺杂区的扩展(或扩大或扩散)以交叠从而形成包括第一传导类型的单个(或统一的或合并的)阳极掺杂区域。
例如，退火740还可以引起位于半导体衬底的边缘终止区域中的包括第一传导类型的边缘掺杂区的扩展(或扩大或扩散)。
例如，第一掺杂区(在退火之后)可以形成阳极掺杂区域的埋入式横向延伸部分。例如，第二掺杂区(在退火之后)可以形成阳极掺杂区域的接触掺杂部分。
在对半导体衬底和外延层进行退火之后，方法700还可以包括在半导体衬底的有源区域上方(或上)在半导体衬底的外延层部分的表面上形成阳极电极结构614。方法700还可以包括在半导体衬底的边缘终止区域上方(或上)在半导体衬底的外延层部分的表面上形成电绝缘(电介质)结构。
在退火之后，阳极掺杂区域的最大(或平均)横向尺寸与阳极区域的最大(或平均)垂直尺寸之间的纵横比可以为至少5:1(或例如至少7:1，或例如至少10:1，或例如至少15:1)。
在方法700中，在第一掩模掺杂水平之后，可以外延沉积低掺杂半导体层，并且可以引入另外的掺杂步骤掩模水平。至少在随后的阳极的区域中，两个掺杂区域可以通过扩散被连接。
结合以上或以下描述的实施例提及更多细节和方面。图7所示的实施例可以包括与结合提出的构思提及的一个或多个方面或以上(例如图1至图7)或以下(图8)描述的一个或多个实施例相对应的一个或多个可选的附加特征。
图8示出了根据实施例的二极管器件800的示意图。
二极管器件800包括布置在半导体衬底102中的阳极掺杂区域101。阳极掺杂区域101包括第一传导类型。二极管器件800还包括具有第二传导类型的第二传导类型接触掺杂区域103。第二传导类型接触掺杂区域103布置在半导体衬底102的表面104处并且被阳极掺杂区域101包围。阳极掺杂区域101包括埋入式非可耗尽部分105。埋入式非可耗尽部分105的至少部分在半导体衬底102中位于第二传导类型接触掺杂区域103下方。
由于第二传导类型接触掺杂区域103布置在半导体衬底102的表面104处，因此在正向偏置操作中，电荷载流子(例如电子)可以通过第二传导类型接触掺杂区域103流到阳极电极结构。流过第二传导类型接触掺杂区域的这些电荷载流子(例如电子)不会导致空穴的注入。因此，与在阴极前面的区域相比，在阳极前面的较低淹没电荷可以导致二极管器件的更平滑的开关特性。随着电流密度的增加，电子电流的密度也可能增加，因此电子在通向第二传导类型接触掺杂区域103的途中的路径电压降也可能增加。更多的空穴可以被注入，这可能导致漂移区域中的载流子淹没的增加、以及二极管的正向电压的有限增加和二极管损耗。因此，二极管器件800能够将在阳极前面的低的载流子淹没与较高的鲁棒性和浪涌电流强度组合。例如，二极管器件800比具有相同载流子淹没的其它阳极结构更耐浪涌电流。例如，由于阳极掺杂区域101的埋入式非可耗尽部分105在半导体衬底102中位于第二传导类型接触掺杂区域103下方，埋入式非可耗尽部分105屏蔽到阳极接触的电场。由于它是非可耗尽的，它不被消除。
二极管器件的阳极掺杂区域101可以包括在半导体衬底102的第一表面104(例如前表面)处(例如与其直接相邻)位于半导体衬底102中的第一传导类型接触掺杂部分。阳极掺杂区域561的至少部分可以电连接到位于半导体衬底102的第一表面104处(或上)的阳极电极(金属化)结构。例如，阳极电极结构可以布置为与阳极掺杂区域101(直接)相邻。
二极管器件的阴极掺杂区域可以在半导体衬底102的第二相对表面(例如背面)(例如与其直接相邻)处位于半导体衬底102中。阴极掺杂区域可以电连接到位于半导体衬底102的第二(相对)表面处(或上)的阴极电极结构。例如，阴极电极结构可以布置为与阴极掺杂区域(直接)相邻。
结合以上或以下描述的实施例提及更多细节和方面。图8所示的实施例可以包括与结合提出的构思提及的一个或多个方面或以上(例如图1至图7)或以下描述的一个或多个实施例相对应的一个或多个可选的附加特征。
例如，各种示例涉及具有浪涌电流阻力和低的阳极发射极效率的二极管结构。各种示例涉及具有深到达阳极的二极管结构。各种示例涉及具有深到达阳极的二极管结构，由此阳极掺杂的分布与掺杂分布的特征长度相比具有更深的局部最大值。
结合一个或多个具体示例提及的各方面和特征(例如半导体衬底、阳极掺杂区域、二极管结构、第一传导类型、第二传导类型、埋入式非可耗尽部分、第二传导类型接触掺杂区域、可耗尽部分、场停止掺杂部分、埋入式复合部分、阴极掺杂区域、漂移区域、边缘掺杂部分、边缘终止区域、有源区域)可以与其他示例中的一个或多个组合。
示例实施例还可以提供具有当在计算机或处理器上执行时用于执行上述方法之一的程序代码的计算机程序。本领域技术人员将容易地认识到，可以通过编程的计算机来执行各种上述方法的动作。本文中，一些示例实施例还旨在涵盖作为机器或计算机可读的并且编码机器可执行或计算机可执行指令程序的程序存储设备，例如数字数据存储介质，其中指令执行上述方法的部分或全部动作。程序存储设备可以是例如数字存储器、诸如磁盘和磁带等磁存储介质、硬盘驱动器、或光学可读数字数据存储介质。另外的示例实施例还旨在覆盖被编程为执行上述方法的动作的计算机、或者被编程为执行上述方法的动作的(现场)可编程逻辑阵列((F)PLA)或(现场)可编程门阵列((F)PGA)。
说明书和附图仅仅说明本公开的原理。因此，应当理解，本领域技术人员将能够设计尽管在本文中未明确描述或显示但是实施本公开的原理并且被包括在其精神和范围内的各种布置。此外，本文中所述的所有示例主要旨在仅用于教学目的，以帮助读者理解本公开的原理和由发明人为促进本领域而贡献的构思，并且被解释为不具有对这些具体叙述的示例和条件的限制。此外，本文中陈述本发明的原理、方面和实施例的所有陈述、及其具体示例旨在涵盖其等同物。
表示为“用于...的装置”(执行某一功能)的功能块分别应当被理解为包括被配置为执行某一功能的电路的功能块。因此，“用于某事的装置”也可以被理解为“被配置为或适合于某事的装置”。被配置为执行某一功能的装置确实不意味着这种装置必须正在执行该功能(在给定的时刻)。
本领域技术人员应当理解，本文中的任何框图表示实施本公开原理的说明性电路的概念图。类似地，应当理解，任何流程图、流程图解、状态转换图、伪代码等表示基本上可以在计算机可读介质中呈现并且因此由计算机或处理器执行的各种过程，而不管这样的计算机或处理器是否被明确地示出。
此外，所附权利要求被并入到具体实施方式部分中，其中每个权利要求可以独立地作为单独的实施例。虽然每个权利要求可以独立地作为单独的实施例，但是应当注意，尽管从属权利要求可以在权利要求书中提及与一个或多个其他权利要求的具体组合，但是其他实施例还可以包括从属权利要求与彼此从属或独立的权利要求的主题的组合。这些组合是在本文中提出的，除非指出特定的组合是不希望的。此外，即使权利要求不是直接取决于独立权利要求，也旨在将该权利要求的特征包括在任何其他独立权利要求中。
还应当指出，说明书或权利要求书中公开的方法可以由具有用于执行这些方法的相应动作的装置的设备来实现。
此外，应当理解，在说明书或权利要求中公开的多个动作或功能的公开不应当被解释为在特定顺序内。因此，多个动作或功能的公开不会将这些动作或功能限制为特定的顺序，除非这些动作或功能由于技术原因是不可互换的。此外，在一些实施例中，单个动作可以包括或可以被分解成多个子动作。除非明确排除，否则这样的子动作可能被包括在内，并且是该单个动作的部分。

Claims (20)

1.一种半导体器件(100，200)，包括：
布置在半导体衬底(102)中的二极管结构的阳极掺杂区域(101)，其中所述阳极掺杂区域(101)包括第一传导类型；
包括第二传导类型的第二传导类型接触掺杂区域(103)，其中所述第二传导类型接触掺杂区域(103)布置在所述半导体衬底(102)的表面(104)处并且在所述半导体衬底(102)中被所述阳极掺杂区域(101)包围，
其中所述阳极掺杂区域(101)包括埋入式非可耗尽部分(105)，其中所述埋入式非可耗尽部分(105)的至少部分在所述半导体衬底(102)中位于所述第二传导类型接触掺杂区域(103)下方，其中所述埋入式非可耗尽部分(105)被所述半导体衬底(102)的半导体材料完全包围。
2.根据前述权利要求所述的半导体器件，其中所述阳极掺杂区域(101)和所述第二传导类型接触掺杂区域(103)电连接到位于所述半导体衬底(102)的所述表面(104)处的阳极电极结构(214)。
3.根据前述权利要求中的任一项所述的半导体器件，其中所述阳极掺杂区域(101)的所述埋入式非可耗尽部分(105)在所述半导体器件的俯视图中横向地交叠整个所述第二传导类型接触掺杂区域(103)。
4.根据前述权利要求中的任一项所述的半导体器件，其中所述阳极掺杂区域(101)包括在所述半导体衬底(102)的所述表面(104)处位于与所述第二传导类型接触掺杂区域(103)横向相邻的第一传导类型接触掺杂部分(213)。
5.根据权利要求4所述的半导体器件，其中所述阳极掺杂区域(101)的所述第一传导类型接触掺杂部分(213)位于两个第二传导类型接触掺杂区域(103)之间，其中所述第一传导类型接触掺杂部分(213)在所述两个第二传导类型接触掺杂区域(103)之间的最大横向宽度小于5μm。
6.根据权利要求4或5所述的半导体器件，其中所述第二传导类型接触掺杂区域(103)位于所述阳极掺杂区域(101)的两个第一传导类型接触掺杂部分(213)之间，其中所述第二传导类型接触掺杂区域(103)在所述两个第一传导类型接触掺杂部分(213)之间的最大横向宽度小于5μm。
7.根据前述权利要求中的任一项所述的半导体器件，还包括布置在所述阳极掺杂区域(101)与所述半导体衬底(102)的第二表面之间的所述二极管结构的漂移区域(211)，其中所述漂移区域(211)包括所述第二传导类型，并且其中所述阳极掺杂区域(101)的至少部分位于所述第二传导类型接触掺杂区域(103)与所述漂移区域(211)之间。
8.根据权利要求7所述的半导体器件，其中所述阳极掺杂区域(101)的所述埋入式非可耗尽部分(105)嵌入在所述阳极掺杂区域(101)的可耗尽部分(207)中。
9.根据权利要求8所述的半导体器件，其中所述阳极掺杂区域(101)的所述可耗尽部分(207)的至少部分位于所述阳极掺杂区域的所述埋入式非可耗尽部分(105)与所述二极管结构的所述漂移区域(211)之间。
10.根据权利要求8或9所述的半导体器件，其中所述阳极掺杂区域(101)的所述埋入式非可耗尽部分(105)的掺杂剂浓度比所述阳极掺杂区域的所述可耗尽部分(207)的掺杂剂浓度大至少5倍。
11.根据权利要求7至10中的任一项所述的半导体器件，其中所述阳极掺杂区域(101)还包括埋入式复合部分(206)，其中所述埋入式复合部分(206)包括与所述二极管结构的所述漂移区域(211)相比更高的平均复合中心浓度。
12.根据权利要求11所述的半导体器件，其中所述阳极掺杂区域(101)的所述埋入式复合部分(206)的至少部分垂直地位于所述第二传导类型接触掺杂区域(103)与所述阳极掺杂区域(101)的所述埋入式非可耗尽部分(105)之间。
13.根据前述权利要求中的任一项所述的半导体器件，其中所述第二传导类型接触掺杂区域(103)包括硒、磷、砷、锑或铋掺杂剂。
14.根据前述权利要求中的任一项所述的半导体器件，还包括布置在所述半导体衬底(102)的第二表面处的所述二极管结构的阴极掺杂区域(208)，其中所述阴极掺杂区域(208)包括所述第二传导类型，并且其中所述阴极掺杂区域(208)的掺杂剂浓度比所述二极管结构的所述漂移区域(211)的掺杂剂浓度大至少10倍。
15.根据前述权利要求中的任一项所述的半导体器件，其中所述二极管结构具有至少100V的阻断电压。
16.一种用于形成半导体器件的方法(400)，其中所述方法包括通过布置在半导体衬底的表面处的减速掩模层来向所述半导体衬底中加入(410)掺杂剂，以同时形成在所述半导体衬底的掩盖区域处位于所述半导体衬底的所述表面处的阳极掺杂区域的至少一个第一传导类型接触掺杂部分以及在所述半导体衬底的未掩盖区域处位于所述半导体衬底中的所述阳极掺杂区域的至少一个埋入式非可耗尽部分。
17.一种二极管器件(800、100、200)，包括：
布置在半导体衬底(102)中的阳极掺杂区域(101)，其中所述阳极掺杂区域(101)包括第一传导类型；
包括第二传导类型的第二传导类型接触掺杂区域(103)，其中所述第二传导类型接触掺杂区域(103)布置在所述半导体衬底(102)的表面(104)处并且在所述半导体衬底(102)中被所述阳极掺杂区域(101)包围，
其中所述阳极掺杂区域(101)包括埋入式非可耗尽部分(105)，其中所述埋入式非可耗尽部分(105)的至少部分在所述半导体衬底(102)中位于所述第二传导类型接触掺杂区域(103)下方。
18.一种半导体器件(500、610、620、630、640、650)，包括：
布置在半导体衬底(565)的表面(562)处的包括第一传导类型的阳极掺杂区域(561)，其中所述阳极掺杂区域(561)包括埋入式横向延伸部分(563)；以及
包括第二传导类型的第二传导类型掺杂区域(564)，垂直地布置在所述半导体衬底(565)的所述表面(562)与所述阳极掺杂区域(561)的所述埋入式横向延伸部分(563)之间，
其中所述阳极掺杂区域(561)的最大横向尺寸与所述阳极掺杂区域(561)的最大垂直尺寸之间的纵横比为至少5:1。
19.一种用于形成半导体器件的方法(700)，其中所述方法包括：
通过第一加入工艺加入(710)第一传导类型的掺杂剂以形成要被形成在半导体衬底的表面附近的阳极掺杂区域的第一掺杂区；
在所述半导体衬底的所述表面上形成(720)外延层；
通过第二加入工艺加入(730)所述第一传导类型的掺杂剂以在所述外延层的表面附近形成所述阳极掺杂区域的第二掺杂区，其中被加入所述第二掺杂区中的掺杂剂的掺杂剂浓度大于所述外延层中的所述第二传导类型的掺杂剂的掺杂剂浓度，并且其中所述第二掺杂区的垂直尺寸小于所述外延层的垂直尺寸；以及
对所述半导体衬底和所述外延层进行退火(740)以由于掺杂剂的扩散而扩大所述第一掺杂区和所述第二掺杂区，从而形成从所述外延层的所述表面垂直延伸得比所述第一掺杂区更深的合并的阳极掺杂区域，其中所述阳极掺杂区域的最大横向尺寸与所述阳极掺杂区域的最大垂直尺寸之间的纵横比为至少5:1。
20.根据权利要求19所述的方法，其中引起所述第一传导类型的掺杂剂在所述第一加入工艺期间或者在所述第二加入工艺期间同时被加入位于所述半导体衬底的边缘终止区域中的至少一个边缘掺杂区域中。
CN201710546061.1A 2016-07-07 2017-07-06 半导体器件和用于形成半导体器件的方法 Active CN107591454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016112490.7 2016-07-07
DE102016112490.7A DE102016112490B4 (de) 2016-07-07 2016-07-07 Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
CN107591454A true CN107591454A (zh) 2018-01-16
CN107591454B CN107591454B (zh) 2021-01-22

Family

ID=60676135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710546061.1A Active CN107591454B (zh) 2016-07-07 2017-07-06 半导体器件和用于形成半导体器件的方法

Country Status (3)

Country Link
US (1) US10516065B2 (zh)
CN (1) CN107591454B (zh)
DE (1) DE102016112490B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599587A (zh) * 2020-12-08 2021-04-02 清华大学 一种具有缓冲层结构的半导体器件
CN112673275A (zh) * 2018-09-10 2021-04-16 Pmd技术股份公司 光传播时间像素及具有对应的像素的光传播时间传感器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488526B (zh) * 2021-07-19 2023-10-13 江苏韦达半导体有限公司 微型可编程浪涌防护器件及其制作工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985741A (en) * 1989-06-30 1991-01-15 Asea Brown Boveri Ltd. MOS-controlled bipolar power semiconductor component
US20040079991A1 (en) * 2002-10-25 2004-04-29 John Lin Premature breakdown in submicron device geometries
CN1622344A (zh) * 2003-11-27 2005-06-01 三星电子株式会社 光电二级管及其制造方法
CN1742367A (zh) * 2003-10-24 2006-03-01 索尼株式会社 制造半导体基底的方法和半导体基底
US20150221756A1 (en) * 2014-01-31 2015-08-06 Infineon Technologies Ag Semiconductor Device and Insulated Gate Bipolar Transistor with Barrier Structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991352B2 (ja) * 2000-07-17 2007-10-17 横河電機株式会社 半導体リレー
US6624497B2 (en) * 2002-02-25 2003-09-23 Intersil Americas, Inc Semiconductor device with a reduced mask count buried layer
DE102004042758B4 (de) 2004-09-03 2006-08-24 Infineon Technologies Ag Halbleiterbauteil
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
US8564088B2 (en) 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
US8415747B2 (en) 2010-12-28 2013-04-09 Infineon Technologies Austria Ag Semiconductor device including diode
US8466491B2 (en) 2011-05-12 2013-06-18 Infineon Technologies Austria Ag Semiconductor component with improved softness
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
DE102013019851B4 (de) * 2013-11-26 2015-10-22 Infineon Technologies Ag Schottky-Diode mit reduzierter Flussspannung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985741A (en) * 1989-06-30 1991-01-15 Asea Brown Boveri Ltd. MOS-controlled bipolar power semiconductor component
US20040079991A1 (en) * 2002-10-25 2004-04-29 John Lin Premature breakdown in submicron device geometries
CN1742367A (zh) * 2003-10-24 2006-03-01 索尼株式会社 制造半导体基底的方法和半导体基底
CN1622344A (zh) * 2003-11-27 2005-06-01 三星电子株式会社 光电二级管及其制造方法
US20150221756A1 (en) * 2014-01-31 2015-08-06 Infineon Technologies Ag Semiconductor Device and Insulated Gate Bipolar Transistor with Barrier Structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112673275A (zh) * 2018-09-10 2021-04-16 Pmd技术股份公司 光传播时间像素及具有对应的像素的光传播时间传感器
CN112673275B (zh) * 2018-09-10 2024-03-15 Pmd技术股份公司 光传播时间像素及具有对应的像素的光传播时间传感器
US11971506B2 (en) 2018-09-10 2024-04-30 pmdtechnologies ag Light propagation time pixel and light propagation time sensor with corresponding pixel
CN112599587A (zh) * 2020-12-08 2021-04-02 清华大学 一种具有缓冲层结构的半导体器件
CN112599587B (zh) * 2020-12-08 2022-04-29 清华大学 一种具有缓冲层结构的半导体器件

Also Published As

Publication number Publication date
US10516065B2 (en) 2019-12-24
US20180013013A1 (en) 2018-01-11
CN107591454B (zh) 2021-01-22
DE102016112490A1 (de) 2018-01-11
DE102016112490B4 (de) 2022-05-25

Similar Documents

Publication Publication Date Title
JP6471126B2 (ja) 改良されたショットキー整流器
US11626477B2 (en) Silicon carbide field-effect transistor including shielding areas
KR101683751B1 (ko) 전력 반도체 디바이스
US9960268B2 (en) Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device
CN109698197A (zh) 用于产生具有dV/dt可控性的IGBT的方法
CN103531632B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
JPWO2015104949A1 (ja) 炭化珪素半導体装置
KR20190136095A (ko) 개선된 트렌치 보호를 갖는 트렌치 기반 디바이스
CN107731898A (zh) 一种cstbt器件及其制造方法
CN107591454A (zh) 半导体器件和用于形成半导体器件的方法
CN114300543A (zh) 一种电子抽取型续流二极管器件及其制备方法
EP2341528A1 (en) Power Semiconductor Device and its manufacturing method
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
CN103208529B (zh) 半导体二极管以及用于形成半导体二极管的方法
CN103219372A (zh) 一种晶闸管门阴极结及具有该结构的门极换流晶闸管
JP2023110083A (ja) グリッドを製造するための方法
CN104576730B (zh) 超级结器件及其制造方法
CN103227112A (zh) 晶闸管门阴极结及具有该结构的门极换流晶闸管制备方法
CN207409500U (zh) 一种半导体器件
CN215644503U (zh) 一种沟槽型器件
CN107170837A (zh) 一种半导体器件及制造方法
CN117293191B (zh) 一种版图结构、半导体器件和其制造方法
CN115394860A (zh) 一种碳化硅tmbs器件结构及其制造方法
CN116598343A (zh) 沟槽型碳化硅二极管器件结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant