CN102157568A - 金属氧化物半导体p-n 结面二极管结构及其制作方法 - Google Patents

Abstract

本发明公开一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构及其制作方法，其在元件的结构设计上，为金属氧化物半导体N型沟道结构与侧边P-N结面二极管共构的架构，并在P型结构中埋入填满多晶硅的沟槽氧化层结构，以取代大部分的P型结构区域。该元件具有反应速度快，正向导通压降值(V_F)值低，然后又有反向偏压漏电流小，有较低的反向回复时间等特性。

Description

金属氧化物半导体P-N 结面二极管结构及其制作方法

技术领域

本发明涉及一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构及其制作方法，尤指具有较低漏电流、较低正向导通压降值(V_F)、较高反向耐电压值与较低反向回复时间特性的一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构。

背景技术

肖特基二极管为以电子作为载流子的单极性元件，其特性为速度快且正向导通压降值(V_F)低，但反向偏压漏电流则较大(与金属功函数及半导体掺杂浓度所造成的肖特基势垒值有关)，且因为以电子作为载流子的单极性元件，没有少数载流子复合的因素，反向回复时间较短。而P-N二极管，为一种双载流子元件，传导电流量大。但元件的正向操作压降值(V_F)一般较肖特基二极管高，且因空穴载流子的作用使P-N二极管反应速度较慢，反向回复时间较长。

为综合肖特基二极管与P-N二极管的优点，提出来一种栅式二极管的架构，其中利用平面式金属氧化物半导体场效晶体管的栅极与源极等电位，设定为阳极，而晶背漏极设定为阴极。该元件具有与肖特基二极管相匹敌或更低的正向导通压降值(V_F)。反向偏压漏电流的性能接近P-N二极管，较肖特基二极管为低。在高温的反向回复时间与肖特基二极管相近。元件的介面可耐受温度，则较肖特基二极管更高。在应用上为较肖特基二极管性能更优良的元件。

关于栅式二极管装置，其代表性技术方案可参阅2003年的美国专利第6624030号，其发明名称为“RECTIFIER DEVICE HAVING A LATERALLYGRADED P-N JUNCTION FOR A CHANNEL REGION”，所披露的元件结构具有代表性。请参阅图1(a)～1(l)所示，其制作方法主要包括步骤：首先，如图1(a)所示，提供N+基板20与已长好的N-型外延层22，在其上生长场氧化层(Field Oxide)50。而后，如图1(b)所示，在场氧化层50上形成光致抗蚀剂层52后进行光刻工艺及蚀刻工艺，以移除部分场氧化层50，然后进行第一离子注入层硼离子的注入。之后，如图1(c)所示，在光致抗蚀剂去除后，进行第一离子注入层硼离子的热驱入，形成边缘的P型层28与中心的P型层30。然后进行第二离子注入层氟化硼离子的注入。接着如图1(d)，1(e)所示，进行第二光刻工艺及蚀刻工艺，元件周围为光致抗蚀剂54所覆盖，以移除元件中心区域的场氧化层50。如图1(f)所示，生长栅氧化层56、栅极多晶硅层58与氮化硅层60，并进行砷离子的注入。接着如图1(g)所示，披覆化学气相沉积氧化层62，并于其上进行第三光刻工艺，留下栅极图案的光致抗蚀剂层64。然后，如图1(h)所示，对化学气相沉积的氧化层62，进行湿式蚀刻。于图1(i)所示，对基板进行干式蚀刻以移除部分的氮化硅层60，然后进行第三离子注入层硼离子的注入。接着如图1(j)所示，在去除光致抗蚀剂层64之后，进行第四离子注入层硼离子的注入，以形成P型包覆层(P-type Pocket)36。如图1(k)所示，对基板进行湿式蚀刻，以移除氧化层62，然后再对基板进行干式蚀刻以移除一部分的栅极多晶硅层58。然后，进行砷离子注入工艺，以形成N+的注入区24，如图1(l)所示，将氮化硅层60以湿蚀刻的方式去除，然后对基板进行砷离子的注入。元件的工艺部分于此完成，后续则陆续进行上表面金属层形成、光刻工艺与蚀刻工艺等，以完成晶片的前端工艺。

由上述工法制作的栅式二极管，与肖特基二极管相较，正向导通压降值(V_F)相当，反向漏电流低，界面耐受温度较高，可靠度测试的结果优选，而反向回复时间则较肖特基二极管高(于室温下)。

发明内容

本发明所提供的沟槽隔绝式金属氧化物半导体P-N结面二极管结构及其制作方法，其在元件的结构设计上，为金属氧化物半导体N型沟道结构与侧边P-N结面二极管共构，并在P型结构中埋入填满聚合物的沟槽氧化层结构，以取代大部分的P型结构区域。通过此种结构设计，当元件于正向偏压操作时为金属氧化物半导体N型沟道与P-N面二极管并联，具有接近肖特基二极管的反应速度快与正向导通压降值(VF)低的特性。而于反向偏压操作时，通过填满聚合物的沟槽氧化层结构与侧边P-N结面二极管耗层区对漏电的夹止与N型沟道关闭的行为，使元件具有非常低的漏电流，又以填满聚合物的沟槽氧化层结构取代基板中的大部分P型区，以减少P型区的面积，降低少数载流子效应的影响，使元件具有较低的反向回复时间(trr)。因此，该元件同时具有肖特基二极管与P-N二极管的优点。即为具有反应速度快，正向导通压降值(VF)值低，然后又有反向偏压漏电流小，有较低的反向回复时间(trr)等特性的二极管元件。

本发明所述的沟槽隔绝式金属氧化物半导体P-N结面二极管结构，包括：基板；沟槽结构，将该基板区分为第一表面区域与第二表面区域；沟槽氧化层，形成于该沟槽结构表面；多晶硅层，填于该沟槽结构并位于该沟槽氧化层上方且低于该基板表面；栅氧化层，形成于该基板的该第一表面区域；栅极结构覆盖于该栅氧化层上；离子注入区，位于该栅氧化层之外的该第一表面下方；以及金属层，覆盖于该栅极结构、该沟槽结构中的该多晶硅层、与该离子注入区域。

为完成上述结构，本发明提出两种制作方式。其中，第一制作方法至少包括下列步骤：提供基板；于该基板上形成第一掩模层；对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成侧壁结构；于该基板、侧壁结构上、第一掩模层上生长第二掩模层；对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成栅极结构；于该基板、该第一掩模层、该第二掩模层结构上形成第三掩模层；对该第三掩模层进行干式回蚀刻工艺，进而于该第一掩模层、该第二掩模层侧壁形成包覆结构；以剩余的第一掩模层、第二掩模层、第三掩模层为掩模，以于该基板形成第一沟槽结构；移除部分的第二掩模层，并于第一沟槽结构内生长沟槽氧化层；于第一沟槽结构内、第一掩模层上、第二掩模层上披覆第四掩模层；对第四掩模层进行干式回蚀刻工艺，直至第四掩模层的高度低于该基板的位置；移除包覆结构与部分的第二掩模层；对基板进行离子注入工艺，进而于该基板上形成相邻于沟槽氧化层的深度注入区域；于第一沟槽结构的第四掩模层、该栅极结构的表面、该沟槽氧化层的表面、与第一掩模层上进行金属溅镀工艺，以形成金属溅镀层；以及对该基板进行第三光刻蚀刻工艺，进而去除掉部分该金属层。

为完成上述结构，本发明所述的第二制作方法至少包括下列步骤：提供基板；于该基板上形成第一掩模层；对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成凹陷结构；于该凹陷结构上进行蚀刻以在基板上形成沟槽结构并于沟槽结构内生长沟槽氧化层；于该第一掩模层与该沟槽氧化层上被覆第二掩模层；

对第二掩模层进行干式回蚀刻工艺，直至第二掩模层的高度低于该基板的位置；对该基板进行第二次光刻蚀刻工艺，并移除部分该第一掩模层；于移除部分的该第一掩模层后的基板表面上进行热氧化层生长工艺，并于基板、第二掩模层上生长出第一氧化层；于该第一氧化层、该第一掩模层、该第二掩模层、与该沟槽氧化层上形成第三掩模层；进行第三光刻蚀刻工艺，以蚀刻该第三掩模层，使得该基板表面该第一氧化层上形成栅极结构；对基板进行离子注入工艺，进而于该基板上形成相邻于沟槽氧化层的深度注入区域；移除该基板上未被该栅极结构覆盖的该第一氧化层；以及，在该沟槽结构的第三掩模层、该栅极结构的表面、该沟槽氧化层的表面、与第一掩模层上进行金属溅镀工艺，以形成金属溅镀层；以及对该基板进行第四光刻蚀刻工艺，进而去除掉部分该金属层。

附图说明

本发明通过下列附图及说明，以便本领域技术人员能够更深入的了解：

图1(a)～1(l)，其为美国专利第6624030号所披露的栅式二极管装置制作方法示意图。

图2(a)～2(r)，沟槽隔绝式金属氧化物半导体P-N结面二极管结构的第一制作方法的优选实施例的制作流程示意图。

图3(a)～3(r)，其为本发明为改善已知技术手段的缺点所发展出沟槽隔绝式金属氧化物半导体P-N结面二极管结构的第二制作方法的优选实施例的制作流程示意图。

附图标记说明

本发明专利申请附图中所列，用于说明已有技术的各元件列示如下：

N+基板20                  N-型外延层22

场氧化层50                第一离子注入层28、30

栅氧化层56                栅极多晶硅层58

氮化硅层60                化学气相沉积的氧化层62

第三离子注入层66          第四离子注入层36

光致抗蚀剂层52、54、64    阳极金属层18

砷离子注入区24

本发明专利申请附图中，用于说明本发明第一制作法的各元件列示如下：

高掺杂浓度N型硅基板(N+基板)201

低掺杂浓度N型外延层(N-型外延层)202

基板20(包括N+基板201，与N-型外延层202)

第一掩模层(氧化层)210

侧壁结构22

第一光致抗蚀剂层211

曝光后的无光致抗蚀剂区域2110、2350、2730

曝光后的有光致抗蚀剂区域2111、2351、2731

栅氧化层231                多晶硅层232

氮化硅层233、24            氧化层234

第二掩模层23(包括231、232、233、234)

氮化硅包覆结构241          第一沟槽结构25

沟槽结构内的热氧化层251沟槽结构内的多晶硅层252

第一离子注入层260

第一金属层271              第二金属层272

金属溅镀层27(包括第一金属层271、与第二金属层272)

本发明专利申请附图中，用于说明本发明第二制作法的各元件列示如下：

高掺杂浓度N型硅基板(N+基板)301

低掺杂浓度N型外延层(N-型外延层)302

基板30(包括N+基板301，与N-型外延层302)

第一掩模层(氧化层)310

第一光致抗蚀剂层311        凹陷结构40

曝光后的无光致抗蚀剂区域3110、3120、4510、4010

曝光后的有光致抗蚀剂区域3111、3121、4511、4011

沟槽结构41                 第一氧化层410

第二掩模层42               沟槽内的多晶硅层420

栅氧化层431                氧化层432

第三掩模层(多晶硅栅极层)45

第一离子注入层360

第一金属层51            第二金属层52

金属溅镀层50(包括第一金属层51、与第二金属层52)

具体实施方式

请参阅图2(a)至2(r)，其为本发明为改善已知技术手段的缺点所发展出沟槽隔绝式金属氧化物半导体P-N结面二极管结构的第一实施例的制作流程示意图。

从图中可以清楚的看出，首先，提供基板20(如图2(a)所示)，该基板20为高掺杂浓度N型硅基板201(N+硅基板)与低掺杂浓度N型外延层202(N-外延层)所构成；如图2(b)所示，通过氧化工艺于该基板20上形成第一掩模层210(氧化层)；于该第一掩模层210上形成光致抗蚀剂层211(如图2(c)所示)；于该光致抗蚀剂层211上定义出有光致抗蚀剂图形区2111与无光致抗蚀剂区2110(如图2(d)所示)；根据该光致抗蚀剂图形，对该第一掩模层210进行蚀刻并去除剩余的该光致抗蚀剂层2111后，于该基板20中形成侧壁结构22(如图2(e)所示)。

接着，在该侧壁结构底部22内及第一掩模层210上，生长第二掩模层23，包括生长于基板区20的氧化层231，在基板区20、侧壁结构22上及第一掩模层210上披覆多晶硅层232、氮化硅层233与氧化层234(如图2(f)所示)；于该第二掩模层23上，进行第二光刻工艺，以定义出有光致抗蚀剂区2351与无光致抗蚀剂区2350(如图2(g)所示)；根据该光致抗蚀剂图形对该第二掩模层的234、233与232进行蚀刻并去除剩余的该光致抗蚀剂层2351(如图2(h)所示)。

于图2(h)的结构上生长第三掩模层氮化硅层24(如图2(i)所示)；对第三掩模层氮化硅层24，进行干式回蚀刻工艺，以形成包覆结构241(如图2(j)所示)；进行蚀刻工艺，在该基板202形成第一沟槽结构25，并移除氧化层234(如图2(k)所示)；于第一沟槽结构25内生长热氧化层251，接着于沟槽结构内、第一掩模层210上、第二掩模层23上披覆第四掩模层，其可为多晶硅层252(如图2(l)所示)。

接着，对第四掩模层252，进行干式回蚀刻工艺，直至第四掩模层的高度较基板的位置还低至某个高度为止(如图2(m)所示)；进行蚀刻工艺以移除氮化硅层233与氮化硅包覆结构241(如图2(n)所示)。

接着，对基板进行第一离子注入工艺，亦即硼离子注入工艺，进而于该低掺杂浓度N型外延层202中形成相邻于沟槽结构氧化层251的第一深度注入区域260(如图2(o)所示)；于该沟槽结构251的多晶硅层252表面、该栅极结构的表面多晶硅层232、该宽沟槽结构25所裸露的氧化层251的表面、与氧化层210上进行金属溅镀工艺，以形成金属溅镀层27。而在此实施例中，该金属溅镀层27是由第一金属层271和第二金属层272这两部分所构成(如图2(p)所示)，其中第一金属层271的材料为钛金属或氮化钛，第二金属层272的材料为铝金属或其他金属。并且，金属溅镀层27形成后还进行快速氮化工艺，进而使得该第一金属层能完全地接合于该沟槽结构251的多晶硅层252表面、该栅极结构的表面多晶硅层232、该宽沟槽结构25所裸露的氧化层251的表面、与氧化层210等结构上。

最后，对该金属层27进行第三光刻工艺，以于所涂布的光致抗蚀剂层上定义出有光致抗蚀剂图形区域2731与无光致抗蚀剂区域2730(如图2(q)所示)；对该金属层27进行蚀刻工艺，以去除部分该金属层27，并去除剩余的该光致抗蚀剂层2731，进而完成如图2(r)所示。

请参阅图3(a)至3(r)，其为本发明为改善已知技术手段的缺点所发展出沟槽隔绝式金属氧化物半导体P-N结面二极管结构的第二实施例的制作流程示意图。

从图中可以清楚地看出，首先，提供基板30(如图3(a)所示)，该基板30为高掺杂浓度N型硅基板301(N+硅基板)与低掺杂浓度N型外延层302(N-外延层)所构成；如图3(b)所示，通过氧化工艺于该基板30上形成第一掩模层310(氧化层)；于该第一掩模层310上形成光致抗蚀剂层311(如图3(c)所示)；进行第一光刻工艺，以于该光致抗蚀剂层311上定义出有光致抗蚀剂图形区域3111与无光致抗蚀剂图形区域3110，并依据所定义的光致抗蚀剂图形，对第一掩模层310进行干蚀刻工艺，以形成凹陷结构40(如图3(d)所示)；去除剩余光致抗蚀剂层3111，根据该第一掩模层310对基板30进行蚀刻以于该基板30中形成沟槽结构41(如图3(e)所示)。

接着，在沟槽结构41内生长第一氧化层410(如图3(f)所示)；于该第一掩模层310、第一氧化层410上披覆第二掩模层42，其为多晶硅层(如图3(g)所示)；对该第二掩模层42进行干式回蚀刻工艺，直至剩余的第二掩模层，该多晶硅层420的表面低于基板的N型外延层302约

为止(如图3(h)所示)。

接着，对基板进行第二光刻工艺，以于基板形成有光致抗蚀剂区3121，与无光致抗蚀剂区3120(如图3(i)所示)；以光致抗蚀剂3121为掩模对基板进行蚀刻工艺，以移除部分的第一掩模层310(如图3(j)所示)；接着，去除光致抗蚀剂3121并清洗基板，而后进行热氧化层生长工艺，以于基板30上生长出栅氧化层431，而于多晶硅420的表面生长出氧化层432(如图3(k)所示)；而后，进行多晶硅沉积工艺，以于基板的栅氧化层431上、多晶硅的表面氧化层432、裸露的沟槽氧化层410、第一掩模层310上，沉积第三掩模层45，其为多晶硅栅极层(如图3(l)所示)。

接着，进行第三光刻工艺，以于基板30上形成有光致抗蚀剂区4511，与无光致抗蚀剂区4510，如图3(m)所示；而后，以光致抗蚀剂层4511为掩模，对第三掩模层45，进行蚀刻工艺，并去除光致抗蚀剂层4511(如图3(n)所示)；对基板进行第一离子注入工艺，亦即硼离子注入工艺，与快速热退火工艺，进而于该低掺杂浓度N型外延层302中形成相邻于沟槽结构氧化层410的第一深度注入区域360(如图3(o)所示)。

接着，对基板进行清洗与蚀刻工艺，以移除第一深度注入区域360上的部分的栅氧化层431，与部分的多晶硅表面氧化层432。接着，在该沟槽结构中的裸露的氧化层410表面、沟槽结构中的多晶硅层420表面、该栅极结构的表面多晶硅层45、与氧化层310上进行金属溅镀工艺，以形成金属溅镀层40。而在此实施例中，该金属溅镀层50是由第一金属层51和第二金属层52这两部分所构成(如图3(p)所示)，其中第一金属层51的材料为钛金属或氮化钛，第二金属层52的材料为铝金属或其他金属。并且，金属溅镀层51形成后更进行快速氮化工艺，进而使得该第一金属层能完全的接着于该沟槽结构中的裸露的氧化层410表面、沟槽结构中的多晶硅层420表面、该栅极结构的表面多晶硅层45、与氧化层310上；最后，对该金属层50进行第四光刻工艺，以于所涂布的光致抗蚀剂层上定义出有光致抗蚀剂图形区域5011与无光致抗蚀剂区域5010(如图3(q)所示)；对该金属层50进行蚀刻工艺，以去除部分该金属层50，并去除剩余的该光致抗蚀剂层5011，进而完成如图3(r)所示。

由以上说明可知，本发明为一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构及其制作方法。其在元件的结构设计上，为金属氧化物半导体N型沟道结构与侧边P-N结面二极管共构的架构，并在P型结构中埋入填满多晶硅的沟槽氧化层结构，以取代大部分的P型结构区域。通过此种结构设计，当元件于正向偏压操作时为金属氧化物半导体N型沟道与P-N面二极管并联，具有接近肖特基二极管的反应速度快与正向导通压降值(V_F)低的特性。而于反向偏压操作时，通过填满多晶硅的沟槽氧化层结构与侧边P-N结面二极管耗尽区对漏电的夹止与N型沟道关闭的行为，使元件具有非常低的漏电流，又以填满多晶硅的沟槽氧化层结构取代基板中大部分的P型区，通过减少P型区的面积，以降低少数载流子效应的影响，使元件具有较低的反向回复时间(trr)。因此，该元件同时具有肖特基二极管与P-N二极管的优点。即为具有反应速度快，正向导通压降值(V_F)值低，然后又有反向偏压漏电流小，有较低的反向回复时间(trr)等特性的二极管元件。

综上所述，虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视权利要求所界定为准。

Claims (13)

1.一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构，包括：

基板；

沟槽结构，将该基板区分为第一表面区域与第二表面区域；

沟槽氧化层，形成于该沟槽结构表面；

多晶硅层，填于该沟槽结构并位于该沟槽氧化层上方且低于该基板表面；

栅氧化层，形成于该基板的该第一表面区域；

栅极结构，覆盖于该栅氧化层上；

离子注入区，位于该栅氧化层之外的该第一表面下方；以及

金属层，覆盖于该栅极结构、该沟槽结构中的该多晶硅层、与该离子注入区域。

2.如权利要求1所述的沟槽隔绝式金属氧化物半导体P-N结面二极管结构，其中该金属溅镀层包括钛金属或氮化钛形成的第一金属层以及堆叠于该第一金属层上的第二金属层。

3.如权利要求1所述的沟槽隔绝式金属氧化物半导体P-N结面二极管结构，其中该离子注入区为执行硼离子注入工艺后所产生。

4.一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构的制作方法，包括下列步骤：

提供基板；

于该基板上形成第一掩模层；

对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成侧壁结构；

于该基板、侧壁结构上、第一掩模层上生长二掩模层；

对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成栅极结构；

于该基板、该第一掩模层、该第二掩模层结构上形成第三掩模层；

对该第三掩模层进行干式回蚀刻工艺，进而于该第一掩模层、该第二掩模层侧壁形成包覆结构；

以剩余的第一掩模层、第二掩模层、第三掩模层为掩模，以于该基板形成第一沟槽结构；

移除部分的第二掩模层，并于第一沟槽结构内生长沟槽氧化层；

于第一沟槽结构内、第一掩模层上、第二掩模层上披覆第四掩模层；

对第四掩模层进行干式回蚀刻工艺，直至第四掩模层的高度低于该基板的位置；

移除包覆结构与部分的第二掩模层；

对基板进行离子注入工艺，进而于该基板上形成相邻于沟槽氧化层的深度注入区域；

于第一沟槽结构的第四掩模层、该栅极结构的表面、该沟槽氧化层的表面、与第一掩模层上进行金属溅镀工艺，以形成金属溅镀层；以及

对该基板进行第三光刻蚀刻工艺，进而去除掉部分该金属层。

5.如权利要求4所述的制作方法，其中该第一掩模层为通过氧化工艺所完成的氧化层。

6.如权利要求4所述的制作方法，其中该第二掩模层包括堆叠的第一氧化层、多晶硅层、氮化硅层与第二氧化层。

7.如权利要求4所述的制作方法，其中该金属溅镀层包括钛金属或氮化钛形成的第一金属层以及堆叠于该第一金属层上的第二金属层。

8.如权利要求4所述的制作方法，其中该离子注入工艺为硼离子注入工艺。

9.一种沟槽隔绝式金属氧化物半导体P-N结面二极管结构的制作方法，包括下列步骤：

提供基板；

于该基板上形成第一掩模层；

对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层并于该基板上形成凹陷结构；

于该凹陷结构上进行蚀刻以在基板上形成沟槽结构并于沟槽结构内生长沟槽氧化层；

于该第一掩模层与该沟槽氧化层上被覆第二掩模层；

对第二掩模层进行干式回蚀刻工艺，直至第二掩模层的高度低于该基板的位置；

对该基板进行第二次光刻工艺，并移除部分该第一掩模层；

于移除部分的该第一掩模层之后的基板表面上进行热氧化层生长工艺，并于基板、第二掩模层上生长出第一氧化层；

于该第一氧化层、该第一掩模层、该第二掩模层、与该沟槽氧化层上形成第三掩模层；

进行第三光刻工艺，并蚀刻该第三掩模层，使得该基板表面该第一氧化层上形成栅极结构；

对基板进行离子注入工艺，进而于该基板上形成相邻于沟槽氧化层的深度注入区域；

移除该基板上未被该栅极结构覆盖的该第一氧化层；以及

于该沟槽结构的第三掩模层、该栅极结构的表面、该沟槽氧化层的表面、与第一掩模层上进行金属溅镀工艺，以形成金属溅镀层；以及

对该基板进行第四光刻蚀刻工艺，进而去除掉部分该金属层。

10.如权利要求9所述的制作方法，其中该第一掩模层为通过氧化工艺所完成的氧化层。

11.如权利要求9所述的制作方法，其中该第三掩模层为多晶硅层。

12.如权利要求9所述的制作方法，其中该金属溅镀层包括钛金属或氮化钛形成的第一金属层以及堆叠于该第一金属层上的第二金属层。

13.如权利要求9所述的制作方法，其中该第一离子注入工艺为硼离子注入工艺。

Images