CN103151261B - 沟槽式萧基二极管及其制作方法 - Google Patents
沟槽式萧基二极管及其制作方法 Download PDFInfo
- Publication number
- CN103151261B CN103151261B CN201210001792.5A CN201210001792A CN103151261B CN 103151261 B CN103151261 B CN 103151261B CN 201210001792 A CN201210001792 A CN 201210001792A CN 103151261 B CN103151261 B CN 103151261B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- semiconductor substrate
- schottky diode
- grid oxic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 68
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000004544 sputter deposition Methods 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000005516 engineering process Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 25
- 239000007800 oxidant agent Substances 0.000 claims description 24
- 230000001590 oxidative effect Effects 0.000 claims description 24
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 22
- 230000003647 oxidation Effects 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Abstract
本发明公开一种沟槽式萧基二极管及其制作方法。该方法包含：提供半导体基板；在该半导体基板上形成第一氧化层；根据第一氧化层对半导体基板进行蚀刻，以在半导体基板中形成多沟槽结构；在多沟槽结构的表面上形成栅极氧化层；在栅极氧化层上与第一氧化层上形成多晶硅结构；对多晶硅结构进行蚀刻，以将第一氧化层的顶面与部分侧面加以露出；形成第二氧化层覆盖于多晶硅结构上与第一氧化层上，并以光刻及蚀刻制作工艺将半导体基板、多晶硅结构和栅极氧化层的部分表面加以露出；在第二氧化层上与半导体基板、多晶硅结构和栅极氧化层的部分表面上形成金属溅镀层；及对金属溅镀层进行蚀刻，以将第二氧化层的部分表面加以露出。
Description
技术领域
本发明涉及一种沟槽式萧基二极管及其制作方法，尤其是涉及一种以一制作方法以提供出一种具有较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向回复时间(tRR)等特性的沟槽式萧基二极管。
背景技术
萧基二极管(SchottkyDiode)为以电子作为载流子的单极性元件，其特性为速度快，且于加入较低的正向偏置电压(ForwardBiasVoltage；Vf)时，便可有较大的顺向电流与较短的反向回复时间(ReverseRecoveryTime；tRR)，但若加入持续增加的反向偏压时，则会有较大的漏电流(与金属功函数及半导体掺杂浓度所造成的萧基能障(SchottkyBarrier)有关)。而后，有沟槽式的萧基能障二极管的提出，通过于沟槽中填入金属材料来夹止反向漏电流，使元件的漏电流能大幅降低。
关于沟槽式的萧基能障二极管，其代表性前案可参阅美国专利第5365102号(专利名称：SCHOTTKYBARRIERRECTIFIERWITHMOSTRENCH)中所揭露的元件结构与技术；并请参阅如图1A至图1F所示的主要制作工艺步骤。首先在图1A中，提供有一外延层(epitaxiallayer)厚度的半导体基板12，且此基板12具有两表面12a、12b，其中高掺杂浓度(N+型)的阴极区域12c邻近其表面12a，而低掺杂浓度(N型)的漂移区域12d则从高掺杂浓度(N+型)的阴极区域12c伸展至表面12b；并进而于其上成长一二氧化硅层(SiO2)13，以降低接着要成长的一氮化硅层(Si3N4)15的沉积应力，并再在氮化硅层15上形成一光致抗蚀剂层17。
而接着在图1B中，利用该光致抗蚀剂层17进行一光刻制作工艺(lithography)及蚀刻制作工艺(etching)，以移除部分的氮化硅层15、二氧化硅层13以及基板12，从而将其基板12的漂移区域12d蚀刻出多个分离平台14，且形成为具有一特定深度与宽度的一沟槽结构22。接着在图1C中，分别于其沟槽结构22的侧壁22a及底部22b上成长出绝缘性质的一热氧化层16。并在图1D中，移除剩下的氮化硅层15和二氧化硅层13，以及在图1E中，在其整体结构的上方镀上一阳极金属层23，使其多个分离的平台14能接触阳极金属层23。并接着在图1F中，在背面的表面12a处同样进行金属镀制，而于其背面的表面12a处则能形成出一阴极金属层20；使其阳极金属层23与平台14的接触便因所谓的萧基能障(SchottkyBarrier)而成为萧基接面，从而完成晶片的制作工艺。
由上述的方法制作的沟槽式萧基二极管(TrenchMOSBarrierSchottkyRectifier，简称为TMBS)，具有极低的正向偏置电压(Vf)，反向漏电流则受到沟槽结构的夹止，会比无沟槽结构者有更低的漏电流。然而，由于沟槽结构内填入金属的材质，会因热膨胀系数的差异与结构的些微不同，于可靠度测试时，易因循环的热胀冷缩测试而产生破裂的问题。换句话说，由于在硅晶片上挖沟槽等制作工艺所制造出的应力未能有效的得到适当的处理，使得产品在可靠度测试时较容易故障；在实际产品应用时也偶有故障产生。其原因即为应力导致的微细裂痕，最后造成元件故障。
发明内容
为解决上述问题，本发明提供一种沟槽式萧基二极管制作方法，该方法包含下列步骤：提供一半导体基板；于该半导体基板上形成一第一氧化层；根据该第一氧化层对该半导体基板进行蚀刻，以于该半导体基板中形成一多沟槽结构，其中该多沟槽结构包括一宽沟槽结构形成于该半导体基板的一第一侧，以及多个窄沟槽结构形成于该半导体基板的一第二侧；在该多沟槽结构的表面上形成一栅极氧化层；在该栅极氧化层上与该第一氧化层上形成一多晶硅结构；对该多晶硅结构进行蚀刻，以露出该第一氧化层的顶面与部分侧面以及该宽沟槽结构底部的部分该栅极氧化层；形成一第二氧化层覆盖于该多晶硅结构上与该第一氧化层上，并以光刻及蚀刻制作工艺将该半导体基板、该多晶硅结构和该栅极氧化层的部分表面加以露出；在该第二氧化层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上形成一金属溅镀层；以及对该金属溅镀层进行蚀刻，以将该第二氧化层的部分表面加以露出。
本发明另一方面为一种沟槽式萧基二极管，包含有：一半导体基板，其内部具有多个沟槽结构，其中该些沟槽结构包括一宽沟槽结构形成于该半导体基板的一第一侧，以及多个窄沟槽结构形成于该半导体基板的一第二侧；一第一氧化层，形成于该半导体基板的表面上该宽沟槽结构的二侧；一栅极氧化层，形成于该些沟槽结构的表面上，该栅极氧化层并凸出于该半导体基板的表面；一多晶硅结构，形成于该些窄沟槽结构的该栅极氧化层上以及该宽沟槽结构的侧边以及部分底部的该栅极氧化层上，该多晶硅结构并凸出于该半导体基板的表面；一第二氧化层，形成于该第一氧化层上与部分的该多晶硅结构以及部分的该栅极氧化层上；以及一金属溅镀层，形成于该第二氧化层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上。
为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附附图，作详细说明如下：
附图说明
图1A至图1F为现有的沟槽式的萧基能障二极管的主要制作工艺步骤示意图；
图2A至图2P，为本发明所提出的沟槽式萧基二极管的制作方法，其较佳实施例的制作流程示意图。
主要元件符号说明
半导体基板12表面12a、12b
阴极区域12c漂移区域12d
二氧化硅层13氮化硅层15
平台14热氧化层16
光致抗蚀剂层17
阴极金属层20沟槽结构22
侧壁22a底部22b
金属层23半导体基板30
高掺杂浓度的硅基板31低掺杂浓度的外延层32
表面32a第一氧化层41
牺牲氧化层46
栅极氧化层47多晶硅结构50
硼磷氧化层55第一光致抗蚀剂层B1
第二光致抗蚀剂层B2第三光致抗蚀剂层B3
金属溅镀层60第一金属层61
第二金属层62
具体实施方式
请参阅图2A至图2P，为本发明所提出的沟槽式萧基二极管的制作方法，其较佳实施例的制作流程示意图。如图2A所示，首先先提供一半导体基板30；在此实施例中，该半导体基板30包含了有一高掺杂浓度(N+型)的硅基板31与一低掺杂浓度(N型)的外延层32此两部分；而其中低掺杂浓度的外延层32形成于高掺杂浓度的硅基板31之上，且其低掺杂浓度的外延层32具有一定的厚度，以提供本发明后续所需的多沟槽结构(Multi-Trench)的蚀刻形成。
接着便于该半导体基板30的表面32a上，也就是对其中的低掺杂浓度的外延层32所在的表面32a，先进行一热氧化(ThermalOxidation)制作工艺，而在该半导体基板30的表面32a上形成一第一氧化层41。
如图2B所示，再在该第一氧化层41上形成定义有一第一光致抗蚀剂图案的一第一光致抗蚀剂层B1，用以使该第一氧化层41蚀刻出该第一光致抗蚀剂图案；因而根据所述的该第一光致抗蚀剂图案对该第一氧化层41进行蚀刻，使得该第一光致抗蚀剂图案能转移至该第一氧化层41上。而在此实施例中，所述的该第一光致抗蚀剂图案和后续待形成的多沟槽结构(Multi-Trench)的样式相对应。因此如图2C中所示，蚀刻后的该第一氧化层41便能成为用以提供蚀刻出沟槽的硬掩模(HardMask)。在此实施例中，采用的干式蚀刻法蚀刻该第一氧化层41形成所述的该硬掩模。之后，除去完成蚀刻后的该第一光致抗蚀剂层B1，而呈现出如图2D所示的结果。
接着，如图2E所示，便根据该第一氧化层41上的图案对该半导体基板30进行沟槽的蚀刻(TrenchEtching)，以在该半导体基板30中形成本发明的一多沟槽结构，其包括一宽沟槽结构43以及多个窄沟槽结构45。根据本发明的实施例，在半导体基板的第一侧(例如右侧)形成宽沟槽结构43，此区域将形成沟槽式萧基二极管的防护环区域(guardringarea)；而在半导体基板的第二侧(例如左侧)形成多个窄沟槽结构45，此区域将形成沟槽式萧基二极管的元件区域(devicearea)。
而当该多沟槽结构形成了之后，便是接着对其包含有底部与侧壁的表面进行一粗糙度的修饰(TrenchRounding)，以使其表面因前述的蚀刻过程所产生的粗糙边角能加以去除，而让后续的相关氧化层的形成有较佳的环境。
在此一步骤中，其修饰的处理包含有几个程序。其一为先对该多沟槽结构进行其表面向下厚度约达数百个大小的干式蚀刻，使得此一较薄的蚀刻处理能修饰其表面；另一方面则是接着前述处理后，在该多沟槽结构的表面(包含了其底部与侧壁)上形成一牺牲氧化层(SacrificialOxide)46。此牺牲氧化层46其厚度不大，也就是通过其形成之后便接着加以除去的过程，来达到修饰该多沟槽结构的表面的目的。而图2F中所示的，为修饰过程中所形成牺牲氧化层46的示意。
接着，再次将该牺牲氧化层46加以除去，并再在该多沟槽结构的表面上，也就是包含了于其底部与侧壁上，形成如图2G中所示的一栅极氧化层(GateOxide)47。而在此实施例中，该栅极氧化层47的形成能凸出于前述的该半导体基板30的表面32a的高度，也就是说，该多沟槽结构上的该栅极氧化层47能和所述的该第一氧化层41的部分侧面相接触。
承上所述，当该栅极氧化层47在该多沟槽结构的表面上形成之后，便接着于该栅极氧化层47上与该第一氧化层41上形成如图2H中所示的一多晶硅结构50。在此实施例中，该多晶硅结构50以一化学气相沉积(ChemicalVaporDeposition，简称为CVD)制作工艺的方式于该栅极氧化层47上与该该第一氧化层41上完成，使得该多晶硅结构50能填满该些窄沟槽结构上的该栅极氧化层47中所呈现的空间外，还能从该第一氧化层41的顶面与其部分侧面上加以整个覆盖。
接着，便是将所形成的该多晶硅结构50加以除去所不需要的部分。在此实施例中，所使用的除去方式为一回蚀刻(EtchBack)制作工艺，也就是仍以干式蚀刻的方式但不使用任何的光致抗蚀剂图案，而是依所设定的时间来均匀地对该多晶硅结构50进行向下的蚀刻。其蚀刻的结果如图2I中所示。经过蚀刻之后该宽沟槽结构底部上部分的栅极氧化层47能够加以露出，同时该第一氧化层41的顶面与其一部分的侧面也能够加以露出；而该第一氧化层41的另一部分的侧面，则仍旧和该栅极氧化层47以及所剩下的该多晶硅结构50相接触。换句话说，该多晶硅结构50仍填满于该些窄沟槽结构中的栅极氧化层47上，而该多晶硅结构50仅覆盖该宽沟槽结构的侧边以及部分底部的栅极氧化层47。
接着，便是于该多晶硅结构50上与该第一氧化层41上，先进行一化学气相沉积(CVD)制作工艺，以形成如图2J所示的一硼磷氧化层55；在此实施例中，该硼磷氧化层55以加入硼、磷杂质的氧化物为材质，以使其熔点能降低，因而在经过加热后(较佳方式加热到约摄氏800度)，即可使得此种含硼、磷杂质的氧化物具有较软的易流动性质。因此，进而在进行化学气相沉积制作工艺时，对于如所述的该多晶硅结构50与该第一氧化层41所呈现的凹陷不一的表面，便能有效地完成其硼磷氧化层55的覆盖，以及形成其硼磷氧化层55表面的平坦外观。
接着，如图2K所示，便再于该硼磷氧化层55上形成定义有一第二光致抗蚀剂图案的一第二光致抗蚀剂层B2，用以根据该第二光致抗蚀剂图案来对该硼磷氧化层55及第一氧化层41进行蚀刻；进而再除去完成蚀刻后的该第二光致抗蚀剂层B2，而结果即如图2L所示。在此一步骤中，利用该第二光致抗蚀剂层B2所采用的蚀刻方式为一接触蚀刻(ContactEtching)制作工艺。
其中，此种接触蚀刻制作工艺是针对未被该第二光致抗蚀剂层B2覆盖的所有氧化层，包括了该第一氧化层41以及此处该硼磷氧化层55进行全部的蚀刻；因此，使得该半导体基板30、该多晶硅结构50和该栅极氧化层47的部分表面能加以露出，也就是露出如图2L中所示的左侧区域。
接着便是在该硼磷氧化层55、该半导体基板30、该多晶硅结构50和该栅极氧化层47的部分表面上进行一金属溅镀(MetalSputtering)制作工艺，以形成如图2M中所示的第一金属层61。接着，如图2N中所示，于该第一金属层61上再形成第二金属层62，而第一金属层61与第二金属层62即为金属溅镀层60。
在本发明的实施例中，该金属溅镀层60是由一第一金属层61和一第二金属层62这两部分所构成。而该第一金属层61可采用一钛金属(Ti)的材质；该第二金属层62的采用为铝、硅、铜(Al/Si/Cu)的合金。是故，该金属溅镀层60(即其中的第一金属层61)与该半导体基板30(即其中的低掺杂浓度(N型)的外延层32)的表面32a相接触时，便能形成所谓的一萧基接面或萧基能障(SchottkyBarrier)。此外，在此实施例中，于此一步骤后还可包含进行一快速热制作工艺(RapidThermalProcessing，简称为RTP)，如此便可有效地修正该金属溅镀制作工艺的结果。
承上所述，如图2O所示，便是再于该金属溅镀层60上形成定义有一第三光致抗蚀剂图案的一第三光致抗蚀剂层B3，用以根据该第三光致抗蚀剂图案来对部分的该金属溅镀层60，也就是针对如图2O中所示的右侧区域进行蚀刻；进而再除去完成蚀刻后的该第三光致抗蚀剂层B3，而成为如图2P中所示的结构。
在此步骤中，利用该第三光致抗蚀剂层B3所采用的蚀刻方式为一金属蚀刻(MetalEtching)制作工艺，从而能在该第三光致抗蚀剂图案下，对包含了该第一金属层61与该第二金属层62的该金属溅镀层60进行蚀刻，以将所述的该硼磷氧化层55位于其晶片右侧区域的部分表面加以露出。此外，在此实施例中，于此一步骤后还可包含进行一热融合(Sintering)制作工艺，以加强该金属溅镀层60于该硼磷氧化层55上与该半导体基板30、该多晶硅结构50和该栅极氧化层47的部分表面上的密合。最后，进行一晶片允收测试(WaferAcceptanceTest，简称为WAT)，来对完成所有制作工艺后的晶片进行结构的电性测试。
所以，图2P中所示即为本发明完成的结构，便为利用本发明所提出的沟槽式萧基二极管制作方法，所完成的一沟槽式萧基二极管。由该图所示可知，其结构包含有：一半导体基板30、一第一氧化层41、一栅极氧化层47、一多晶硅结构50、一硼磷氧化层55(第二氧化层)以及一金属溅镀层60。其中该半导体基板30内部具有一多沟槽结构，包括第一侧的一宽沟槽结构以及第二侧的多个窄沟槽结构；而所示的该第一氧化层41则形成于和该半导体基板30该宽沟槽结构相邻的表面32a上；而该栅极氧化层47则以凸出于该半导体基板30的表面32a的方式，形成于该沟槽结构的表面上；同样的，该多晶硅结构50也以凸出于该半导体基板30的表面32a的方式，形成于窄沟槽结构中该栅极氧化层47上以及覆盖该宽沟槽结构的侧边以及部分底部的栅极氧化层47。而该硼磷氧化层55(第二氧化层)形成于该第一氧化层41上与部分的该多晶硅结构50上；而包含该第一金属层61和该第二金属层62的该金属溅镀层60，则便形成于该硼磷氧化层55(第二氧化层)、该半导体基板30、该多晶硅结构50和该栅极氧化层47的部分表面上，且该硼磷氧化层55(第二氧化层)部分位于其晶片右侧区域的表面呈现为露出。
综上所述，利用本发明所述的制作方法所完成的沟槽式萧基二极管的结构，其第一侧(I)形成沟槽式萧基二极管的防护环区域(guardringarea)；而第二侧(II)形成形成沟槽式萧基二极管的元件区域(devicearea)。
换句话说，其结构于第一侧(I)的区域可成为有效阻绝电流的一种防护环(guardring)结构，使其漏电流的现象得以有效改善。而在本发明中，所述的多晶硅结构50和栅极氧化层47的样式凸出于其半导体基板30的表面32a，使得和所覆盖于其上的金属溅镀层60之间便能加强其彼此的结合程度，使产品的可靠度测试结果较现有的沟槽式萧基二极管结构更为优异。其次，经由相关技术的电性测试后，本发明所提出的沟槽式萧基二极管具有较低的反向电压漏电流、较低的正向偏置电压(Vf)、较高的反向耐电压值以及较短的反向回复时间(tRR)等特性。如此一来，本发明所提出的沟槽式萧基二极管及其制作方法，便能有效地解决如先前技术中所述的相关缺失，进而成功地达成了本案发展的主要目的。
综上所述，虽然结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。
Claims (19)
1.一种沟槽式萧基二极管制作方法，该方法包含下列步骤：
提供一半导体基板；
在该半导体基板上形成一第一氧化层；
根据该第一氧化层对该半导体基板进行蚀刻，以于该半导体基板中形成一多沟槽结构，其中该多沟槽结构包括一宽沟槽结构形成于该半导体基板的一第一侧，以及多个窄沟槽结构形成于该半导体基板的一第二侧；
在该多沟槽结构的表面上形成一栅极氧化层；
在该栅极氧化层上与该第一氧化层上形成一多晶硅结构；
对该多晶硅结构进行蚀刻，以露出该第一氧化层的顶面与部分侧面以及该宽沟槽结构底部的部分该栅极氧化层；
形成一第二氧化层覆盖于该多晶硅结构上与该第一氧化层上与该宽沟槽结构底部露出的该栅极氧化层上，并以光刻及蚀刻制作工艺将该半导体基板、该多晶硅结构和该栅极氧化层的部分表面加以露出；
在该第二氧化层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上形成一金属溅镀层；以及
对该金属溅镀层进行蚀刻，以将该第二氧化层的部分表面加以露出。
2.如权利要求1所述的沟槽式萧基二极管制作方法，其中该半导体基板包含一高掺杂浓度N+型的硅基板与一低掺杂浓度N型的外延层。
3.如权利要求1所述的沟槽式萧基二极管制作方法，其中形成该第一氧化层包含下列步骤：
进行一热氧化制作工艺，而于该半导体基板的表面上形成一第一氧化层；
在该第一氧化层上形成一第一光致抗蚀剂层，且定义该第一光致抗蚀剂层具有一第一光致抗蚀剂图案；
根据该第一光致抗蚀剂图案对该第一氧化层进行蚀刻，以将该第一光致抗蚀剂图案转移至该第一氧化层上而形成一蚀刻硬掩模层；以及
除去蚀刻后的该第一光致抗蚀剂层。
4.如权利要求3所述的沟槽式萧基二极管制作方法，其中该第一光致抗蚀剂图案和该多沟槽结构的样式相对应。
5.如权利要求1所述的沟槽式萧基二极管制作方法，其中形成该栅极氧化层包含下列步骤：
对该多沟槽结构进行蚀刻，以将该多沟槽结构的表面进行修饰；
在该多沟槽结构的表面上形成一牺牲氧化层；以及
除去该牺牲氧化层，并再于该多沟槽结构的表面上形成该栅极氧化层。
6.如权利要求1所述的沟槽式萧基二极管制作方法，其中该多晶硅结构以一化学气相沉积制作工艺于该栅极氧化层上与该第一氧化层上完成。
7.如权利要求1所述的沟槽式萧基二极管制作方法，其中形成该第二氧化层包含下列步骤：
进行一化学气相沉积制作工艺，而于该多晶硅结构上与该第一氧化层上形成一硼磷氧化层，该硼磷氧化层即为该第二氧化层；
在该硼磷氧化层上形成一第二光致抗蚀剂层，且定义该第二光致抗蚀剂层具有一第二光致抗蚀剂图案；
根据该第二光致抗蚀剂图案对该硼磷氧化层及该第一氧化层进行一接触蚀刻制作工艺后留下部分该硼磷氧化层，而将该半导体基板、该多晶硅结构和该栅极氧化层的部分表面加以露出；以及
除去蚀刻后的该第二光致抗蚀剂层。
8.如权利要求1所述的沟槽式萧基二极管制作方法，其中形成该金属溅镀层包含下列步骤：
在该第二氧化层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上进行一金属溅镀制作工艺，以形成一第一金属层；以及
在该第一金属层上进行该金属溅镀制作工艺，以形成一第二金属层，而该第一金属层与该第二金属层构成为该金属溅镀层。
9.如权利要求8所述的沟槽式萧基二极管制作方法，其中该第一金属层以一钛金属而完成，而该第二金属层为铝、硅、铜的合金。
10.如权利要求8所述的沟槽式萧基二极管制作方法，其中该方法包含下列步骤：进行一快速热制作工艺，以修正该金属溅镀制作工艺的结果。
11.如权利要求1所述的沟槽式萧基二极管制作方法，其中该方法包含下列步骤：
在该金属溅镀层上形成一第三光致抗蚀剂层，且定义该第三光致抗蚀剂层具有一第三光致抗蚀剂图案；
根据该第三光致抗蚀剂图案对部分的该金属溅镀层进行一金属蚀刻制作工艺，以将该第二氧化层的部分表面加以露出；以及
除去蚀刻后的该第三光致抗蚀剂层。
12.如权利要求1所述的沟槽式萧基二极管制作方法，其中该方法包含下列步骤：进行一热融合制作工艺，以加强该金属溅镀层于该第二氧化层上与该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上的密合。
13.一种沟槽式萧基二极管，包含有：
半导体基板，其内部具有一多沟槽结构，其中该多沟槽结构包括一宽沟槽结构形成于该半导体基板的一第一侧，以及多个窄沟槽结构形成于该半导体基板的一第二侧；
第一氧化层，形成于该半导体基板的表面上该宽沟槽结构的二侧；
栅极氧化层，形成于该多沟槽结构的表面上，该栅极氧化层并凸出于该半导体基板的表面；
多晶硅结构，形成于该些窄沟槽结构的该栅极氧化层上以及该宽沟槽结构的侧边以及部分底部的该栅极氧化层上，该多晶硅结构并凸出于该半导体基板的表面；
第二氧化层，形成于该第一氧化层上与部分的该多晶硅结构以及该宽沟槽结构内部分的该栅极氧化层上；以及
金属溅镀层，形成于该第二氧化层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上。
14.如权利要求13所述的沟槽式萧基二极管，其中该半导体基板包含一高掺杂浓度N+型的硅基板与一低掺杂浓度N型的外延层。
15.如权利要求13所述的沟槽式萧基二极管，其中该第一氧化层的形成，为先在该半导体基板的表面上进行一热氧化制作工艺以形成一热氧化层，并再对该热氧化层进行蚀刻而产生一硬掩模层。
16.如权利要求13所述的沟槽式萧基二极管，其中该栅极氧化层的形成，为先对该多沟槽结构进行蚀刻，以在该多沟槽结构的表面上形成一牺牲氧化层，并于除去该牺牲氧化层后再加以形成。
17.如权利要求13所述的沟槽式萧基二极管，其中该多晶硅结构的形成，是在该栅极氧化层上进行一化学气相沉积制作工艺与对应的蚀刻而产生。
18.如权利要求13所述的沟槽式萧基二极管，其中该第二氧化层的形成，为先在该多晶硅结构上与该第一氧化层上进行一化学气相沉积制作工艺以形成一硼磷氧化层，并再对该硼磷氧化层进行一接触蚀刻制作工艺而产生该第二氧化层。
19.如权利要求13所述的沟槽式萧基二极管，其中该金属溅镀层包含有：
第一金属层，形成于该第二氧化层、该半导体基板、该多晶硅结构和该栅极氧化层的部分表面上；以及
第二金属层，形成于该第一金属层上；
其中该第一金属层以一钛金属而完成，而该第二金属层为铝、硅、铜的合金。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100144909 | 2011-12-06 | ||
| TW100144909A TWI503891B (zh) | 2011-12-06 | 2011-12-06 | 溝渠式蕭基二極體及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103151261A CN103151261A (zh) | 2013-06-12 |
| CN103151261B true CN103151261B (zh) | 2016-06-22 |
Family
ID=48523381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210001792.5A Active CN103151261B (zh) | 2011-12-06 | 2012-01-05 | 沟槽式萧基二极管及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8981465B2 (zh) |
| CN (1) | CN103151261B (zh) |
| TW (1) | TWI503891B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 |
| CN105720109A (zh) * | 2014-12-05 | 2016-06-29 | 无锡华润上华半导体有限公司 | 一种沟槽型肖特基势垒二极管及其制备方法 |
| CN104538299B (zh) * | 2014-12-09 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 沟槽超级势垒整流器的制造方法 |
| TWI574323B (zh) * | 2015-12-24 | 2017-03-11 | The Method of Power Rectifier Diode | |
| CN105957884A (zh) * | 2016-06-24 | 2016-09-21 | 上海格瑞宝电子有限公司 | 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法 |
| US10770599B2 (en) | 2016-09-03 | 2020-09-08 | Champion Microelectronic Corp. | Deep trench MOS barrier junction all around rectifier and MOSFET |
| US10153162B2 (en) * | 2016-10-04 | 2018-12-11 | Globalfoundries Inc. | Shrink process aware assist features |
| CN106952960B (zh) * | 2017-04-26 | 2019-07-19 | 电子科技大学 | 一种具有槽形结构的应变nldmos器件 |
| CN107195693A (zh) * | 2017-05-12 | 2017-09-22 | 广微集成技术（深圳）有限公司 | 半导体器件及制造方法 |
| TWI743818B (zh) * | 2020-06-02 | 2021-10-21 | 台灣半導體股份有限公司 | 具有多保護環結構之蕭特基二極體 |
| CN113764433A (zh) * | 2020-06-02 | 2021-12-07 | 合晶科技股份有限公司 | 半导体基板及其形成方法 |
| EP4075518A1 (en) * | 2021-04-14 | 2022-10-19 | Nexperia B.V. | Semiconductor device trench termination structure |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1738010A (zh) * | 2004-04-19 | 2006-02-22 | 竹懋科技股份有限公司 | 功率萧特基整流装置及其制造方法 |
| CN101533804A (zh) * | 2009-04-02 | 2009-09-16 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n结萧基二极管结构及其制作方法 |
| CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
| CN101699616A (zh) * | 2009-10-23 | 2010-04-28 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n结肖特基二极管结构及其制作方法 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
| CN102254819A (zh) * | 2011-02-25 | 2011-11-23 | 陈自雄 | 低栅容金属氧化物半导体p-n结二极管结构及其制作方法 |
| CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365102A (en) | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| GB0002235D0 (en) * | 2000-02-02 | 2000-03-22 | Koninkl Philips Electronics Nv | Trenched schottky rectifiers |
| US7323402B2 (en) * | 2002-07-11 | 2008-01-29 | International Rectifier Corporation | Trench Schottky barrier diode with differential oxide thickness |
| TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 |
-
2011
- 2011-12-06 TW TW100144909A patent/TWI503891B/zh active
-
2012
- 2012-01-05 CN CN201210001792.5A patent/CN103151261B/zh active Active
- 2012-12-03 US US13/691,989 patent/US8981465B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1738010A (zh) * | 2004-04-19 | 2006-02-22 | 竹懋科技股份有限公司 | 功率萧特基整流装置及其制造方法 |
| CN101533804A (zh) * | 2009-04-02 | 2009-09-16 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n结萧基二极管结构及其制作方法 |
| CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
| CN101699616A (zh) * | 2009-10-23 | 2010-04-28 | 英属维京群岛商节能元件股份有限公司 | 沟道式mos p-n结肖特基二极管结构及其制作方法 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
| CN102637595A (zh) * | 2011-02-15 | 2012-08-15 | 陈自雄 | 沟槽式肖特基二极管及其制作方法 |
| CN102254819A (zh) * | 2011-02-25 | 2011-11-23 | 陈自雄 | 低栅容金属氧化物半导体p-n结二极管结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI503891B (zh) | 2015-10-11 |
| US8981465B2 (en) | 2015-03-17 |
| US20130140630A1 (en) | 2013-06-06 |
| TW201324619A (zh) | 2013-06-16 |
| CN103151261A (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103151261B (zh) | 沟槽式萧基二极管及其制作方法 | |
| CN102637595B (zh) | 沟槽式肖特基二极管及其制作方法 | |
| CN101609801B (zh) | 沟槽式肖特基二极管及其制作方法 | |
| TWI469221B (zh) | 溝渠式蕭基二極體及其製作方法 | |
| TWI511297B (zh) | 半導體裝置及其製作方法 | |
| CN106206676B (zh) | FinFET器件的结构和形成方法 | |
| US11824129B2 (en) | Photo sensing device and method of fabricating the photo sensing device | |
| TWI422043B (zh) | 直立式金氧半整流二極體及其製作方法 | |
| CN109427678A (zh) | 半导体结构及其形成方法 | |
| CN102789977B (zh) | 直立式金属氧化物半导体整流二极管及其制作方法 | |
| CN106558478B (zh) | 形成半导体器件结构的方法 | |
| CN107799528A (zh) | 存储元件的制造方法 | |
| CN103219395B (zh) | 用于半导体元件的多沟渠终端结构及其制作方法 | |
| TWI613708B (zh) | 半導體元件及其製造方法 | |
| CN109767986B (zh) | 半导体器件及其制造方法 | |
| TWI466302B (zh) | 具有終端結構之金氧半二極體元件及其製法 | |
| US9590083B2 (en) | ITC-IGBT and manufacturing method therefor | |
| CN113410290A (zh) | 半导体元件及其制备方法 | |
| US8586444B2 (en) | Creating deep trenches on underlying substrate | |
| CN102263019B (zh) | 自对准沟槽式功率半导体结构的制造方法 | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| CN104867864B (zh) | 一种实现局部互连的方法 | |
| TWI466294B (zh) | 用於半導體元件之多溝渠終端結構及其製作方法 | |
| JPH04364755A (ja) | 半導体装置およびその製造方法 | |
| US8866264B2 (en) | Semiconductor device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |