CN102254819A - 低栅容金属氧化物半导体p-n结二极管结构及其制作方法 - Google Patents
低栅容金属氧化物半导体p-n结二极管结构及其制作方法 Download PDFInfo
- Publication number
- CN102254819A CN102254819A CN2011100459288A CN201110045928A CN102254819A CN 102254819 A CN102254819 A CN 102254819A CN 2011100459288 A CN2011100459288 A CN 2011100459288A CN 201110045928 A CN201110045928 A CN 201110045928A CN 102254819 A CN102254819 A CN 102254819A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- substrate
- oxide semiconductor
- junction diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种低栅容金属氧化物半导体P-N结二极管结构及其制作方法。在元件的结构设计上，为金属氧化物半导体N型沟道场效元件结构与P-N结二极管共构的架构，并将部分的栅极盖覆区域由厚的介电层或低导电多晶硅层来取代，通过此种栅极间置层的元件结构设计，当元件于正向偏压操作时为金属氧化物半导体N型沟道场效元件与P-N面二极管并联，具有接近肖特基二极管的反应速度快与正向导通压降值(VF)低的特性。而于反向偏压操作时，通过元件P-N结二极管空乏区对漏电的夹止与N型沟道关闭的行为，使元件具有非常低的漏电流。
Description
技术领域
本发明涉及一种低栅容金属氧化物半导体P-N结(Low Gate ChargingRectifier)二极管结构及其制作方法，尤指具有较低漏电流、较低正向导通压降值(VF)、较高反向耐电压值与较低反向回复时间特性的一种低栅容金属氧化物半导体P-N结二极管结构。
背景技术
肖特基二极管为以电子作为载流子的单极性元件，其特性为速度快与正向导通压降值(VF)低，但反向偏压漏电流则较大(与金属功函数及半导体掺杂浓度所造成的肖特基势垒值有关)，且因为以电子作为载流子的单极性元件，没有少数载流子复合的因素，反向回复时间较短。而P-N二极管为一种双载流子元件，传导电流量大。但元件的正向操作压降值(VF)一般较肖特基二极管高，且因空穴载流子的作用使P-N二极管反应速度较慢，反向回复时间较长。
为综合肖特基二极管与P-N二极管的优点，提出来一种栅式二极管的架构：利用平面式金属氧化物半导体场效晶体管的栅极与源极等电位，设定为阳极；而晶背(Wafer Back-side)漏极设定为阴极的二极管。该元件具有与肖特基二极管相匹敌或更低的正向导通压降值(VF)。反向偏压漏电流的性能接近P-N结二极管，较肖特基二极管为低。在高温的反向回复时间与肖特基二极管相近。该元件的介面可耐受温度则较肖特基二极管更高。在应用上为较肖特基二极管性能更优良的元件。
关于栅式二极管装置，其代表性在前发明可参阅2003年的美国专利第6624030号，发明名称为“RECTIFIER DEVICE HAVING A LATERALLYGRADED P-N JUNCTION FOR A CHANNEL REGION”，所披露的元件结构为代表。请参阅图1(a)～1(l)所示，其制作方法主要包括步骤：首先，如图1(a)所示，提供基板20与已长好的N-型外延层22，在其上生长场氧化层(FieldOxide)50。而后如图1(b)所示，在氧化层50上形成光致抗蚀剂层(photoresist)52后进行光刻工艺及蚀刻工艺，以移除部分氧化层50，然后进行第一离子注入层的硼离子的注入(first Born Ion Implantation)。之后，如图1(c)所示，在光致抗蚀剂去除后，进行第一离子注入层硼离子的热驱入(Thermal Diffusion)，形成边缘的P型层(P-)28与中心的P型层(P-)30。然后，进行第二离子注入层的氟化硼离子的注入(second BF2 Ion Implantation)。接着如图1(d)，1(e)所示，进行第二光刻工艺及蚀刻工艺，利用光致抗蚀剂层54以移除部分氧化层50。如图1(f)所示，移除光致抗蚀剂层54后生长栅氧化层(gate Oxide)56、栅极多晶硅层(gate poly)58与氮化硅层(Nitride)60，并进行砷离子的注入(As Ion Implantation)。接着如图1(g)所示，披覆化学气相沉积的氧化层(CVD Oxide)62，并于其上进行第三光刻工艺，留下栅极图案的光致抗蚀剂层64。然后，如图1(h)所示，对化学气相沉积的氧化层62，进行湿式蚀刻。于图1(i)所示，对基板进行干式蚀刻以移除部分的氮化硅层60，然后进行第三离子注入层的硼离子的注入(3rd Born Ion Implantation)。接着如图1(j)所示，在去除光致抗蚀剂层64之后，进行第四离子注入层的硼离子的注入(4th Born Ion Implantation)，以形成P型包覆层(P-type Pocket)36。如图1(k)所示，对基板进行湿式蚀刻，以移除氧化层62，然后再对基板进行干式蚀刻以移除一部分的栅极多晶硅层58。然后，如图1(l)所示，将氮化硅层60以湿蚀刻的方式去除，然后对基板进行砷离子的注入(As Ion Implantation)。元件的工艺部分于此完成，后续则陆续形成上表面金属层，进行光刻工艺与蚀刻工艺等，以完成晶片的前端工艺。
由上述的方法制作的栅式二极管，与肖特基二极管相较，正向导通压降值(VF)相当，反向漏电流低，界面耐受温度较高，可靠度测试的结果优选，而反向回复时间则较肖特基二极管高(于室温下)。
发明内容
本发明的实施例提供低栅容金属氧化物半导体P-N结二极管结构及其制作方法，其在元件的结构设计上，为金属氧化物半导体N型沟道场效元件结构与P-N结二极管共构的架构，并将部分的栅极盖覆区域由厚的介电层或低导电多晶硅层来取代，通过此种元件结构设计，当元件于正向偏压操作时为金属氧化物半导体N型沟道场效元件与P-N面二极管并联，具有接近肖特基二极管的反应速度快与正向导通压降值(VF)低的特性。而于反向偏压操作时，通过元件P-N结二极管空乏区对漏电的夹止与N型沟道关闭的行为，使元件具有非常低的漏电流，又因降低无效的栅极盖覆区域面积，而降低栅极寄生电容，使元件具有较低的反向回复时间trr。因为降低无效的栅极盖覆区域面积，进而降低元件的栅极漏电流。所用的栅极氧化层可进一步降低，因而正向导通压降值(VF)亦进一步降低。因此，本发明元件同时具有肖特基二极管与P-N二极管的优点。即为具有反应速度快，正向导通压降值(VF)值低，然后又有反向偏压漏电流小，有较低的反向回复时间(trr)等特性的二极管元件。
为完成上述结构，本发明所述的制作方法至少包括下列步骤：提供基板；于该基板上形成第一掩模层；对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层形成第一凹陷区域；以剩余的该第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成第一沟槽结构；进行氧化工艺，以于该第一沟槽结构内生长氧化层；对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成第二凹陷区域；于该第二凹陷区域的底部生长栅氧化层；于该栅氧化层上、该第一掩模层上、该第一氧化层上，披覆多晶硅层；对该基板进行第一离子注入工艺，以于该基板形成第一离子注入区域；于该多晶硅层上沉积第二掩模层；对该第二掩模层进行干式回蚀刻工艺，以移除部分该第二掩模层，并于该第二凹陷区域内的该多晶硅层的侧壁上与该第一沟槽结构内的该多晶硅层的侧壁上形成边壁状的包覆结构；对该多晶硅层进行蚀刻工艺，以移除部分的该多晶硅层，进而形成栅极结构；对该基板进行第二离子注入工艺，以于该基板形成第二离子注入层；对该基板进行热退火处理，以活化该第一离子注入层与该第二离子注入层，以形成有效的P型区域；以湿蚀刻工艺，移除该第二掩模层的该边壁状的包覆结构；移除裸露部分的该栅氧化层；于该第一沟槽结构、该第二凹陷区域的底部与侧壁、该多晶硅栅极的表面与侧壁、该第一掩模层与该第一氧化层上进行金属溅镀工艺，以形成金属溅镀层；以及对该金属溅镀层进行第三光刻蚀刻工艺，以去除部分该金属溅镀层。
为完成上述结构，本发明所述的低栅容金属氧化物半导体P-N结二极管，其至少包括：基板；凹陷区域，形成于该基板上方；栅氧化层，形成于该凹陷区域的底部边缘；栅极结构，形成于该栅氧化层上且覆盖该凹陷区域的侧壁；金属层，覆盖于该凹陷区域的底部与该栅极结构；以及离子注入区域，是以多个深浅不同的区域形成于该凹陷区域底部的该基板中，且该离子注入区域相邻于该栅极结构。
附图说明
本发明得通过下列附图及说明，以获得更深入的了解：
图1(a)～1(l)，其为美国专利第6624030号所披露的栅式二极管装置制作方法示意图。
图2(a)～2(t)，其为本发明为改善已知技术手段的不足所发展出低栅容金属氧化物半导体P-N结二极管结构的优选实施例示意图。
附图标记说明
本发明附图中所包括的各元件列示如下：
基板20
高掺杂浓度N型硅基板211
低掺杂浓度N型外延层212
第一掩模层210
第一凹陷区域22
第一沟槽结构220
第一氧化层221
第二凹陷区域223
栅极氧化层23
多晶硅栅极层24
第二掩模层氮化硅层26
第一离子注入层25
氮化硅的边壁状的包覆结构260
第二离子注入层27
栅极结构241
活化的第一离子注入层251
活化的第二离子注入层271
第一金属层31
第二金属层32
金属层30(第一与第二金属层的合称)
光致抗蚀剂层211
无光致抗蚀剂图形区2110、2220、3010
有光致抗蚀剂图形区2111、2221、3011
具体实施方式
本发明提供一种低栅容金属氧化物半导体P-N结二极管结构及其制作方法。其结构与已知相异，而此低栅容金属氧化物半导体P-N结二极管结构大幅减少栅极盖覆于栅极氧化层上的面积，因而大幅降低栅极的寄生电容，使低栅容金属氧化物半导体P-N结二极管得有较低的反向回复时间trr，大幅改善元件的性能。同时，因为降低栅极盖覆于栅极氧化层上的面积，使得栅极漏电流亦同步降低。
并且，在与前发明相同的漏电流表现下，本发明的低栅容金属氧化物半导体P-N结二极管可以使用较薄的栅极氧化层，因此正向导通压降值(VF)可以进一步降低。于低栅容金属氧化物半导体P-N结二极管的工艺上，本发明只使用三层光掩模，三次光刻工艺即可完成。而前发明需四层光掩模与四次光刻工艺。因此，本发明不仅于元件的性能表现优选，在生产成本方面，更可进一步降低。
综合而言，本发明具有较低的反向回复时间trr，与较低的正向导通压降值(VF)，或较低的反向漏电流，较低的介面电容，较高界面耐受温度，与较高可靠度，与优选生产成本优势等优点的整流二极管元件。以下详细介绍本发明低栅容金属氧化物半导体P-N结二极管的制作步骤。
请参阅图2(a)至2(t)，其为本发明为改善已知技术手段的不足所发展出低栅容金属氧化物半导体P-N结二极管结构的制作方法，其优选实施例的制作流程示意图。
从图中可以清楚的看出，首先，提供基板20(如图2(a)所示)，该基板20为高掺杂浓度N型硅基板201(N+硅基板)与低掺杂浓度N型外延层202(N-外延层)所构成，而其中低掺杂浓度的外延层202形成于高掺杂浓度的硅基板201之上，且其低掺杂浓度的外延层202具有一定的厚度，以提供本发明后续所需的元件结构。
如图2(b)所示，透过氧化工艺于该基板的外延层202上形成第一掩模层210(为氧化层)；并于该第一掩模层210上形成光致抗蚀剂层211(如图2(c)所示)。其中，第一掩模层210可透过以下任一种方法来实现：(A)透过氧化工艺所完成的氧化层；(B)以化学气相沉积所形成的氧化层；(C)以化学气相沉积所形成的氮化硅层。
接着，在该光致抗蚀剂层211上定义出有光致抗蚀剂图形区2111，与无光致抗蚀剂图形区2110(如图2(d)所示)；根据该光致抗蚀剂图形对无光致抗蚀剂图形区2110的该第一掩模层210进行蚀刻并去除剩余的该光致抗蚀剂层2111后而于该第一掩模层210上形成第一凹陷区域22(如图2(e)所示)。
接着，以剩余的第一掩模层210对基板的外延层202，进行干蚀刻工艺以形成第一沟槽结构220(如图2(f)所示)；于该第一沟槽结构220内生长第一氧化层221(如图2(g)所示)。
接着，进行第二光刻工艺，以于所涂布的光致抗蚀剂层上定义出有光致抗蚀剂图形区域2221与无光致抗蚀剂区域2220(如图2(h)所示)；根据该光致抗蚀剂图形，对该无光致抗蚀剂区域2220的剩余的第一掩模层210进行干式蚀刻，并去除剩余的该光致抗蚀剂层2221，然后形成第二凹陷区域223(如图2(i)所示)；于第二凹陷区域223的底部(亦即外延层202的表面)生长栅氧化层23，并于栅氧化层23上、第一掩模层210上、第一氧化层221上，披覆多晶硅栅极层24(如图2(j)所示)。
接着，对基板的外延层202进行离子注入工艺，亦即利用浅层离子注入将硼离子注入，以于基板的外延层202形成第一离子注入区域25(如图2(k)所示)。
接着，在多晶硅栅极层24上沉积第二掩模层，其为氮化硅层26(如图2(l)所示)；接着，对该第二掩模层，氮化硅层26进行干式回蚀刻工艺，以移除部分第二掩模层，并于第二凹陷区域223内的多晶硅栅极层的侧壁上与第一沟槽结构内的多晶硅栅极层的侧壁上形成边壁状的包覆结构260(如图2(m)所示)。其中，第二掩模层可由以下任一种方式来实现：(A)以化学气相沉积所形成的氮化硅层；(B)以化学气相沉积所形成的氧化层。
接着，对该多晶硅栅极层24进行蚀刻工艺，以移除部分的多晶硅栅极层，进而形成L形的栅极结构241(如图2(n)所示)。
接着，对基板的外延层202进行离子注入工艺，亦即利用深层离子注入将硼离子注入，以于基板的外延层202形成第二离子注入层27(如图2(o)所示)；接着，对基板进行热退火处理(例如快速热退火处理)，以活化第一与第二离子注入层25、27，以形成有效的P型区域251、271(如图2(p)所示)。
接着，以湿蚀刻工艺，移除边壁状的氮化硅包覆结构260，接着移除裸露部分的栅氧化层23(如图2(q)所示)；于第一沟槽结构、第二凹陷区域的底部与侧壁、该多晶硅栅极结构241的表面与侧壁、第一掩模层210与第一氧化层221上(亦即裸露的表面区域)进行金属溅镀工艺，以形成金属溅镀层30。而在此实施例中，该金属溅镀层30是由第一金属层31和第二金属层32这两部分所构成(如图2(r)所示)，其中第一金属层31的材料为钛金属或氮化钛，第二金属层32的材料为铝金属或其他金属。并且，金属溅镀层30形成后还进行快速氮化工艺，进而使得该第一金属层能完全的接合于该凹陷区域、该第一沟槽结构的底面、该栅极结构的表面与该第一掩模层、第一氧化层结构上。
最后，对该金属层30进行第三光刻工艺，以于所涂布的光致抗蚀剂层上定义出有光致抗蚀剂图形区域3011与无光致抗蚀剂区域3010(如图2(s)所示)；对该金属层30进行蚀刻工艺，以去除部分该金属层30，并去除剩余的该光致抗蚀剂层3011，进而完成如图2(t)所示，低栅容金属氧化物半导体P-N结二极管。
综合以上技术说明，相较于已知的栅式二极管结构，利用本发明所述的制作方法所完成的低栅容金属氧化物半导体P-N结二极管结构具有较低栅极电容值，因此具有较低的反向回复时间trr的表现。因为具有较低的栅极覆盖面积，而降低反向电压漏电流。进而使用较薄的栅氧化层，使正向导通压降值(VF)更进一步降低。于元件工艺上，本发明只使用三层光掩模，三次光刻工艺即可完成。而前发明需四层光掩模与四次光刻工艺，在生产成本方面，更可进一步降低。不仅有效的解决了已知技术中所产生的不足，且具有优选生产成本优势，完成发展本发明的最主要的目的。
Claims (14)
1.一种低栅容金属氧化物半导体P-N结二极管制作方法，该方法至少包括下列步骤：
提供基板；
于该基板上形成第一掩模层；
对该基板进行第一光刻蚀刻工艺，进而去除部分该第一掩模层形成第一凹陷区域；
以剩余的该第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成第一沟槽结构；
进行氧化工艺，以于该第一沟槽结构内生长氧化层；
对该基板进行第二光刻蚀刻工艺，进而去除部分该第一掩模层以形成第二凹陷区域；
于该第二凹陷区域的底部生长栅氧化层；
于该栅氧化层上、该第一掩模层上、该第一氧化层上，披覆多晶硅层；
对该基板进行第一离子注入工艺，以于该基板形成第一离子注入区域；
于该多晶硅层上沉积第二掩模层；
对该第二掩模层进行干式回蚀刻工艺，以移除部分该第二掩模层，并于该第二凹陷区域内的该多晶硅层的侧壁上与该第一沟槽结构内的该多晶硅层的侧壁上形成边壁状的包覆结构；
对该多晶硅层进行蚀刻工艺，以移除部分的该多晶硅层，进而形成栅极结构；
对该基板进行第二离子注入工艺，以于该基板形成第二离子注入层；
对该基板进行热退火处理，以活化该第一离子注入层与该第二离子注入层，以形成有效的P型区域；
以湿蚀刻工艺，移除该第二掩模层的该边壁状的包覆结构；
移除裸露部分的该栅氧化层；
于该第一沟槽结构、该第二凹陷区域的底部与侧壁、该多晶硅栅极的表面与侧壁、该第一掩模层与该第一氧化层上进行金属溅镀工艺，以形成金属溅镀层；以及
对该金属溅镀层进行第三光刻蚀刻工艺，以去除部分该金属溅镀层。
2.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第一掩模层是：利用氧化工艺所完成的氧化层；以化学气相沉积所形成的氧化层；或以化学气相沉积所形成的氮化硅层。
3.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第一光刻蚀刻工艺包括下列步骤：
于该第一掩模层上形成光致抗蚀剂层；
于该光致抗蚀剂层上定义出光致抗蚀剂图形；
根据该光致抗蚀剂图形对该第一掩模层进行蚀刻而形成该第一凹陷区域；
去除该光致抗蚀剂层；以及
以剩余的第一掩模层，对该基板进行干式蚀刻，进而于该基板上形成该第一沟槽结构。
4.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该基板为高掺杂浓度N型硅基板与低掺杂浓度N型外延层所构成。
5.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第二光刻蚀刻工艺包括下列步骤：
于该第一掩模层与该沟槽结构上形成光致抗蚀剂层；
于该光致抗蚀剂层上定义出光致抗蚀剂图形；
根据该光致抗蚀剂图形对该剩余的第一掩模层进行蚀刻，进而去除部分该第一掩模层以形成该第二凹陷区域；以及
去除该光致抗蚀剂层。
6.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第二掩模层是：利用以化学气相沉积所形成的氮化硅层；或以化学气相沉积所形成的氧化层。
7.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第一离子注入是以浅层离子注入的方式将硼离子注入，而该第二离子注入是以深层离子注入的方式将硼离子注入，并配合快速热退火工艺后形成该活化的第一离子注入区与该活化的第二离子注入区。
8.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该金属层包括：
第一金属层，形成于该沟槽结构的底部、该栅极结构的表面与该侧壁结构上，其是以钛金属或氮化钛所完成；以及
第二金属层，形成于该第一金属层上，其是以铝金属完成；
其中，该金属溅镀层还进行快速氮化工艺，使得该第一金属层能完全的接合于该第二凹陷区域、该第一沟槽结构的底面、该栅极结构的表面与该第一掩模层、第一氧化层结构上。
9.如权利要求1所述的低栅容金属氧化物半导体P-N结二极管制作方法，其中该第三光刻蚀刻工艺包括下列步骤：
于该金属层上形成光致抗蚀剂层；
于该光致抗蚀剂层上定义出光致抗蚀剂图形；
根据该光致抗蚀剂图形对该金属层进行蚀刻，进而去除部分该金属层；以及
去除该光致抗蚀剂层。
10.一种低栅容金属氧化物半导体P-N结二极管，其至少包括：
基板；
凹陷区域，形成于该基板上方；
栅氧化层，形成于该凹陷区域的底部边缘；
栅极结构，形成于该栅氧化层上且覆盖该凹陷区域的侧壁；
金属层，覆盖于该凹陷区域的底部与该栅极结构；以及
离子注入区域，是以多个深浅不同的区域形成于该凹陷区域底部的该基板中，且该离子注入区域相邻于该栅极结构。
11.如权利要求10所述的低栅容金属氧化物半导体P-N结二极管，其中该栅极结构为多晶硅的L形栅极结构。
12.如权利要求10所述的低栅容金属氧化物半导体P-N结二极管，其中该金属层包括：
第一金属层，形成于该沟槽结构的底部、该栅极结构的表面与该侧壁结构上，其是以钛金属或氮化钛所完成；以及
第二金属层，形成于该第一金属层上，其是以铝金属或铜金属所完成。
13.如权利要求10所述的低栅容金属氧化物半导体P-N结二极管，其中该离子注入区域可为由第一深度注入区域与第二深度注入区域所构成的该离子注入区域。
14.如权利要求10所述的低栅容金属氧化物半导体P-N结二极管，其中该离子注入区域可为由第一深度注入区域、第二深度注入区域以及第三深度注入区域所构成的该离子注入区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110045928.8A CN102254819B (zh) | 2011-02-25 | 2011-02-25 | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110045928.8A CN102254819B (zh) | 2011-02-25 | 2011-02-25 | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102254819A true CN102254819A (zh) | 2011-11-23 |
| CN102254819B CN102254819B (zh) | 2014-07-09 |
Family
ID=44981993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110045928.8A Active CN102254819B (zh) | 2011-02-25 | 2011-02-25 | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102254819B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151261A (zh) * | 2011-12-06 | 2013-06-12 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
| CN103872143A (zh) * | 2012-12-17 | 2014-06-18 | 英属维京群岛商节能元件股份有限公司 | 具有终端结构的金氧半二极管元件及其制法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN87100967A (zh) * | 1987-02-24 | 1987-11-11 | 山东烟台无线电九厂 | 深区pn结二极管 |
| JPH07321303A (ja) * | 1994-05-19 | 1995-12-08 | Kobe Steel Ltd | Ｍｏｓ型半導体装置及びその製造方法 |
| US6624030B2 (en) * | 2000-12-19 | 2003-09-23 | Advanced Power Devices, Inc. | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region |
| CN2653696Y (zh) * | 2003-08-21 | 2004-11-03 | 上海大学 | Mos功率管的栅极保护装置 |
| CN101136441A (zh) * | 2006-08-31 | 2008-03-05 | 上海华虹Nec电子有限公司 | 肖特基势垒二极管结构 |
-
2011
- 2011-02-25 CN CN201110045928.8A patent/CN102254819B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN87100967A (zh) * | 1987-02-24 | 1987-11-11 | 山东烟台无线电九厂 | 深区pn结二极管 |
| JPH07321303A (ja) * | 1994-05-19 | 1995-12-08 | Kobe Steel Ltd | Ｍｏｓ型半導体装置及びその製造方法 |
| US6624030B2 (en) * | 2000-12-19 | 2003-09-23 | Advanced Power Devices, Inc. | Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region |
| CN2653696Y (zh) * | 2003-08-21 | 2004-11-03 | 上海大学 | Mos功率管的栅极保护装置 |
| CN101136441A (zh) * | 2006-08-31 | 2008-03-05 | 上海华虹Nec电子有限公司 | 肖特基势垒二极管结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151261A (zh) * | 2011-12-06 | 2013-06-12 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
| CN103151261B (zh) * | 2011-12-06 | 2016-06-22 | 陈自雄 | 沟槽式萧基二极管及其制作方法 |
| CN103872143A (zh) * | 2012-12-17 | 2014-06-18 | 英属维京群岛商节能元件股份有限公司 | 具有终端结构的金氧半二极管元件及其制法 |
| CN103872143B (zh) * | 2012-12-17 | 2016-09-21 | 节能元件控股有限公司 | 具有终端结构的金氧半二极管元件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102254819B (zh) | 2014-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102157568A (zh) | 金属氧化物半导体p-n 结面二极管结构及其制作方法 | |
| CN109742148B (zh) | 碳化硅umosfet器件及其制备方法 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN104103519A (zh) | 半导体功率器件的制作方法 | |
| CN111430453A (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| CN112786677A (zh) | 超结器件及其制造方法 | |
| CN115602730A (zh) | 一种半导体场效应晶体管及其制备方法、电路板、设备 | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN110534559A (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| US8415719B2 (en) | Low gate charging rectifier having MOS structure and P-N junction, and manufacturing method of the same | |
| US10217836B2 (en) | Method of manufacturing power semiconductor device | |
| CN101699616B (zh) | 沟道式mos p-n 结肖特基二极管结构及其制作方法 | |
| CN102254819B (zh) | 低栅容金属氧化物半导体p-n 结二极管结构及其制作方法 | |
| US20120049287A1 (en) | Trench isolation mos p-n junction diode device and method for manufacturing the same | |
| CN104517961B (zh) | 整流器及其制造方法 | |
| CN101789400A (zh) | 一种半导体整流器件的制造方法及所得器件 | |
| CN104733526A (zh) | 沟渠式金氧半p-n接面二极管结构及其制作方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN212542447U (zh) | 一种新型立体导电的肖特基二极管 | |
| CN108428732A (zh) | 超结器件及其制造方法 | |
| CN103872143B (zh) | 具有终端结构的金氧半二极管元件及其制法 | |
| CN112820698A (zh) | 一种快充电源及接口浪涌保护芯片制造工艺 | |
| CN111799338A (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN101533804B (zh) | 金属氧化物半导体p-n结萧基二极管结构及其制作方法 | |
| CN102129988A (zh) | 一种低电容肖特基二极管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |