CN212542447U - 一种新型立体导电的肖特基二极管 - Google Patents

Abstract

本实用新型公开了一种新型立体导电的肖特基二极管，包括N+衬底，所述N+衬底的上表面开设有N‑外延，所述N‑外延上表面的四周均开设有氧化硅保护层，所述N‑外延的中部有源区位置开设有多个有源区沟槽，所述氧化硅层的下面位于有源区沟槽的四周开设有1个或多个位于N‑外延的终止区沟槽，所述有源区沟槽的内壁及有源区N‑外延有源区表面设有肖特基界面；本实用新型通过采用立体的肖特基界面，使有效的肖特基导电面积比有源区沟槽式肖特基增大1‑5倍，大大的增加了导电面积减小正向压降，提高产品导通时的效率，在进行使用时具备更高的实用性，结构简单，具备一定的有益效果。

Description

一种新型立体导电的肖特基二极管

技术领域

本实用新型涉及半导体器件制造领域，具体为一种新型立体导电的肖特基二极管。

背景技术

传统JBS肖特基在N型外延表面进行P结注入时一般采用硼离子注入后进行高温扩散形成P结，当反向通电流时利用PN结的空乏(耗尽)作用阻止电流导通。但此制程离子注入机功率往往较小，用来注入的能力较低因此注入N 型外延的深度较浅，要想达到设计的P结的深度需要高温长时间的扩散，当硼离子向下扩散的同时也向四周扩散，这样导致P结的宽度很大牺牲很多肖特基的导电面积。沟槽式肖特基二极管使用垂直沟槽代替扩散的P区，可有效控制沟槽的宽度使芯片表面导电部分的肖特基面积大大的增多大,但沟槽毕竟占据芯片表面的一定的面积，且沟槽不导电，当遇到正向浪涌时承受浪涌的能力小于同等面积的传统JBS肖特基。

实用新型内容

本实用新型的目的在于提供一种新型立体导电的肖特基二极管，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：一种新型立体导电的肖特基二极管，包括N+衬底，所述N+衬底的上表面开设有N-外延，所述N- 外延上表面的四周均开设有氧化硅保护层，所述N-外延的中部有源区位置开设有多个有源区沟槽，所述氧化硅保护层的下面位于有源区沟槽的四周开设有1个或多个位于N-外延的终止区沟槽，所述有源区沟槽的内壁及有源区N- 外延表面开设有肖特基界面，所述终止区沟槽内壁设有氧化硅绝缘层内部填充有多晶硅，所述N-外延的内部沟槽下方开设有多个P区。

优选的，所述有源区沟槽的内壁开设有肖特基界面，所述P区内部为通过高能离子注入机注入的硼离子，注入后通过高温激活P区。

优选的，所述N-外延的上表面位于终止区沟槽的上方沉积有氧化硅保护层，所述氧化硅保护层的厚度为0.5UM-6UM，所述N+衬底的厚度为 150UM-250UM，所述N-外延的厚度1-10um。

优选的，所述有源区沟槽之间的间距均相等，所述终止区沟槽的宽度大于中部所述有源区沟槽的宽度。

与现有技术相比，本实用新型的有益效果是：

通过采用立体的肖特基界面，使有效的肖特基导电面积比现有沟槽式肖特基增大1-5倍，大大的增加了导电面积减小正向压降，提高产品导通时的效率，提高抗正向浪涌的能力，在进行使用时具备更高的实用性，此外通过在 N-外延内设有P区，当反向通电流时利用PN结的空乏(耗尽)作用阻止电流导通，减小反向漏电，提高芯片反向耐压能力，具备一定的有益效果，结构简单，较之现有的结构更具实用性。

附图说明

图1为本实用新型的剖视图；

图2为本实用新型图1A处的放大结构示意图。

图中：10-N+衬底；20-N-外延；21-氧化硅保护层；22-多晶硅；23-氧化硅绝缘层；24-肖特基界面；25-有源区沟槽；26-P区；27-终止区沟槽。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-2，一种新型立体导电的肖特基二极管，包括N+衬底10，所述N+衬底10的上表面开设有N-外延20，所述N-外延20上表面的四周均开设有氧化硅保护层21，所述N-外延20的中部位置开设有多个有源区沟槽25，所述氧化硅保护层21的下面位于有源区沟槽25的四周开设有1个或多个位于N-外延20的终止区沟槽27，所述有源区沟槽25的内壁及有源区N-外延 20表面开设有肖特基界面24，所述终止区沟槽27内壁设有氧化硅绝缘层23 内部填充有多晶硅22，所述N-外延20的内部沟槽下方开设有多个P区26。

其中，所述有源区沟槽25的内壁开设有肖特基界面24，所述有源区沟槽 25与终止区沟槽27的结构以氧化硅为模板蚀刻出，所述P区26为通过高能离子注入机注入的硼离子，注入后通过快速高温激活P区26。在进行制作时，首先在N-外延20表面制作一层氧化硅作为模板。涂抹光胶利用光刻板在设计有沟槽的地方蚀刻氧化硅，然后以氧化硅为模板蚀刻出需要的沟槽，形成有源区沟槽25与终止区沟槽27然后对芯片进行热氧化，在芯片表面及沟槽内壁形成氧化硅绝缘层23。蚀刻去除沟槽底部氧化层23，并进行高能注入形成 P区，高温激活P区26。此处的P区注入的能量范围为60KEV-500KEV,此能量可使硼离子注入到沟槽下0.2um-1um。填充多晶硅22，然后研磨或蚀刻至芯片N-外延20表面去除芯片表面氧化层及多晶硅22，并在芯片表面沉积氧化硅，芯片表面涂抹光胶，用光刻板保留芯片终止区光胶去除芯片中间有源区光胶，去除芯片有源区的氧化层，保留终止区的氧化层形成氧化硅保护层21。蚀刻去除有源区沟槽25内的多晶硅22，蚀刻去除沟槽内壁的氧化层23，去除光胶然后在N-外延20有源区表面及有源区沟槽25内壁制作肖特基界面 24。并制作芯片正面金属层，芯片减薄并制作背面金属层完成芯片制作，上述有源区为芯片的中部位置，终止区为芯片的外圈位置。

其中，所述N-外延20的上表面位于终止区沟槽27的上方沉积有氧化硅保护层21，所述氧化硅保护层21的厚度为0.5UM-6UM，所述N+衬底10的厚度为150UM-250UM，所述N-外延20的厚度1-10um，所述有源区沟槽25 之间的间距均相等，所述终止区沟槽27的宽度大于中部所述有源区沟槽25 的宽度，在完成操作后，需要在N-外延20有源区的上表面与N+衬底10的下表面均制作金属层，N+衬底10覆盖金属层前需要将其厚度减薄至 150UM-250UM。

工作原理：采用新的设计增大肖特基界面24，除原有的平面外增加了有源区沟槽25内部侧壁竖向的肖特基界面24，使正向导通电流能够从芯片表面的横向及有源区沟槽25侧壁的竖向肖特基界面24导通从而实现立体导通的目的，大大的增加了肖特基界面24的面积，降低正向导通的电阻提高导通效率，外延层中注入的P区26能承受较高的反向电压增强芯片的反向耐压能力，有效降低漏电。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (4)

1.一种新型立体导电的肖特基二极管，包括N+衬底(10)，所述N+衬底(10)的上表面开设有N-外延(20)，其特征在于：所述N-外延(20)上表面的四周均开设有氧化硅保护层(21)，所述N-外延(20)的中部有源区位置开设有多个有源区沟槽(25)，所述氧化硅保护层(21)的下面位于有源区沟槽(25)的四周开设有1个或多个位于N-外延(20)的终止区沟槽(27)，所述有源区沟槽(25)的内壁及有源区N-外延(20)表面开设有肖特基界面(24)，所述终止区沟槽(27)内壁设有氧化硅绝缘层(23)内部填充有多晶硅(22)，所述N-外延(20)的内部沟槽下方开设有多个P区(26)。

2.根据权利要求1所述的一种新型立体导电的肖特基二极管，其特征在于：所述有源区沟槽(25)的内壁开设有肖特基界面(24)，所述P区内部为通过高能离子注入机注入的硼离子，注入后通过高温激活P区(26)。

3.根据权利要求1所述的一种新型立体导电的肖特基二极管，其特征在于：所述N-外延(20)的上表面位于终止区沟槽(27)的上方沉积有氧化硅保护层(21)，所述氧化硅保护层(21)的厚度为0.5UM-6UM，所述N+衬底(10)的厚度为150UM-250UM，所述N-外延(20)的厚度1-10um。

4.根据权利要求1所述的一种新型立体导电的肖特基二极管，其特征在于：所述有源区沟槽(25)之间的间距均相等，所述终止区沟槽(27)的宽度大于中部所述有源区沟槽(25)的宽度。

Images