CN100440461C - 功率萧特基整流装置及其制造方法 - Google Patents
功率萧特基整流装置及其制造方法 Download PDFInfo
- Publication number
- CN100440461C CN100440461C CNB2005100660623A CN200510066062A CN100440461C CN 100440461 C CN100440461 C CN 100440461C CN B2005100660623 A CNB2005100660623 A CN B2005100660623A CN 200510066062 A CN200510066062 A CN 200510066062A CN 100440461 C CN100440461 C CN 100440461C
- Authority
- CN
- China
- Prior art keywords
- layer
- ditches
- irrigation canals
- terminator
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 230000004888 barrier function Effects 0.000 title claims description 35
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 230000002262 irrigation Effects 0.000 claims description 97
- 238000003973 irrigation Methods 0.000 claims description 97
- 239000002184 metal Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 21
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 229910016570 AlCu Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000008439 repair process Effects 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种功率萧特基(Schottky)整流装置，包括多个填满未掺杂多晶硅层的沟渠，其各个沟渠底部皆有一p区域，当逆向偏压发生时用以阻抗逆向电流，并减少顺向偏压时的少数载子电流。因此功率Schottky整流装置可提供高速开关切换的速度。功率Schottky整流装置形成于基板边缘的终止区区域，本发明也提供制造方法。
Description
技术领域
本发明涉及一种萧特基半导体及其制造方法，尤指一种功率萧特基整流装置及其制造方法。
背景技术
萧特基(Schottky)半导体是一种重要的功率装置，广泛使用于交换式功率供应器的输出整流器部分，及其它高速功率交换的应用，如马达，通讯用的交换机，工业上自动化机械及电子类的自动化机械等等。一般功率装置具备有较大的顺向电流，较高的逆向偏压阻抗电压，比如大于100伏特，以及较小的逆向偏压漏电流的特性。
多数的功率整流器被使用于提供大电流及具有逆向阻抗的特性。有关Schottky阻障功率整流器的制造工艺，典型的实施例可参照由Chang et.al.揭露于美国第6,404,033号专利。其制造工艺如图1A到图1C所示。参考图1A，一半导体基板具有一n+重掺杂层10与一n-漂移层12延伸至第一表面13。一场氧化层14形成于第一表面13上。之后将场氧化层图案化用以定义护环区域(guard ring)22于终止区(termination region)。护环区域系藉由B+与BF2 +的双布植作为导电杂质下埋于n-漂移层12内。随后，进行退火制造工艺用以进行杂质驱入并活化杂质。其后，将第二光阻图案24涂布于前述步骤所完成的表面上用以定义阳极范围。其结果如图所示于图1B。
参照图1C，利用一湿式蚀刻除去暴露出的场氧化层14。待移除光阻图案24后，再将另一含有开口的光阻图案28形成于前述步骤所完成的表面用以主动区(active region)定义沟渠。采用光阻图案28做为掩膜进行蚀刻步骤的目的在使漂移层12产生向下凹陷沟渠29。另外，B+或BF2 +离子布植则用来形成p型区域30并扩散，以驱入沟渠底部。
参照图1D，再移除光阻图案28后再形成Schottky阻障金属层32于于前述所完成的表面。随后，再覆盖一顶部金属层于其上。此金属层再覆盖第四光阻(未显示于图中)并进行蚀刻制造工艺用以定义阳极36。于n+重掺杂层34的底部背面进行一研磨制造工艺以除去于前述制造工艺中所累积的各层材料，并溅镀一金属层60作为电极。
揭露于美国第6,404,033号专利的Schottky阻障整流器其中描述到多条沟渠可增加表面积并提高顺向电流量、于沟渠底部埋入p层30所形成p-n接面可以提高崩溃电压。但这需要经过四到六次掩膜的复杂制造工艺。当处于顺向偏压时所埋入的p-n接面会引起许多少数载子电流，其结果与典型Schottky阻障整流器相比较则需要较多的反向恢复时间。而本发明的目的系在于提高崩溃电压值，增加顺向电流量，及简化生产过程。
发明内容
本发明揭露一功率萧特基(Schottky)整流装置的制造工艺方法。包含下列几个步骤：首先，提供一n+重掺杂半导体基板及一n-漂移层形成于其上的半导体基板，接着形成一ONO硬式掩膜层以定义多个第一沟渠与终止区沟渠，其中终止区沟渠在该半导体基板外围。接着，进行高温制造工艺以形成一内衬层并修补上述蚀刻造成的损伤(这一步骤是选择性的)，再沉积一硅层以填满第一沟渠及至高出硬式掩膜达一预设厚度后。随后，进行一热氧化制造工艺，以氧化第一沟渠外部及终止区沟渠的硅层以形成热氧化层。
随后，通过微影及干式蚀刻制造工艺定义主动区以移除部分的热氧化层、ONO硬式掩膜层。紧接着，一金属化制造工艺则接着进行，用以在主动区内形成金属硅化物层。最后，再形成顶部金属层，并定义之以形成阳极，而最后阴极则是在移除基板背面的沉积层后再形成金属层。
于第一实施例的结构中，主动区的范围较小，而终止区更包含两个在最外围的第一沟渠。
于第二实施例的结构中，其制造工艺与第一实施例类似，但由横截面示意图来看，其主动区则包含全部的第一沟渠。再者，一顶部金属层形成于全部区域。顶部金属层的图案化用以定义阳极电极。阳极电极覆盖住全部的第一沟渠及部分的终止区沟渠。
于第三实施例的结构中与第一实施例的结构相似，但第一沟渠与终止区沟渠，都含有一内衬层，内衬层的形成步骤是在移除硬式掩膜之后形成多晶硅层之前。
于第四实施例，其制造工艺与二实施例相似，但第一沟渠与终止区沟渠，都含有一内衬层。
本发明的Schottky半导体属于沟渠型的，相较于平面型的Schottky半导体可提供较高的崩溃电压。
未掺杂多晶硅填充于第一沟渠内可提高阻抗，因此降低顺向少数载子电流及减少反向的恢复时间。因而Schottky半导体具有高速开关切换的性能。
附图说明
图1A至1D为公知技艺的Schottky阻障半导体制造工艺，包含形成多条沟渠、形成位于沟渠底部的p-区域、及p+护环结构于终止区处。
图2A为依据本发明的方法形成一硬式掩膜于n-漂移层的一横截面示意图。
图2B为依据本发明的方法图案化n-漂移层用以形成第一沟渠及终止区沟渠，并进行离子布植以形成p-区域的一横截面示意图。
图2C为依据本发明的方法形成硅层的的一横截面示意图。
图2D为依据本发明的方法进行热氧化以氧化位于第一沟渠外部硅层的一横截面示意图。
图2E为依据本发明的方法定义一主动区的一横截面示意图。
图2F为依据本发明的方法形成阻障金属层后再退火形成硅化物的一横截面示意图。
图2G为依据本发明的方法的第一实施例Schottky半导体的一横截面示意图。
图2H为依据本发明的方法之第二实施例Schottky半导体的一横截面示意图。
图3A为依据本发明的方法图案化n-漂移层用以形成第一沟渠与终止区沟渠。以氧化层为硬式罩进行离子布植产生p-区域的一横截面示意图。
图3B为依据本发明的方法移除硬式掩膜再形成热氧化物内衬层的一横截面示意图。
图3C为依据本发明的方法形成硅层的一横截面示意图。
图3D为依据本发明的方法进行热氧化以氧化位于第一沟渠外部硅层的一横截面示意图。
图3E为依据本发明的方法定义一主动区的一横截面示意图。
图3F为依据本发明的方法形成阻障金属层后再退火形成硅化物以完成第三实施例Schottky半导体的一横截面示意图。
图3G为依据本发明的方法的第四实施例Schottky半导体的一横截面示意图。
具体实施方式
由先前技艺所描述，传统技术制作功率整流装置与其终止区结构需要四到六次的掩膜制造工艺。而本发明可简单化制造工艺且仅需三次掩膜制造工艺。将于后文做一详尽描述。
首先形成n-漂移层)101于n+掺杂基板100上。为定义沟渠，请参考图2A，接着，一由垫氧化层110，一氮化物层120，一薄氧化层130堆栈的ONO堆栈层形成于n-漂移层101上。各层110、120、及130厚度分别约为5到100nm，50到300nm，以及0到1000nm。通过微影技术及蚀刻制造工艺图案化ONO堆栈层并定义一硬式掩膜用来制造开口135及135A。
如图2B，一蚀刻步骤接着实施以形成沟渠135，及终止区沟渠135A并深入ONO堆栈层110、120、130以及n-漂移层101。第一沟渠135位于基板的核心部分，而终止区沟渠135A位在基板的外围部分。之后，利用B+与BF2 +离子布值p型杂质于n-漂移层101内以形成位于沟渠135及135A底部下方的p区域140。布植的离子剂量及能量，就硼离子的剂量约为5×1010至5×1014/cm2，能量约为10keV到1000keV之间，而BF2 +剂量约为5×1011到5×1015/cm2，能量约于30keV到300keV之间。
如图2C，通过低压化学汽相沉积法(LPCVD)沉积一未掺杂多晶硅、或非晶硅层145并填满第一沟渠130及终止区沟渠135A直到未掺杂多晶硅、或非晶硅层145完全覆盖住第一沟渠135并覆盖剩余的氧化层130达一预设厚度。
参考图2D，一热氧化制造工艺热氧化位于第一沟渠外的将多晶硅、或非晶硅层145，同时也使p区域140藉由横向或纵向将离子扩散进入n-漂移层101而扩大。位于第一沟渠135内的非晶硅层则转变为多晶硅层。
如图2E，接着，涂布一光阻图案155于热氧化层150上以定义一主动区与终止区。于第一实施例中，主动区起始于第一个与第二个沟渠之间的区间到第三与第四沟渠之间的区间止。一干式或湿式的蚀刻依序地暴露出热氧化层150，ONO层130，120，与110直到多晶硅层145与n-漂移层101都被暴露出来。特别注意的是，于本文中所揭露之第一沟渠其总数四条是为了便利于图例上的说明。实际的情形，第一沟渠的总数则远大于这个数目。因此真实情况下的主动区起始于第一与第二个沟渠的区间到第n-1个与第n个的区间，且n大于4。
参照图2F，去除光阻图案155后，一阻障金属层沉积于整个区域。阻障金属的材料可选择使用Al、AlCu、AlSiCu、Ti、Ni、Cr、Mo、Pt、Zr、W等等。实施一退火制造工艺通过位于主动区的金属层与硅层再反应形成金属硅化物层165。而未发生再反应的金属层可藉由湿式蚀刻作选择性的移除。
参照图2G，形成一顶部金属层于整个区域。金属层180可以使用Al、Al Cu、AlSiCu、Ti/Ni/Ag等其中之一种材料。随后，定义一阳极电极180即先图案化再进行蚀刻以移除未被覆盖的顶部金属层180，以及金属层(若先前未发生再反应的金属层未移除)。阳极电极180接触金属硅化物层165并延伸以覆盖全部的第一沟渠135直至终止区沟渠135A之前。于材料背面进行研磨至裸露出n+基板100，并形成一金属层190做为阴极电极。
主动区的范围可被适当的延伸，正如同第二实施例所示。例如，主动区可包含全部的第一沟渠，如图2H所示。其制造工艺与第一实施例中图2E及图2F所描述的部份相同。于此情形，位于主动区的阳极电极180则延伸覆盖到部份的终止区沟渠135A。
图3A到图3E为第三实施例的图标。参考图3A，Schottky半导体基板的材质与第一实施例相同，包含有n+掺杂基板100与n-漂移层101形成于其上。为定义沟渠，一薄氧化层110形成于n-漂移层101上，通过微影及蚀刻技术进行图案化以形成开口135及135A。随后以氧化层110作为硬式掩膜进行一蚀刻制造工艺用以形成第一沟渠135于基板的核心区域，及终止区沟渠135A于基板的边缘区域。接者进行p-型杂质布值，将B+或离子注入n-漂移层101以形成沟渠135及135A底部的p区域140。
参考图3B，移除剩余的氧化层110再进行氧化制造工艺以形成氧化物内衬层125用以修复在蚀刻过程中受损的部分。同时扩展p区域140并活化离子。由图3C，利用低压化学汽相沉积法(LPCVD)沉积一未掺杂多晶硅或非晶硅层145并填满第一沟渠135及终止区沟渠135A直到多晶硅或非晶硅层145完全填满住第一沟渠135及覆盖住剩余的氧化层130，达一预设的厚度。
参考图3D。热氧化氧化第一沟渠135外的多晶硅或非晶硅层145以形成热氧化层150。在此步骤同时，p区域140进一步的延伸而第一沟渠135内的非晶硅转化为多晶硅。
如图3E一光阻图案155涂布于热氧化层150用以定义主动区。主动区的范围起始于第一个沟渠与第二个沟渠间到第三及第四之间止。接着进行一干式或湿式蚀刻以依序暴露出热氧化层150，ONO层130，120，与110直到多晶硅层145与n-漂移层101被暴露出来。
参考图3F去除光阻图案155后沉积一阻障金属层于整个区域。金属材料可选择使用Al、AlCu、AlSiCu、Ti、Ni、Cr、Mo、Pt、Zr、及W等等。而退火的制造工艺则是用以形成于主动区内的硅化物层165。而未发生再反应的金属层可通过湿式蚀刻方式选择性移除。
仍请参考图3F，再形成一顶部金属层于所有区域。一阳极电极180定义其步骤经由图案化与蚀刻顶部金属层180不需要的部份以及金属层，若金属层有存在的话而完成。阳极电极180接触主动区内的金属硅化物层165，并延伸至第一沟渠135，但终止于终止区沟渠135A之前。于背面进行金属研磨至裸露出n+基板100，形成一金属层190于该半导体基板背面做为阴极电极。
第四实施例则类似于第二实施例，其主动区包含全部的第一沟渠135及形成于金属硅化物层上的阳极电极180与部分的终止区沟渠135A。第四实施例最后结构的横截面示意图请参考图3G。
实施例的优点如下：
本发明之Schottky半导体属于沟渠型的，相较于平面型的Schottky半导体可提供较高的崩溃电压。
未掺杂多晶硅填充于第一沟渠内可提高阻抗，因此降低顺向少数载子电流及减少反向的恢复时间。因而Schottky半导体具有高速开关切换的性能。
本发明虽以较佳实例阐明如上，然其并非用以限定本发明之精神与发明实体仅止于上述实施例尔。是以，在不脱离本发明的精神与范围内所作的修改，均应包括在权利要求范围内。
Claims (11)
1、一种功率萧特基整流装置的制造方法，其特征在于，至少包含以下步骤：
提供一第一导电型杂质的半导体基板，包含一掺有该第一导电型杂质的漂移层形成于其上；
形成一硬式掩膜于漂移层上；
以硬式掩膜图案化半导体基板，以形成第一沟渠及位于边缘的终止区沟渠；
进行离子布植于第一沟渠及终止区沟渠的底部以形成一掺杂第二导电型杂质的区域；
沉积一未掺杂硅层于所有区域直到填满第一沟渠并超出硬式掩膜达一预设高度；
进行热氧化过程氧化第一沟渠外的硅层以形成一热氧化层；
通过硬式掩膜图案化热氧化层，以定义一主动区及一终止区；
形成一阻障金属层于主动区及热氧化层上；
进行一退火制造工艺以形成一金属硅化物层于主动区内；
形成一顶部金属层于金属硅化物层与阻障金属层上；
图案化顶部金属层用以定义一阳极电极；
进行金属研磨去除半导体基板背部于上述步骤所堆栈的各层材料并使其薄化；及形成一阴极电极于半导体基板的背部表面上。
2、如权利要求1所述的功率萧特基整流装置的制造方法，其特征在于，所述的第二型掺杂区，是由B+、BF2 +或两者的离子布植所形成的，所述的硅层为一多晶硅层或非晶硅层的其中的一种。
3、如权利要求1所述的功率萧特基整流装置的制造方法，其特征在于，所述的阻障金属层的构成材料为Al、AlCu、AlSiCu、Ti、Ni、Cr、Mo、Pt、Zr、Co、W、Ti/TiN及其组合所组成的族群的其中之一，所述顶部金属层由Al、AlCu、AlSiCu或由Ti/Ni/Ag堆栈层所形成。
4、一种功率萧特基整流装置的制造方法，其特征在于，至少包含以下步骤：
提供一第一导电型杂质的半导体基板，包含一掺有该第一导电型杂质的漂移层形成于其上；
形成一硬式掩膜于漂移层上；
以硬式掩膜图案化该半导体基板，以形成第一沟渠及位于边缘的终止区沟渠；
进行离子布植于第一沟渠及终止区沟渠的底部以形成一掺杂第二导电型杂质的区域；
移除硬式掩膜；
形成一热氧化物内衬层，于所有表面，以修复蚀刻所造成的损伤；
沉积一硅层于所有区域，并填满至溢出第一沟渠达一预定厚度；
进行一热氧化制造工艺以氧化第一沟渠外部的硅层以形成热氧化层；
图案化热氧化层及热氧化物内衬层，以定义主动区；
形成一阻障金属层于主动区及热氧化层上；
进行一退火制造工艺形成金属硅化物层于主动区内；
形成一顶部金属层于金属硅化物层及阻障金属层上；
图案化顶部金属层以定义阳极电极；
进行金属研磨除去由前述步骤所累积于基板背部上的各层，使基板背部裸露并使其薄化；形成一阴极电极于基板背部。
5、一功率萧特基整流装置，其特征在于，包含：
一n+基板及一n-漂移层形成于其上；
一阴极金属层，形成于n+基板之上与n-漂移层相对；
一主动区，包含二个相间隔且填满未掺杂多晶硅层的主动区沟渠深达n-漂移层内，及一金属硅化物层形成于n-漂移层及多晶硅层上；
一第一绝缘层形成于主动区的外围的n-漂移层上以定义终止区；
两个第一终止区沟渠穿越第一绝缘层，并深达n-漂移层内，且分别在基板主动区的外围；
一第二绝缘层覆盖第一绝缘层并沿伸以覆盖第一终止区沟渠的侧壁及底部；
一顶部金属层形成于金属硅化物层之上且延伸以覆盖部分的第二绝缘层。
6、如权利要求5所述的功率萧特基整流装置，其特征在于，更包含两个第二终止区沟渠，穿越该第一绝缘层深达n-漂移层内且分别位于第一终止区沟渠与主动区沟渠之间，该两个第二终止区沟渠被未掺杂多晶硅层填满，该第二绝缘层覆并盖于该第二终止区沟渠的未掺杂多晶硅层。
7、如权利要求5所述的功率萧特基整流装置，其特征在于，所述第一终止区沟渠、主动区沟渠更包含氧化物内衬层形成于其内壁及底部。
8、如权利要求5所述的功率萧特基整流装置，其特征在于，所述阳极电极为一层金属层，为Al、AlCu、AlSiCu及Ti/Ni/Ag堆栈层其中的一种。
9、一功率萧特基整流装置，其特征在于，包含：
一n+基板及一n-漂移层形成于其上；
一阴极金属层，形成于该n+基板之上与该n-漂移层相对；
一主动区，包含二个相间隔的主动区沟渠深达该n-漂移层内，并包含一氧化物内衬层形成于其内壁及底部，再填满未掺杂多晶硅层，及一金属硅化物层形成于n-漂移层及多晶硅层上；
两个第一终止区沟渠，形成于n-漂移层内且分别在基板主动区的外围；
该氧化物内衬层并形成于主动区外的n-漂移层上表面，并与形成于所述的两个第一终止区沟渠的侧壁及底部连续；
一热氧化层形成于主动区外围的氧化物内衬层上；及
一顶部金属层形成于金属硅化物层之上且延伸以覆盖部分的第二绝缘层。
10、如权利要求9所述的功率萧特基整流装置，其特征在于，更包含两个第二终止区沟渠，位于第一终止区沟渠与主动区沟渠之间，该两个第二终止区沟渠的侧壁及底部包含所述的氧化物内衬层于其上，同时包含所述的未掺杂多硅层形成于该第二终止区沟渠内，而使得第二终止区沟渠内的未掺杂多硅层形成于热氧化层下。
11、如权利要求9所述的功率萧特基整流装置，其特征在于，所述的阳极电极为一层金属层，为Al、AlCu、AlSiCu及Ti/Ni/Ag堆栈层其中的一种。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/826,304 US7078780B2 (en) | 2004-04-19 | 2004-04-19 | Schottky barrier diode and method of making the same |
| US10/826,304 | 2004-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1738010A CN1738010A (zh) | 2006-02-22 |
| CN100440461C true CN100440461C (zh) | 2008-12-03 |
Family
ID=35095409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100660623A Expired - Fee Related CN100440461C (zh) | 2004-04-19 | 2005-04-19 | 功率萧特基整流装置及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7078780B2 (zh) |
| CN (1) | CN100440461C (zh) |
| TW (1) | TWI263344B (zh) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7238976B1 (en) * | 2004-06-15 | 2007-07-03 | Qspeed Semiconductor Inc. | Schottky barrier rectifier and method of manufacturing the same |
| JP4414863B2 (ja) * | 2004-10-29 | 2010-02-10 | トヨタ自動車株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| US7737522B2 (en) * | 2005-02-11 | 2010-06-15 | Alpha & Omega Semiconductor, Ltd. | Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction |
| US7671439B2 (en) | 2005-02-11 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Junction barrier Schottky (JBS) with floating islands |
| JP5351519B2 (ja) * | 2005-12-27 | 2013-11-27 | パワー・インテグレーションズ・インコーポレーテッド | 高速回復整流器構造体の装置および方法 |
| US7955961B2 (en) * | 2006-03-07 | 2011-06-07 | International Rectifier Corporation | Process for manufacture of trench Schottky |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| US20070293028A1 (en) * | 2006-06-16 | 2007-12-20 | Chip Integration Tech.Co.,Ltd. | Method of forming low forward voltage Shottky barrier diode with LOCOS structure therein |
| US8384181B2 (en) * | 2007-02-09 | 2013-02-26 | Cree, Inc. | Schottky diode structure with silicon mesa and junction barrier Schottky wells |
| CN100433274C (zh) * | 2007-04-29 | 2008-11-12 | 济南晶恒有限责任公司 | 一种功率肖特基器件势垒的制作方法 |
| TWI455209B (zh) * | 2009-10-12 | 2014-10-01 | Pfc Device Co | 溝渠式金氧半ｐ－ｎ接面蕭基二極體結構及其製作方法 |
| US8853770B2 (en) * | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
| US8928065B2 (en) * | 2010-03-16 | 2015-01-06 | Vishay General Semiconductor Llc | Trench DMOS device with improved termination structure for high voltage applications |
| US8816468B2 (en) * | 2010-10-21 | 2014-08-26 | Vishay General Semiconductor Llc | Schottky rectifier |
| CN102569422B (zh) * | 2010-12-31 | 2015-08-26 | 比亚迪股份有限公司 | 一种肖特基整流器件及制造方法 |
| TWI497602B (zh) * | 2011-02-15 | 2015-08-21 | Tzu Hsiung Chen | 溝渠式蕭基二極體及其製作方法 |
| US8362585B1 (en) | 2011-07-15 | 2013-01-29 | Alpha & Omega Semiconductor, Inc. | Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging |
| US8785279B2 (en) | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
| US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
| TWI503891B (zh) * | 2011-12-06 | 2015-10-11 | Tzu Hsiung Chen | 溝渠式蕭基二極體及其製作方法 |
| CN102723357A (zh) * | 2012-04-16 | 2012-10-10 | 中国科学院半导体研究所 | 沟道型碳化硅肖特基二极管及其制作方法 |
| CN103579368A (zh) * | 2012-07-18 | 2014-02-12 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
| JP5787853B2 (ja) * | 2012-09-12 | 2015-09-30 | 株式会社東芝 | 電力用半導体装置 |
| CN102915927B (zh) * | 2012-10-11 | 2014-12-03 | 杭州立昂微电子股份有限公司 | 一种高反压肖特基二极管正面金属层的湿法腐蚀方法 |
| US20140147985A1 (en) * | 2012-11-29 | 2014-05-29 | Freescale Semiconductor, Inc. | Methods for the fabrication of semiconductor devices including sub-isolation buried layers |
| CN103887168B (zh) * | 2012-12-19 | 2017-03-01 | 竹懋科技股份有限公司 | 萧特基整流元件的制造方法及形成方法 |
| CN103456796B (zh) * | 2013-08-28 | 2016-06-15 | 中航（重庆）微电子有限公司 | 一种沟槽型肖特基功率器件结构及其制造方法 |
| CN103474348B (zh) * | 2013-08-28 | 2016-08-10 | 中航（重庆）微电子有限公司 | 一种穿通型沟槽肖特基器件结构及其制造方法 |
| US10395970B2 (en) * | 2013-12-05 | 2019-08-27 | Vishay-Siliconix | Dual trench structure |
| CN110648912A (zh) * | 2013-12-20 | 2020-01-03 | 节能元件控股有限公司 | 沟渠式金氧半p-n接面二极管制作方法 |
| US9484404B2 (en) * | 2014-01-29 | 2016-11-01 | Stmicroelectronics S.R.L. | Electronic device of vertical MOS type with termination trenches having variable depth |
| CN105720109A (zh) * | 2014-12-05 | 2016-06-29 | 无锡华润上华半导体有限公司 | 一种沟槽型肖特基势垒二极管及其制备方法 |
| JP2016225333A (ja) * | 2015-05-27 | 2016-12-28 | トヨタ自動車株式会社 | Ｓｂｄ |
| US9673314B2 (en) | 2015-07-08 | 2017-06-06 | Vishay-Siliconix | Semiconductor device with non-uniform trench oxide layer |
| JP2019046991A (ja) * | 2017-09-04 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| EP3762968A1 (en) * | 2018-03-06 | 2021-01-13 | ABB Power Grids Switzerland AG | High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same |
| CN110676307B (zh) * | 2019-10-12 | 2022-12-20 | 中国电子科技集团公司第十三研究所 | 肖特基二极管的制备方法 |
| CN113471301B (zh) * | 2020-03-31 | 2023-10-17 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| TWI743818B (zh) * | 2020-06-02 | 2021-10-21 | 台灣半導體股份有限公司 | 具有多保護環結構之蕭特基二極體 |
| CN112289867B (zh) * | 2020-10-29 | 2021-07-23 | 扬州国宇电子有限公司 | 一种大功率高压肖特基势垒二极管 |
| US11677023B2 (en) * | 2021-05-04 | 2023-06-13 | Infineon Technologies Austria Ag | Semiconductor device |
| CN114300543B (zh) * | 2022-03-10 | 2022-06-07 | 安建科技(深圳)有限公司 | 一种电子抽取型续流二极管器件及其制备方法 |
| CN115223867B (zh) * | 2022-07-18 | 2023-11-07 | 无锡市查奥微电子科技有限公司 | 提高表面注入浓度的碳化硅结势垒肖特基二极管的制造工艺 |
| CN117410385B (zh) * | 2023-12-14 | 2024-02-27 | 金阳(泉州)新能源科技有限公司 | 一种去除部分掩膜层的联合钝化背接触电池的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
| US5583348A (en) * | 1991-12-03 | 1996-12-10 | Motorola, Inc. | Method for making a schottky diode that is compatible with high performance transistor structures |
| US5612232A (en) * | 1996-03-29 | 1997-03-18 | Motorola | Method of fabricating semiconductor devices and the devices |
| US6404033B1 (en) * | 1999-04-01 | 2002-06-11 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication |
| CN1366710A (zh) * | 2000-04-06 | 2002-08-28 | Apd半导体公司 | 制备功率整流器装置以改变操作参数的方法及其制得的装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426541B2 (en) * | 2000-07-20 | 2002-07-30 | Apd Semiconductor, Inc. | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
-
2004
- 2004-04-19 US US10/826,304 patent/US7078780B2/en not_active Expired - Lifetime
-
2005
- 2005-04-19 TW TW094112436A patent/TWI263344B/zh not_active IP Right Cessation
- 2005-04-19 CN CNB2005100660623A patent/CN100440461C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109256A (en) * | 1990-08-17 | 1992-04-28 | National Semiconductor Corporation | Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication |
| US5583348A (en) * | 1991-12-03 | 1996-12-10 | Motorola, Inc. | Method for making a schottky diode that is compatible with high performance transistor structures |
| US5612232A (en) * | 1996-03-29 | 1997-03-18 | Motorola | Method of fabricating semiconductor devices and the devices |
| US6404033B1 (en) * | 1999-04-01 | 2002-06-11 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication |
| CN1366710A (zh) * | 2000-04-06 | 2002-08-28 | Apd半导体公司 | 制备功率整流器装置以改变操作参数的方法及其制得的装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI263344B (en) | 2006-10-01 |
| US7078780B2 (en) | 2006-07-18 |
| CN1738010A (zh) | 2006-02-22 |
| US20050230744A1 (en) | 2005-10-20 |
| TW200536128A (en) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440461C (zh) | 功率萧特基整流装置及其制造方法 | |
| CN101517752B (zh) | 具有浮岛的结势垒肖特基二极管 | |
| US6426542B1 (en) | Schottky diode with dielectric trench | |
| EP1314207B1 (en) | Trench schottky rectifier | |
| CN102254944A (zh) | 一种沟槽mosfet功率整流器件及制造方法 | |
| CN111430453B (zh) | 一种反向恢复特性好的rc-igbt芯片及其制造方法 | |
| US7064408B2 (en) | Schottky barrier diode and method of making the same | |
| CN109509795B (zh) | 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法 | |
| EP1396015A1 (en) | Two-mask trench schottky diode | |
| JPH1197716A (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| CN106876449A (zh) | 一种沟槽金属－氧化物半导体及其制备方法 | |
| EP1346417B1 (en) | Trench schottky barrier rectifier and method of making the same | |
| US20040211974A1 (en) | Two mask shottky barrier diode with locos structure | |
| CN103403870A (zh) | 具有多个浮栅的沟槽型mos势垒肖特基(tmbs) | |
| CN104241363B (zh) | 沟渠式mos整流元件及其制造方法 | |
| CN109065637B (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| CN212542447U (zh) | 一种新型立体导电的肖特基二极管 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN104241283B (zh) | 双沟渠式整流器及其制造方法 | |
| CN209766429U (zh) | 碳化硅mosfet器件 | |
| CN115566038A (zh) | 超结器件及其制造方法 | |
| CN115566039A (zh) | 超结器件及其制造方法 | |
| CN111799338A (zh) | 一种沟槽型SiC JBS二极管器件及其制备方法 | |
| CN219371037U (zh) | 一种宽沟槽终止区的肖特基芯片 | |
| CN103035719B (zh) | 射频ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081203 |