背景技术
射频LDMOS是一种有很好的市场的器件。特别是随着通信技术的广泛应用,它作为一种新型功率器件将得到越来越多的重视。
如图1所示,是现有射频LDMOS器件的结构示意图;现有射频LDMOS器件的基本结构包括:
P+硅衬底101即掺高浓度P型杂质的衬底以及形成于所述P+硅衬底上方的P-外延层102;所述P+硅衬底101的电阻率为0.01欧姆·厘米~0.02欧姆·厘米,所述P-外延层102的厚度和掺杂浓度根据器件耐压的要求不同进行设置,如器件耐压为60伏的话,所述P-外延层102的厚度约为5微米~8微米。
利用注入和扩散形成的P+下沉层(P+SINKER)103,该P+下沉层103穿过所述P-外延层102并且所述P+下沉层103的底部进入到所述P+硅衬底101中。
P阱104,该P阱104用于形成器件的沟道区。
栅极氧化层以及栅极多晶硅108,覆盖于所述P阱104的上方,被所述栅极多晶硅108的所述P阱104形成沟道区。
漂移区105,由形成于所述P-外延层102中的N-掺杂区组成,所述漂移区105和所述栅极多晶硅108的一侧相邻。
源区106,由一N+掺杂区组成,和所述栅极多晶硅108的另一侧自对准。
漏区107,由一N+掺杂区组成,和所述栅极多晶硅108的相隔一段距离,且是通过所述漂移区105和所述P阱104相连接。
通过金属图形109引出源极S、漏极D和栅极G。从漏区107到漏极D包括了多层金属层以及用于相邻金属层之间的连接的接触孔和通孔,其中接触孔用于漏区107和第一层金属的连接,通孔用于金属层之间的连接。源区106和源极S之间也包括了多层金属层以及用于相邻金属层之间的连接的接触孔和通孔,源极S也可以是硅片背面的金属110,栅极多晶硅108和栅极G之间也包括了多层金属层以及用于相邻金属层之间的连接的接触孔和通孔。
所述P+硅衬底101减薄后在背面形成有背面金属110,所述背面金属110通过所述P+硅衬底101、所述P+下沉层103和所述源极S相连接或作为源极。
现有射频LDMOS器件中由于采用了扩散技术形成P+下沉层,所以P+下沉层具有较大的横向扩散,该横向扩散会使得器件的面积难以缩小;并且P+下沉层的电阻也较高,较高电阻也影响了器件的性能特别是工作频率。为了改善上述由P+下沉层而带来的上述缺陷,现有一种结构是,采用P+多晶技术来代替扩散技术制作P+下沉层。但采用P+多晶虽然在上述两方面特性都有改善,但它有两方面的问题:一是P+多晶工艺由于的工艺控制问题并没有普遍应用,其工艺的成熟度仍有问题;二是采用它之后扩散问题仍然存在,电阻仍然很高,如比金属电阻高很多。
现有射频LDMOS器件的还存在一个缺陷为,漏极D为顶层金属,漏极D到P-外延层102之间的介质膜厚度越厚,则漏极D金属与衬底之间的寄生电容就越小,这里的介质膜可以是场氧,场氧和层间膜的组合构成,但一般的场氧厚度很难做到2微米以上,故漏极D具有较大的寄生电容。如果通过层间膜的加厚来降低寄生电容的话,一般需要增加金属层的层数,这又会提高工艺成本。
发明内容
本发明所要解决的技术问题是提供一种射频LDMOS器件,能减少器件的寄生电容和电阻,提高器件的射频特性,还能降低器件的面积以及减少器件的工艺成本。为此,本发明还提供一种射频LDMOS器件的制造方法。
为解决上述技术问题,本发明提供的射频LDMOS器件的单元结构包括:
P+硅衬底以及形成于所述P+硅衬底上方的P-外延层。
沟道区,由形成于所述P-外延层中的P阱组成。
源区,由形成于所述P阱中的N+掺杂区组成。
漂移区,由形成于所述P-外延层中的N-掺杂区组成,所述漂移区和所述沟道区相邻接。
漏区,由形成于所述漂移区中N+掺杂区组成,所述漏区和所述沟道区相隔一横向距离。
栅极多晶硅,由形成于所述沟道区上方的多晶硅组成,所述栅极多晶硅和所述沟道区之间隔离有栅极氧化层;所述栅极多晶硅的一侧和所述源区自对准,所述栅极多晶硅的另一侧边缘大于等于所述沟道区和所述漂移区的相接边缘。
金属塞,由填充于第一沟槽中的金属组成,所述金属塞穿过所述P阱和所述P-外延层并且所述金属塞的底部进入到所述P+硅衬底中,所述金属塞实现所述P阱和所述P+硅衬底的电连接。
所述漏区顶部形成有穿过第一层金属前介质膜的接触孔,该接触孔实现所述漏区和第一层金属的连接,在所述第一层金属上形成有一层以上的金属层,各上下相邻的金属层之间隔离有金属层间介质膜并通过穿过金属层间介质层的通孔实现连接,顶层金属光刻刻蚀后形成顶层金属图形,通过各金属层和所述漏区相连的顶层金属图形为漏极。
在所述漏极的至少部分区域的正下方的所述P-外延层中形成有场氧层,或者场氧层加高阻区;当在所述漏极的至少部分区域的正下方的所述P-外延层中仅形成有所述场氧层时,所述场氧层的厚度为3微米以上;当在所述漏极的至少部分区域的正下方的所述P-外延层中形成有所述场氧层加所述高阻区时,所述场氧层的厚度为1.0微米以上,所述高阻区的电阻大于所述P-外延层电阻、所述高阻区位于所述场氧层底部且和所述场氧层相接触。
进一步的改进是,在所述场氧层中形成有空气间隙。
进一步的改进是,在所述场氧层中形成有空气间隙。
进一步的改进是,所述金属塞的顶部和所述P-外延层的顶部表面相平;所述金属塞和所述源区通过金属硅化物相连,或者所述金属塞和所述源区都通过接触孔和所述第一层金属连接、且通过所述第一层金属实现所述金属塞和所述源区之间的连接。
进一步的改进是,所述金属塞的顶部和所述第一层金属前介质膜的顶部表面相平,所述金属塞的顶部和所述第一层金属连接;所述金属塞和所述源区通过金属硅化物相连,或者所述源区通过接触孔和所述第一层金属连接、且通过所述第一层金属实现所述金属塞和所述源区之间的连接。
进一步的改进是,所述源区和所述P阱通过金属硅化物相连,或者所述源区和所述P阱都通过接触孔和所述第一层金属连接、且通过所述第一层金属实现所述源区和所述P阱之间的连接。
为解决上述技术问题,本发明提供的射频LDMOS器件的制造方法采用如下步骤形成所述场氧层及所述场氧层底部的所述高阻区:
步骤一、在所述P-外延层表面淀积第一层氧化膜和第二层氮化膜。
步骤二、通过光刻刻蚀工艺在所述场氧层的形成区域形成一深度小于1微米的第二沟槽;所述第二沟槽的宽度和所述场氧层的宽度相同。
步骤三、在所述第二沟槽底部进行N型离子注入,该N型离子注入的N型杂质对所述P-外延层的P型杂质进行补偿,使注入N型杂质区域的电阻增加。
步骤四、通过扩散工艺对所述P-外延层进行热氧化形成所述场氧层,同时在所述场氧层底部形成所述高阻区,所述高阻区由所述N型杂质在所述P-外延层中扩散后形成。
为解决上述技术问题,本发明提供的射频LDMOS器件的制造方法采用如下步骤形成所述场氧层:
步骤一、在所述P-外延层表面淀积第一层氧化膜和第二层氮化膜。
步骤二、通过光刻刻蚀工艺在所述场氧层的形成区域形成一深度大于3微米的第三沟槽;所述第三沟槽的宽度和所述场氧层的宽度相同。
步骤三、通过扩散工艺对所述P-外延层进行热氧化形成第三氧化层;该第三氧化层的厚度为1微米~2微米。
步骤四、采用介质膜淀积工艺或旋涂工艺在所述第三氧化层上形成第四氧化层,所述第四氧化层将所述第三沟槽完全填充;所述第四氧化层为完成填充的结构或在所述第四氧化层中含有空气间隙。
步骤五、通过回刻工艺或化学机械研磨工艺将所述P-外延层表面上方的所述第四氧化层、所述第三氧化层、所述第二层氮化膜和所述第一层氧化膜去除,所述回刻工艺或所述化学机械研磨工艺之后,由填充于所述第三沟槽中的所述第四氧化层和所述第三氧化层组成所述场氧层,该场氧层的顶部和所述P-外延层表面相平。
为解决上述技术问题,本发明提供的射频LDMOS器件的制造方法采用如下步骤形成所述场氧层:
步骤一、在所述P-外延层表面淀积第一层氧化膜和第二层氮化膜。
步骤二、通过光刻刻蚀工艺在所述场氧层的形成区域形成由深度大于3微米的第四沟槽组成的阵列;所述第四沟槽的宽度小于所述场氧层的宽度,所述第四沟槽阵列的宽度和所述场氧层的宽度相同。
步骤三、通过扩散工艺对所述P-外延层进行热氧化形成第五氧化层;所述扩散工艺中被氧化的所述P-外延层包括各所述第四沟槽之间的部分和各所述第四沟槽的底部的部分,其中各所述第四沟槽之间的部分完全被氧化。
步骤四、采用介质膜淀积工艺淀积第六氧化层,所述第六氧化层将各所述第四沟槽完成填充;所述第六氧化层为完成填充的结构或在所述第六氧化层中含有空气间隙。
步骤五、通过回刻工艺或化学机械研磨工艺将所述P-外延层表面上方的所述第六氧化层、所述第五氧化层、所述第二层氮化膜和所述第一层氧化膜去除,所述回刻工艺或所述化学机械研磨工艺之后,由填充于所述第四沟槽阵列中的所述第六氧化层和所述第五氧化层组成所述场氧层,该场氧层的顶部和所述P-外延层表面相平。
本发明通过采用金属塞实现背面金属、P+硅衬底和沟道区的P阱以及源区的连接,相对于P+下沉层,金属塞具有较小的电阻,故能减少器件的寄生电阻,提高器件的频率特性;金属塞还具有不横向扩散的特性,故还能减少器件的面积。另外,本发明的漏极区域的顶层金属下方的P-外延层中形成有厚度较厚的场氧层和一个高阻区,能够减少器件的寄生电容,也能提高器件的频率特性;场氧层的增加也能相对减少层间膜的厚度,从而减少金属层的层数,降低器件成本。
具体实施方式
如图2所示,是本发明实施例一射频LDMOS器件的俯视示意图;如图3所示,是本发明实施例一射频LDMOS器件的截面示意图。本发明是实施例一射频LDMOS器件的单元结构包括:
P+硅衬底1以及形成于所述P+硅衬底1上方的P-外延层2。所述P+硅衬底1的电阻率为0.01欧姆·厘米~0.02欧姆·厘米,一般为硼掺杂。所述P-外延层2的厚度按器件耐压的设计不同,如耐压为60V时,所述P-外延层2能采用电阻率为10欧姆·厘米~20欧姆·厘米、厚度为5微米~8微米的外延层。
沟道区,由形成于所述P-外延层2中的P阱5组成。
源区81,由形成于所述P阱5中的N+掺杂区组成,N+掺杂区的掺杂可以是磷或者砷或其他N型杂质,掺杂浓度高于1E19cm-3。
漂移区6,由形成于所述P-外延层2中的N-掺杂区组成,所述漂移区6和所述沟道区相邻接。所述漂移区6的N-掺杂区为一轻掺杂漏注入区(LDD),N-掺杂区的掺杂可以是磷或者砷或其他N型杂质,掺杂浓度低于1E18cm-3。
漏区82,由形成于所述漂移区6中N+掺杂区组成,所述漏区82和所述沟道区相隔一横向距离。所述漏区82和所述沟道区之间通过所述漂移区6连接,N+掺杂区的掺杂可以是磷或者砷或其他N型杂质,掺杂浓度高于1E19cm-3。
栅极多晶硅3,由形成于所述沟道区上方的多晶硅组成,在所述栅极多晶硅3表面上还能形成有金属硅化物或金属,由所述栅极多晶硅3,或所述栅极多晶硅3加金属硅化物,或所述栅极多晶硅3加金属组成栅极结构。所述栅极多晶硅3和所述沟道区之间隔离有栅极氧化层4;所述栅极多晶硅3的一侧和所述源区81自对准,所述栅极多晶硅3的另一侧边缘大于等于所述沟道区和所述漂移区6的相接边缘。被所述栅极多晶硅3所覆盖的所述P阱5即为所述沟道区。
金属塞15,由填充于第一沟槽151中的金属组成,填充的金属分别为钛和氮化钛层16、钨层17。所述金属塞15穿过所述P阱5和所述P-外延层2并且所述金属塞15的底部进入到所述P+硅衬底1中,所述金属塞15实现所述P阱5和所述P+硅衬底1的电连接。在所述P+硅衬底的背面形成有背面金属21,所述背面金属21通过所述P+硅衬底1、所述金属塞15和所述源区81连接在一起,并通过所述背面金属21引出源极。
所述漏区82顶部形成有穿过第一层金属前介质膜11的接触孔12,该接触孔12实现所述漏区82和第一层金属18的连接,在所述第一层金属18上形成有一层以上的金属层,各上下相邻的金属层之间隔离有金属层间介质膜111并通过穿过金属层间介质层的通孔19实现连接,顶层金属光刻刻蚀后形成顶层金属图形,通过各金属层和所述漏区82相连的顶层金属图形为漏极20。所述栅极多晶硅3顶部也是通过所述接触孔12以及通孔19和顶层金属图形相连并由该部分顶层金属图形组成栅极22。
在所述漏极20的至少部分区域的正下方的所述P-外延层2中形成有场氧层25,在所述场氧层25的底部能够形成一高阻区、也能不形成高阻区,也即在所述漏极的至少部分区域的正下方的所述P-外延层中形成有场氧层,或者场氧层加高阻区。当在所述场氧层25的底部不形成高阻区而仅形成有所述场氧层时时,所述场氧层25的厚度为3微米以上;当在所述场氧25的底部形成有所述高阻区时,所述场氧层25的厚度为1微米以上,所述高阻区的电阻大于所述P-外延层2电阻、所述高阻区位于所述场氧层25底部且和所述场氧层25相接触。在所述场氧层25中能形成有空气间隙、也能不含空气间隙,形成有空气间隙时能进一步的降低所述漏极20和所述P-外延层2之间的寄生电容。
本发明是实施例一所述射频LDMOS器件是由多个单元结构连接形成的,如图2所示,各单元结构的源区81一侧分别和相邻的单元结构共用一个所述P阱5、所述源区81以及所述金属塞15,各单元结构的漏区82一侧分别和相邻的单元结构共用一个所述漂移区6和所述漏区82。各单元结构的漏区82共用一个漏极20,所述漏极20和各单元结构的源漏区在纵向上不交叉重叠,而位于源漏区的一侧。各单元结构的栅极多晶硅3也共用一个栅极22,所述栅极22和各单元结构的源漏区在纵向上不交叉重叠,而位于源漏区的另一侧。在俯视面上,所述场氧层25位于所述漏极20的正下方,并且所述场氧层25覆盖的区域小于等于所述漏极20所覆盖的区域。在所述射频LDMOS器件的外周形成有保护环23,在所述保护环23外周为芯片的切割道24。所述保护环23由P型注入区组成,在所述保护环23之上还能形成有多层金属,各金属层通过接触孔以及通孔和所述保护环23相连,所述保护环23的宽度为2微米~10微米。
图3的左侧部分对应于图2中的AA’方向的截面图,右侧部分对应于图2中的BB’方向的截面图。如图3所示,所述金属塞15的顶部和所述P-外延层2的顶部表面相平。所述源区81和所述漏区82的表面都形成有金属硅化物9,所述栅极多晶硅3的表面也形成有金属硅化物10,在所述栅极多晶硅3的侧面形成有侧墙7。所述源区81和所述P阱5通过金属硅化物9相连。所述源区81的顶部形成有接触孔12,通过所述第一层金属18实现所述金属塞15和所述源区81之间的连接。
如图4所述,是本发明实施例二射频LDMOS器件的截面示意图;本发明实施例二射频LDMOS器件的俯视示意图也和图2相同,图4的左侧部分对应于图2中的AA’方向的截面图,右侧部分对应于图2中的BB’方向的截面图。本发明实施例二射频LDMOS器件和本发明实施例一射频LDMOS器件的区别在于:所述源区81的上方没有形成接触孔12,所述源区81是直接通过所述金属硅化物9和所述金属塞15相连。
如图5所述,是本发明实施例三射频LDMOS器件的截面示意图;本发明实施例三射频LDMOS器件的俯视示意图也和图2相同,图5的左侧部分对应于图2中的AA’方向的截面图,右侧部分对应于图2中的BB’方向的截面图。本发明实施例三射频LDMOS器件和本发明实施例一射频LDMOS器件的区别在于:所述金属塞15的顶部和所述P-外延层2的顶部表面相平,并不穿过所述第一层金属前介质膜11。所述源区81的上方没有形成接触孔12,所述源区81是直接通过所述金属硅化物9和所述金属塞15相连。
如图6所述,是本发明实施例四射频LDMOS器件的截面示意图;本发明实施例四射频LDMOS器件的俯视示意图也和图2相同,图6的左侧部分对应于图2中的AA’方向的截面图,右侧部分对应于图2中的BB’方向的截面图。本发明实施例四射频LDMOS器件和本发明实施例三射频LDMOS器件的区别在于:所述金属塞15的顶部和所述P-外延层2的顶部表面相平,并不穿过所述第一层金属前介质膜11。同时所述金属塞15的顶部还形成有接触孔12,并通过该接触孔12和第一层金属18相连。所述源区81的上方没有形成接触孔12,所述源区81是直接通过所述金属硅化物9和所述金属塞15相连。
如图7A至图7B所示,本发明实施例方法一形成场氧层时的器件截面示意图;本发明实施例方法一用于制造如图2和图3所示的射频LDMOS器件,本发明实施例一制造射频LDMOS器件的方法包括如下步骤:
提供一P+硅衬底1;所述P+硅衬底1的电阻率为0.01欧姆·厘米~0.02欧姆·厘米,一般为硼掺杂。
在所述P+硅衬底1上方形成P-外延层2。所述P-外延层2的厚度按器件耐压的设计不同,如耐压为60V时,所述P-外延层2能采用电阻率为10欧姆·厘米~20欧姆·厘米、厚度为5微米~8微米的外延层。
之后,采用如下步骤形成场氧层25:
步骤一、如图7A所示,在所述P-外延层2表面淀积第一层氧化膜31和第二层氮化膜32。所述第一层氧化膜31的厚度为100埃~2000埃,所述第二层氮化膜32的厚度为1000埃~5000埃。
步骤二、如图7A所示,通过光刻刻蚀工艺在所述场氧层25的形成区域形成一深度大于3微米的第三沟槽34;所述第三沟槽34的宽度大于5微米,和所述场氧层25的宽度相同。所述场氧层25的形成区域要求位于后续形成的漏极20的正下方且小于所述漏极20所覆盖的区域。
步骤三、如图7B所示,通过扩散工艺对所述P-外延层2进行热氧化形成第三氧化层35;该第三氧化层35的厚度为1微米~2微米。
步骤四、如图7B所示,采用介质膜淀积工艺或旋涂工艺在所述第三氧化层35上形成第四氧化层36,所述第四氧化层36将所述第三沟槽34完全填充;所述第四氧化层36为完成填充的结构或在所述第四氧化层36中含有空气间隙,空气间隙中能够进一步的减少寄生电容。
步骤五、如图7B所示,通过回刻工艺或化学机械研磨工艺将所述P-外延层2表面上方的所述第四氧化层36、所述第三氧化层35、所述第二层氮化膜32和所述第一层氧化膜31去除,所述回刻工艺或所述化学机械研磨工艺之后,由填充于所述第三沟槽34中的所述第四氧化层36和所述第三氧化层35组成厚度大于3微米的所述场氧层25,该场氧层25的顶部和所述P-外延层2表面相平。
如图3所述,形成所述场氧层25之后,在所述P-外延层2上依次淀积栅极氧化层4和栅极多晶硅3,所述栅极氧化层4的厚度为150埃~1000埃,所述栅极多晶硅3的厚度为1000埃~6000埃。采用光刻刻蚀工艺对所述栅极氧化层3和所述栅极多晶硅3进行刻蚀形成栅极结构。
通过离子注入加推阱工艺形成在所述P-外延层2中P阱5。由所述栅极多晶硅3覆盖的所述P阱5组成沟道区。在形成所述P阱5的同时在所述射频LDMOS器件周侧的所述P-外延层2中形成保护环23,该保护环23的离子注入和推阱工艺和所述阱5的离子注入和推阱工艺相同;或者,在形成所述P阱5之前在所述射频LDMOS器件周侧的所述P-外延层2中形成保护环23,该保护环23的离子注入的深度和能量高于所述阱5的离子注入的深度和能量。
通过光刻和离子注入工艺在所述P-外延层2中形成漂移区6,所述漂移区6的离子注入采用轻掺杂漏注入工艺。所述漂移区6和所述沟道区相邻接。
淀积介质膜如氧化硅膜或氮化硅膜,或它们的组合,并通过刻蚀形成侧墙7。
通过光刻和离子注入工艺同时形成由N+掺杂区组成的源区81和漏区82。
通过金属硅化物形成工艺在所述源区81和所述漏区82上形成金属硅化物9,在所述栅极多晶硅3上形成金属硅化物10。
淀积第一层金属前介质膜11,通过化学机械研磨或回刻工艺对所述第一层金属前介质膜11进行平坦化。所述第一层金属前介质膜11的厚度为6000埃~20000埃。
通过光刻刻蚀工艺形成穿过所述第一层金属前介质膜11的接触孔12,并在所述接触孔12中填充金属。所述源区81、所述漏区82和所述栅极多晶硅3上方都形成有所述接触孔12。
通过光刻刻蚀工艺形成第一沟槽151,所述第一沟槽151穿过所述第一层金属前介质膜11、所述P阱5和所述P-外延层2并且所述第一沟槽151的底部进入到所述P+硅衬底1中。
在所述第一沟槽151中填充金属形成金属塞15。填充的金属分别为淀积形成的钛
(Ti)和氮化钛层(TiN)16、钨层17或铝铜(AlCu),其中钛是金属粘合层,氮化钛为金属阻挡层。填充的金属也能分别为淀积形成的金属粘合层钛、金属阻挡层氮化钽(TaN),加上电镀淀积形成的铜。
之后,采用化学机械研磨工艺将位于所述第一层金属前介质膜11表面上的用于所述第一沟槽151的金属去除。
之后,通过金属淀积和光刻刻蚀工艺在所述第一层金属前介质膜11上形成第一层金属18的图形结构。所述金属塞15和所述源区81通过所述第一层金属18实现相连。
淀积金属层间介质膜111,所述金属层间介质膜111的厚度为6000埃~20000埃,用于实现相邻金属层之间的隔离。
通过光刻刻蚀工艺在所述金属层间介质膜111中形成通孔19,通过金属淀积,化学机械研磨或回刻工艺在所述通孔19中填充金属。
之后,通过金属淀积和光刻刻蚀工艺在所述金属层间介质膜111上形成金属层的图形结构。最顶层的所述金属层间介质膜111上的金属层的图形结构分别引出漏极20和栅极22。
之后,采用减薄工艺对所述P+硅衬底1的背面进行减薄到需要的厚度,之后在所述P+硅衬底1进行金属淀积形成背面金属21。所述背面金属21通过所述P+硅衬底1、所述金属塞15、所述源区81和保护环23连接在一起。
如图8A至图8D所示,本发明实施例方法二形成场氧层时的器件截面示意图;本发明实施例方法二和本发明实施例方法一的区别为,本发明实施例制造射频LDMOS器件的方法二采用如下步骤形成所述场氧层25:
步骤一、如图8A所示,在所述P-外延层2表面淀积第一层氧化膜31和第二层氮化膜32。所述第一层氧化膜31的厚度为100埃~2000埃,所述第二层氮化膜32的厚度为1000埃~5000埃。
步骤二、如图8B所示,通过光刻刻蚀工艺在所述场氧层25的形成区域形成由深度大于3微米的第四沟槽组成的阵列;所述第四沟槽的宽度为0。3微米~2微米,且要小于所述场氧层25的宽度,所述第四沟槽阵列的宽度和所述场氧层25的宽度相同。各相邻的所述第四沟槽之间为所述P-外延层2的薄层37。
步骤三、如图8C所示,通过扩散工艺对所述P-外延层2进行热氧化形成第五氧化层38;所述扩散工艺中被氧化的所述P-外延层2包括各所述第四沟槽之间的部分即所述薄层37和各所述第四沟槽的底部的部分,其中各所述第四沟槽之间的部分即所述薄层37完全被氧化。氧化之后,各所述第四沟槽中还具有空隙。
步骤四、如图8C所示,采用介质膜淀积工艺淀积第六氧化层39,所述第六氧化层39将各所述第四沟槽完成填充;所述第六氧化层39为完成填充的结构或在所述第六氧化层39中含有空气间隙,空气间隙中能够进一步的减少寄生电容。
步骤五、如图8C所示,通过回刻工艺或化学机械研磨工艺将所述P-外延层2表面上方的所述第六氧化层39、所述第五氧化层38、所述第二层氮化膜32和所述第一层氧化膜31去除,所述回刻工艺或所述化学机械研磨工艺之后,由填充于所述第四沟槽阵列中的所述第六氧化层39和所述第五氧化层38组成所述场氧层25,该场氧层25的顶部和所述P-外延层2表面相平。
如图9A至图9C所示,本发明实施例方法三形成场氧层时的器件截面示意图;本发明实施例方法三和本发明实施例方法一的区别为,本发明实施例制造射频LDMOS器件的方法三采用步骤形成所述场氧层25及所述所述场氧层25底部的所述高阻区41:
步骤一、如图9A所示,在所述P-外延层2表面淀积第一层氧化膜31和第二层氮化膜32。所述第一层氧化膜31的厚度为100埃~2000埃,所述第二层氮化膜32的厚度为1000埃~5000埃。
步骤二、如图9A所示,通过光刻刻蚀工艺在所述场氧层25的形成区域形成一深度小于1微米的第二沟槽34a;所述第二沟槽34a的宽度和所述场氧层25的宽度相同。
步骤三、如图9B所示,在所述第二沟槽34a底部进行N型离子注入,该N型离子注入的N型杂质对所述P-外延层2的P型杂质进行补偿,使注入N型杂质区域的电阻增加。
步骤四、如图9C所示,通过扩散工艺对所述P-外延层2进行热氧化形成所述第七氧化层40,同时在所述场氧层25底部形成所述高阻区41,所述高阻区41由所述N型杂质在所述P-外延层2中扩散后形成。由所述第七氧化层40和所述高阻区41组成所述场氧层25。
本发明实施例方法一、二和三所形成的器件结构和如图3所示的本发明实施例一射频LDMOS器件结构相同,对本发明实施例方法一、二和三进行相同的变换一能得到和如图4所示的本发明实施例二射频LDMOS器件结构相同的器件,变换一方法为:在形成所述接触孔12时,所述源区81的上方不形成所述接触孔12,即接触孔12不会所述源区81相连;在形成所述第一层金属18的图形结构时,不需要形成连接所述金属塞15和所述源区81的所述第一层金属18,所述金属塞15和所述源区81直接通过金属硅化物9相连。
对本发明实施例方法一、二和三进行相同的变换二还能得到和如图5所示的本发明实施例三射频LDMOS器件结构相同的器件,变换二方法为:在形成所述金属硅化物9和10之后是先形成所述金属塞15,再形成所述第一层金属前介质膜11。该不同部分的具体步骤为:
通过光刻刻蚀工艺形成第一沟槽151,所述第一沟槽151穿过所述P阱5和所述P-外延层2并且所述第一沟槽151的底部进入到所述P+硅衬底1中。
之后,在所述第一沟槽151中填充金属形成金属塞15。填充的金属分别为淀积形成的钛(Ti)和氮化钛层(TiN)16、钨层17或铝铜(AlCu),其中钛是金属粘合层,氮化钛为金属阻挡层。填充的金属也能分别为淀积形成的金属粘合层钛、金属阻挡层氮化钽(TaN),加上电镀淀积形成的铜。
之后,采用化学机械研磨工艺将位于所述P-外延层2表面上的用于所述第一沟槽151的金属去除。
淀积第一层金属前介质膜11,通过化学机械研磨或回刻工艺对所述第一层金属前介质膜11进行平坦化。所述第一层金属前介质膜11的厚度为6000埃~20000埃。
通过光刻刻蚀工艺形成穿过所述第一层金属前介质膜11的接触孔12,并在所述接触孔12中填充金属。所述漏区82和所述栅极多晶硅3上方都形成有所述接触孔12。所述源区81和所述金属塞15上方不形成所述接触孔12。
在之后的步骤中,在形成所述第一层金属18的图形结构时,不需要形成连接所述金属塞15和所述源区81的所述第一层金属18,所述金属塞15和所述源区81直接通过金属硅化物9相连。
对本发明实施例方法一、二和三进行相同的变换三还能得到和如图5所示的本发明实施例三射频LDMOS器件结构相同的器件,变换三方法和变换二方法的区别为:在形成所述接触孔12时,所述金属塞15的上方形成有所述接触孔12;在形成所述第一层金属18的图形结构时,形成有和所述金属塞15相连接的所述第一层金属18。但是所述金属塞15和所述源区81之间还是直接通过金属硅化物9相连。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。