CN102339827B - 金氧半导体场效晶体管与肖特基二极管的整合及制作方法 - Google Patents
金氧半导体场效晶体管与肖特基二极管的整合及制作方法 Download PDFInfo
- Publication number
- CN102339827B CN102339827B CN 201010232531 CN201010232531A CN102339827B CN 102339827 B CN102339827 B CN 102339827B CN 201010232531 CN201010232531 CN 201010232531 CN 201010232531 A CN201010232531 A CN 201010232531A CN 102339827 B CN102339827 B CN 102339827B
- Authority
- CN
- China
- Prior art keywords
- ditches
- doping
- schottky diode
- irrigation canals
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 230000005669 field effect Effects 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 230000010354 integration Effects 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 95
- 230000002262 irrigation Effects 0.000 claims description 69
- 238000003973 irrigation Methods 0.000 claims description 69
- 230000004888 barrier function Effects 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 229910044991 metal oxide Inorganic materials 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 230000008569 process Effects 0.000 description 11
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Abstract
本发明公开了一种金属氧化物半导体场效应晶体管与肖特基二极管的整合组件，包括一定义有一金属氧化物半导体场效应晶体管区与一肖特基二极管区的半导体基底；复数个设置于所述金属氧化物半导体场效应晶体管区内的第一沟渠与复数个设置于所述肖特基二极管区的第二沟渠。所述第一沟渠包括一覆盖所述第一沟渠底部与侧壁的第一绝缘层与一第一导电层，用以作为一沟渠式金属氧化物半导体场效应晶体管的沟渠式栅极。所述第二沟渠的宽度与深度皆大于所述第一沟渠，其内分别包括一覆盖所述第二沟渠底部与侧壁的第二绝缘层与一第二导电层，且所述第二绝缘层的厚度大于所述第一绝缘层。
Description
技术领域
本发明关于一种整合金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSET)与肖特基二极管的半导体组件及其制作方法，尤指一种整合沟渠式金属氧化物半导体晶体管组件与肖特基二极管(trench MOS barrier Schottky，TMBS)的半导体组件及其制作方法。
背景技术
肖特基二极管组件是由金属与半导体接面构成的二极管组件，如同一般PN接面二极管，其具有单向导通的特性。又因肖特基二极管是单载子(unipolar)移动，因此其启动电压较PN二极管组件低，且在顺逆向偏压切换时反应速度较快，故特别用于减低功率耗损量以及增进切换的速度，并广泛地使用于电源转换电路(power converter)上。例如金属氧化物半导体场效应晶体管与肖特基二极管的整合组件即是利用肖特基二极管正向电压降(forward voltage，Vf)远低于金属氧化物半导体场效应晶体管的体二极管(body diode)的电压降，以及其良好的反向恢复(reverse recovery)特性、快速的动态响应时间(dynamicresponse time)等优点实现低功耗的要求。
公知肖特基二极管组件采取外接方式与转换电路中的金属氧化物半导体场效应晶体管并联连接，然而由于无法避免连接肖特基二极管至金属氧化物半导体场效应晶体管时产生的寄生电感，且外接式的肖特基二极管组件的成本较高，因此在功率半导体装置的技术领域中，亦有沟槽式金属氧化物半导体场效应晶体管与肖特基二极管整合组件，即TMBS的发展。请参阅图1，图1为一公知的TMBS组件的示意图。如图1所示，公知的TMBS包括一N型的基底100，其一表面包括一外延硅层102与复数个深度及宽度皆相同的沟槽104a、104b。基底100上设置有至少一金属氧化物半导体场效应晶体管单元110与肖特基二极管单元120。金属氧化物半导体场效应晶体管单元110包括一设置于沟槽104a内，且由一薄介电层112与导电层114构成的沟渠式栅极(trenched gate)116、一重掺杂N型源极118。肖特基二极管单元120的沟槽104b内亦设置有相同的介电层112与填满沟槽104b的导电层114，以及一设置于基底100上的金属层122，与沟槽104b间的基底100接触的金属层122作为肖特基二极管单元120的阳极。而在基底100相对于金属氧化物半导体场效应晶体管单元110与肖特基二极管120的另一表面，设置一金属层106，用以作为金属氧化物半导体场效应晶体管单元110的漏极；以及作为肖特基二极管单元120的阴极。
虽然TMBS可达到整合金属氧化物半导体场效应晶体管110与肖特基二极管120的目标，但在现今更高密度、高功率以及高耐压的组件要求之下，沟槽104a、104b与介电层112、导电层114等膜层的制作以及控制益加严苛；此外更需考虑TMBS与其它高密度工艺如钨工艺等的制作及控制。因此，仍需要一种可达到上述要求的TMBS组件及其制作方法。
发明内容
本发明提供一种整合沟渠式金属氧化物半导体场效应晶体管与肖特基二极管整合组件(TMBS)的半导体组件及其制作方法，以符合更高密度、高功率及高耐压的组件要求。
为达上述目的，本发明提供一种整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件的制作方法，包括以下步骤：
提供一具有一第一掺杂类型的半导体基底，所述半导体基底包括一第一表面与一相对的第二表面，且所述第一表面定义有一金属氧化物半导体场效应晶体管区与一肖特基二极管区；
于所述第一表面的所述金属氧化物半导体场效应晶体管区内形成复数个第一沟渠，于所述肖特基二极管区内形成复数个第二沟渠，以及复数个由所述第二沟渠定义的平台，且所述第二沟渠的深度与宽度皆大于(＞)所述第一沟渠；
于所述第一表面与所述第一沟渠与所述第二沟渠的侧壁与底部形成一第一绝缘层；
于所述第一表面形成一第一导电层，所述第一导电层填满所述第一沟渠；
移除所述第一表面上与所述第二沟渠内的所述第一导电层，以于所述金属氧化物半导体场效应晶体管区内形成至少一沟渠式栅极；
于所述第一表面与所述第二沟渠的侧壁与底部形成一第二绝缘层，且所述第二绝缘层的厚度大于所述第一绝缘层的厚度；
于所述第一表面形成一第二导电层，所述第二导电层填满所述第二沟渠；于所述第一表面上形成一层间介电层(ILD)；
于所述金属氧化物半导体场效应晶体管区内的所述层间介电层与所述半导体基底内形成至少一源极开口；
于所述源极开口内分别形成一第一接触插塞；以及
于所述半导体基底的所述第一表面上形成一第一金属层，且所述第一金属层电性连接至所述第一插塞。
本发明更提供一种整合金属氧化物半导体场效晶体管(MOSEFET)与肖特基二极管的半导体组件，包括：
一半导体基底，所述半导体基底包括一第一表面与一相对的第二表面，
所述第一表面定义有一金属氧化物半导体场效应晶体管区与一肖特基二极管区；
复数个一第一沟渠，设置于所述第一表面的所述金属氧化物半导体场效应晶体管区内；
一第一绝缘层，覆盖所述第一沟渠的底部与侧壁；
一第一导电层，填满所述第一沟渠，且用以作为一金属氧化物半导体场效应晶体管的沟渠式栅极；
复数个第二沟渠，以及由所述第二沟渠定义的复数个平台(mesa)，设置于所述第一表面的所述肖特基二极管区内，所述第二沟渠的宽度与深度皆大于所述第一沟渠；
一第二绝缘层，覆盖所述第二沟渠的底部与侧壁，且所述第二绝缘层的厚度大于所述第一绝缘层的厚度；
一第二导电层，填满所述第二沟渠；
一第一金属层，形成于所述半导体基底的所述第一表面上；以及
复数个第一接触插塞(contact plug)，形成于所述第一表面的所述金属氧化物半导体场效应晶体管区内，且电性连接至所述第一金属层。
本发明所提供的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件是于半导体基底中整合制作沟渠式金属氧化物半导体晶体管组件以及嵌入式肖特基二极管组件，故可提高组件密度；且本发明所提供的肖特基二极管组件具有厚度较大的绝缘层，故可提高肖特基二极管的耐压能力。
附图说明
图1为一公知的TMBS组件的示意图。
图2至图10为本发明所提供的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件的制作方法的一第一优选实施例的示意图。
图11至图12为本发明所提供的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件的制作方法的一第二优选实施例的示意图。
其中，附图标记说明如下：
具体实施方式
请参阅图2至图10。图2至图10为本发明所提供的金属氧化物半导体场效应晶体管与肖特基二极管整合组件的制作方法的一第一优选实施例的示意图。如图2所示，首先提供一半导体基底200，半导体基底200包括一第一表面202与一相对的第二表面204，且第一表面202定义有至少一金属氧化物半导体场效应晶体管区206与一肖特基二极管区208。半导体基底200包括一硅基材210，以及一形成于硅基材210上的外延硅层212。硅基材210与外延硅层212均具有一第一掺杂型，在本优选实施例中第一掺杂型为N型；且硅基材210为重度掺杂，即其掺杂浓度高于(＞)外延硅层212的掺杂浓度。由于外延硅层212的耐压能力随其厚度增加，因此肖特基二极管区208内的外延硅层212的厚度可视耐压需求加以调整，以控制后续形成的肖特基二极管组件的耐压能力。但由于外延硅层212的厚度亦会影响肖特基二极管的特性，因此可视肖特基二极管组件的特性及耐压需求对外延硅层212的厚度作适当的调整。然而半导体基底200的材料并不以此为限，而可为其它适合的半导体材质所构成的单层或复合半导体基底。
请继续参阅图2。随后于半导体基底200的第一表面202形成一图案化光阻层214，并可进行一第一蚀刻工艺，蚀刻未被图案化光阻层214覆盖的半导体基底200，以于第一表面202的金属氧化物半导体场效应晶体管区206内形成复数个第一沟渠216，同时于肖特基二极管区208内形成复数个第二沟渠218，以及由等第二沟渠218定义的平台(mesa)220，且平台220的宽度约为0.2～1.2微米(μm)。值得注意的是，第二沟渠218的宽度大于第一沟渠216的宽度。举例而言，本优选实施例中第二沟渠218的宽度为第一沟渠216的宽度的3～5倍。因载荷效应(loading effect)使然，在同一道蚀刻工艺中，宽度较大的第二沟渠218处具有较高的蚀刻速率，因此在第一蚀刻工艺后，第二沟渠218的宽度及深度皆大于第一沟渠216。
请参阅图3。在移除图案化光阻层214后，于第一表面202与第一沟渠216与第二沟渠208的侧壁与底部形成一第一绝缘层222。第一绝缘层222的厚度约为250～1000埃，作为沟渠式金属氧化物半导体场效应晶体管的栅极介电层之用，其可为一氧化硅薄膜或由其它介电材质构成。接下来于第一表面202形成一第一导电层224，第一导电层224覆盖第二沟渠208的侧壁与底部，且填满第一沟渠216。第一导电层224可为一掺杂半导体层，但不以此为限。
请参阅图4。随后进行一第二蚀刻工艺，优选为一各向同性蚀刻(isotropicetching)工艺，如公知的干式蚀刻(dry etching)工艺，移除第一表面202上与第二沟渠218内的第一导电层224，以于金属氧化物半导体场效应晶体管区206内形成少一沟渠式栅极226。
请参阅图5。接下来，于第一表面202与等第二沟渠218的侧壁与底部形成一第二绝缘层228。值得注意的是，第二绝缘层228的厚度大于第一绝缘层224的厚度，在本优选实施例中，第二绝缘层228的厚度约为2500～5000埃。而在形成第二绝缘层228之后，于第一表面202形成一第二导电层230，第二导电层230则填满第二沟渠218。第二绝缘层228与第二导电层230的材料选择可如本优选实施例所述，分别同于第一绝缘层222与第一导电层224，但并不以此为限。
请参阅图6。进行一第三蚀刻工艺，优选为一各向异性蚀刻(anisotropicetching)工艺，移除第一表面202上的部分第二导电层230与第二绝缘层228。随后于第一表面202再形成一图案化光阻232，且图案化光阻232覆盖肖特基二极管区208内的第一表面202。接下来对图案化光阻232以外的半导体基底200进行掺杂，以于金属氧化物半导体场效应晶体管区206内形成至少一基体(base)掺杂区234，基体掺杂区234邻接于第一沟渠216，且具有一第二掺杂型式，在本优选实施例中为P型。
请参阅图7，在形成基体掺杂区234之后，再进行一次掺杂工艺，以于金属氧化物半导体场效应晶体管区232内的基底掺杂区234之内，尤其靠近第一表面202之处分别形成一邻接第一沟渠216的源极掺杂区236，作为沟渠式金属氧化物半导体场效应晶体管的源极之用。源极掺杂区236具有所述第一掺杂类型，即本优选实施例前述的N型。
请参阅图8。在形成基体掺杂区234与源极掺杂区236之后，全面性地于金属氧化物半导体场效应晶体管区206与肖特基二极管区208内的第一表面202上形成一层间介电(inter-layer dielectric，ILD)层238，层间介电层238可为一由硼磷硅玻璃(BPSG)或其它材质所形成的介电层。随后于金属氧化物半导体场效应晶体管区206内的层间介电层238与半导体基底200内形成至少一源极开口240，以曝露出源极掺杂区236下方的基体掺杂区234。接下来利用层间介电层238作为屏蔽，透过源极开口240对半导体基底200进行掺杂，以于源极掺杂区236下方的基体掺杂区234中形成一源极接触掺杂区242，而源极接触区242则具有第二掺杂类型，即前述的P型。由于ILD层238于此时作为一掺杂屏蔽，因此源极开口240之外，尤其是肖特基二极管区208内的半导体基底200将不会有第二掺杂类型的掺杂存在。所属领域技术人员应知，源极掺杂区236的掺杂浓度大于源极接触掺杂区242的掺杂浓度，而源极接触掺杂区242的掺杂浓度则大于基体掺杂区234的掺杂浓度。
请参阅图9。随后于层间介电层238内的源极开口240内分别形一第一接触插塞244，而第一接触插塞244可通过一钨工艺形成。在完成第一接触插塞244的制作后，于半导体基底200的第一表面202上形成一图案化光阻层246，图案化光阻层246覆盖金属氧化物半导体场效应晶体管区206。随后通过一第四蚀刻工艺移除肖特基二极管区208内未被图案化光阻层246覆盖的层间介电层238。在第四蚀刻工艺之后，层间介电层246仅覆盖金属氧化物半导体场效应晶体管区206内的第一表面202，而暴露出肖特基二极管区208内平台220的第一表面202。
请参阅图10。在移除图案化光阻层246后，于半导体基底200的第一表面202上形成一第一金属层248，如氮化钛(TiN)加上铝铜(AlCu)等金属层，但不以此为限。第一金属层248通过第一插塞244电性连接至源极接触掺杂区242。且第一金属层248与肖特基二极管区208中平台220的第一表面202接触，用以作为肖特基二极管的一阳极。而在完成第一金属层248的制作后，于半导体基底200的第二表面204上形成一第二金属层250，用以作为沟渠式晶体管组件的漏极；以及肖特基二极管的阴极。
根据本第一优选实施例所提供的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件的制作方法，所述半导体组件可同时在金属氧化物半导体场效应晶体管区206形成宽度较小的第一沟渠216；而在肖特基二极管区208内则形成宽度较大的第二沟渠218。因此，金属氧化物半导体场效应晶体管区206内的组件，尤其是制作于第一沟渠216内的金属氧化物半导体场效应晶体管的沟渠式栅极226可符合高密度的组件要求，而肖特基二极管区208内较宽的第二沟渠218则可容纳较厚的第二绝缘层228，且不影响第二导电层230的沈积结果，而较厚的第二绝缘层228又可提升肖特基二极管的耐压能力。此外本第一优选实施例所提供的方法更与钨工艺整合，本第一优选实施例不仅提供一符合高密度、高功率以及高耐压等组件需求的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件，其更易于与其它高密度工艺整合。
接下来请参阅图11至图12，图11至图12为本发明所提供的金属氧化物半导体场效应晶体管与肖特基二极管整合组件的制作方法的一第二优选实施例的示意图。由于第二优选实施例所提供的方法有部分步骤与第一优选实施例相同，因此该等步骤请参阅图2至图8，此外，第二优选实施例与第一优选实施例相同的组件则亦沿用图2至图8的组件符号。
请参阅图11。在基体掺杂区234中形成源极接触掺杂区242之后，如图11所示，通过一钨工艺于金属氧化物半导体场效应晶体管区206内的层间介电层238内形成复数个第一接触插塞244。而在第一接触插塞244形成之后，即再进行一钨工艺，以于肖特基二极管区208内的层间介电层238与平台220内形成一第二接触插塞252。值得注意的是，形成于平台220内的第二接触插塞252是用以作为肖特基二极管的阳极。
请参阅图12。在完成第一接触插塞244与第二接触插塞252的制作后，于半导体基底200的第一表面202上形成一第一金属层248。第一金属层248通过第一插塞244电性连接至源极接触掺杂区242；且通过第二接触插塞252电性连接至平台220。而在完成第一金属层248的制作后，于半导体基底200的第二表面204上形成一第二金属层250，用以作为沟渠式金属氧化物半导体场效应晶体管的漏极；以及肖特基二极管的阴极。
根据第二优选实施例所提供的方法所制作的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件与第一优选实施例的差别在于：在第二优选实施例中，层间介电层238是全面性地形成于第一表面202与第一金属层248之间。在金属氧化物半导体场效应晶体管区206内的第一接触插塞244电性连接源极接触掺杂区242与第一金属层248；而在肖特基二极管区208内的第二接触插塞252亦与第一金属层248电性连接，且更用以作为肖特基二极管的阳极。此外，由于第二接触插塞252是形成于平台220之内，故可使肖特基二极管中金属-半导体此一肖特基接触(schottky contact)具有一三维的轮廓。且由于平台220内的第二接触插塞252的深度可决定此萧特基接面的大小，因此更可通过第二接触插塞252在平台220内的深度设计增加肖特基二极管的的肖特基接处，藉以降低肖特基二极管的正向偏压(Vf)。
综上所述，本发明所提供的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件，是于半导体基底中同时制作出沟渠式金属氧化物半导体晶体管组件以及肖特基二极管组件，金属氧化物半导体场效应晶体管区206具有宽度较小的第一沟渠216；而在肖特基二极管区208内则具有宽度较大的第二沟渠218。因此，金属氧化物半导体场效应晶体管区206内的组件，尤其是制作于第一沟渠226内的金属氧化物半导体场效应晶体管的沟渠式栅极226可符合高密度的组件要求。而肖特基二极管区208内较宽的第二沟渠218则可容纳较厚的第二绝缘层228，以提升肖特基二极管的耐压能力；且不影响后续第二导电层230的沈积结果。本发明所提供的整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件符合高密度、高功率以及高耐压等组件需求。此外本发明所提供的方法更易于与其它高密度工艺，如钨工艺整合，因此更符合现今组件及工艺的要求。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (26)
1.一种整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件，其特征在于，包括：
一半导体基底，所述半导体基底包括一第一表面与一相对的第二表面，所述第一表面定义有一金属氧化物半导体场效应晶体管区与一肖特基二极管区；
复数个一第一沟渠，设置于所述第一表面的所述金属氧化物半导体场效应晶体管区内；
一第一绝缘层，覆盖所述第一沟渠底部与侧壁；
一第一导电层，填满所述第一沟渠，且用以作为一金属氧化物半导体场效应晶体管的沟渠式栅极；
复数个第二沟渠，以及由所述第二沟渠定义的复数个平台，设置于所述第一表面的所述肖特基二极管区内，所述第二沟渠的宽度与深度皆大于所述第一沟渠；
一第二绝缘层，覆盖所述第二沟渠底部与侧壁，且所述第二绝缘层的厚度大于所述第一绝缘层的厚度；
一第二导电层，填满所述第二沟渠；
一第一金属层，形成于所述半导体基底的所述第一表面上；以及
复数个第一接触插塞，形成于所述第一表面的所述金属氧化物半导体场效应晶体管区内，且电性连接至所述第一金属层。
2.如权利要求1所述的半导体组件，其特征在于，所述半导体基底具有一第一掺杂类型。
3.如权利要求2所述的半导体组件，其特征在于，所述半导体基底包括一硅基材以及一形成于所述硅基材上的外延硅层，且所述硅基材的掺杂浓度高于所述外延硅层的掺杂浓度。
4.如权利要求2所述的半导体组件，其特征在于，更包括：
一基体掺杂区，形成于所述第一表面的所述金属氧化物半导体场效应晶体管区内，且邻接所述第一沟渠；
一源极掺杂区，形成于所述基体掺杂区之内，且邻接于所述第一沟渠，用以作为所述金属氧化物半导体场效应晶体管的一源极；以及
一源极接触掺杂区，形成于所述源极掺杂区下方的所述基体掺杂区中，且所述源极接触掺杂区通过所述第一接触插塞与所述第一金属层电性连接。
5.如权利要求4所述的半导体组件，其特征在于，所述基体掺杂区包括一第二掺杂类型，所述源极掺杂区具有所述第一掺杂类型，而所述源极接触区具有所述第二掺杂类型。
6.如权利要求5所述的半导体组件，其特征在于，所述源极掺杂区的掺杂浓度大于所述源极接触掺杂区的掺杂浓度，而所述源极接触掺杂区的掺杂浓度大于所述基体掺杂区的掺杂浓度。
7.如权利要求1所述的半导体组件，其特征在于，所述第一绝缘层的厚度为250～1000埃，而所述第二绝缘层的厚度为2500～5000埃。
8.如权利要求1所述的半导体组件，其特征在于，更包括一层间介电层，形成于所述金属氧化物半导体场效应晶体管区内的所述第一表面上。
9.如权利要求8所述的半导体组件，其特征在于，所述第一金属层与所述肖特基二极管区中所述平台的表面接触，用以作为所述肖特基二极管的一阳极。
10.如权利要求1所述的半导体组件，其特征在于，更包括一层间介电层，全面性地形成于所述金属氧化物半导体场效应晶体管区与所述肖特基二极管区内的所述第一表面上。
11.如权利要求10所述的半导体组件，其特征在于，更包括复数个第二接触插塞，形成于所述肖特基二极管区内，电性连接所述第一金属层与所述平台，且用以作为所述肖特基二极管的一阳极。
12.如权利要求11所述的半导体组件，其特征在于，所述第二接触插塞包括钨。
13.如权利要求1所述的半导体组件，其特征在于，所述第一接触插塞包括钨。
14.如权利要求1所述的半导体组件，其特征在于，更包括一第二金属层，形成于所述半导体基底的所述第二表面上，用以作为所述肖特基二极管的一阴极。
15.一种整合金属氧化物半导体场效应晶体管与肖特基二极管的半导体组件的制作方法，其特征在于，包括以下步骤：
提供一具有一第一掺杂类型的半导体基底，所述半导体基底包括一第一表面与一相对的第二表面，且所述第一表面定义有一金属氧化物半导体场效应晶体管区与一肖特基二极管区；
于所述第一表面的所述金属氧化物半导体场效应晶体管区内形成复数个第一沟渠，于所述肖特基二极管区内形成复数个第二沟渠，以及复数个由所述第二沟渠定义的平台，且所述第二沟渠的深度与宽度皆大于所述第一沟渠；
于所述第一表面与所述第一沟渠与所述第二沟渠的侧壁与底部形成一第一绝缘层；
于所述第一表面形成一第一导电层，所述第一导电层填满所述第一沟渠；
移除所述第一表面上与所述第二沟渠内的所述第一导电层，以于所述金属氧化物半导体场效应晶体管区内形成至少一沟渠式栅极；
于所述第一表面与所述第二沟渠的侧壁与底部形成一第二绝缘层，且所述第二绝缘层的厚度大于所述第一绝缘层的厚度；
于所述第一表面形成一第二导电层，所述第二导电层填满所述第二沟渠；
于所述第一表面上形成一层间介电层；
于所述金属氧化物半导体场效应晶体管区内的所述层间介电层与所述半导体基底内形成至少一源极开口；
于所述源极开口内分别形成一第一接触插塞；以及
于所述半导体基底的所述第一表面上形成一第一金属层，且所述第一金属层电性连接至所述第一插塞。
16.如权利要求15所述的制作方法，其特征在于，所述半导体基底包括一硅基材，以及一形成于所述硅基材上的外延硅层，且所述硅基材的掺杂浓度大于所述外延硅层的掺杂浓度。
17.如权利要求15所述的制作方法，其特征在于，所述第一绝缘层的厚度为250～1000埃，而所述第二绝缘层的厚度为2500～5000埃。
18.如权利要求15所述的制作方法，其特征在于，更包括于所述金属氧化物半导体场效应晶体管区的第一表面内依序形成至少一基体掺杂区与一源极掺杂区的步骤，进行于形成所述层间介电层之前，且所述源极掺杂区形成于所述基体掺杂区之内。
19.如权利要求18所述的制作方法，其特征在于，更包括一于所述源极掺杂区下方的所述基体掺杂区中形成一源极接触掺杂区的步骤，进行于形成所述源极开口之后。
20.如权利要求19所述的制作方法，其特征在于，所述基体掺杂区具有一第二掺杂类型，所述源极掺杂区具有所述第一掺杂类型，且所述源极接触区具有所述第二掺杂类型。
21.如权利要求20所述的制作方法，其特征在于，所述源极掺杂区的掺杂浓度大于所述源极接触掺杂区的掺杂浓度，而所述源极接触掺杂区的掺杂浓度大于所述基体掺杂区的掺杂浓度。
22.如权利要求15所述的制作方法，其特征在于，更包括一于所述肖特基二极管区内形成复数个第二接触插塞的步骤，进行于形成所述第一接触插塞之后，所述第二接触插塞电性连接所述第一金属层与所述平台，且用以作为所述肖特基二极管的一阳极。
23.如权利要求22所述的制作方法，其特征在于，所述第二接触插塞通过一钨工艺形成。
24.如权利要求15所述的制作方法，其特征在于，更包括一移除所述肖特基二极管区内的所述层间介电层，并暴露出所述平台表面的步骤。
25.如权利要求24所述的制作方法，其特征在于，所述第一金属层接触所述平台的表面，用以作为所述肖特基二极管的一阳极。
26.如权利要求15所述的制作方法，其特征在于，所述第一接触插塞通过一钨工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010232531 CN102339827B (zh) | 2010-07-16 | 2010-07-16 | 金氧半导体场效晶体管与肖特基二极管的整合及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010232531 CN102339827B (zh) | 2010-07-16 | 2010-07-16 | 金氧半导体场效晶体管与肖特基二极管的整合及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102339827A CN102339827A (zh) | 2012-02-01 |
| CN102339827B true CN102339827B (zh) | 2013-05-08 |
Family
ID=45515461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010232531 Expired - Fee Related CN102339827B (zh) | 2010-07-16 | 2010-07-16 | 金氧半导体场效晶体管与肖特基二极管的整合及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102339827B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346087B (zh) * | 2013-06-03 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 沟槽式金属氧化物半导体肖特基势垒器件的制造方法 |
| CN107482006B (zh) * | 2017-09-28 | 2019-03-15 | 英诺赛科（珠海）科技有限公司 | 具有集成二极管的晶体管器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136368A (zh) * | 2006-08-30 | 2008-03-05 | 上海华虹Nec电子有限公司 | 集成肖特基二极管的沟槽型mos的制作方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7718505B2 (en) * | 2007-06-22 | 2010-05-18 | Infineon Technologies Austria Ag | Method of forming a semiconductor structure comprising insulating layers with different thicknesses |
| US7626231B1 (en) * | 2008-06-23 | 2009-12-01 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures |
| US7816732B2 (en) * | 2008-06-23 | 2010-10-19 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and Schottky rectifier with trench contact structure |
-
2010
- 2010-07-16 CN CN 201010232531 patent/CN102339827B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101136368A (zh) * | 2006-08-30 | 2008-03-05 | 上海华虹Nec电子有限公司 | 集成肖特基二极管的沟槽型mos的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102339827A (zh) | 2012-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI382534B (zh) | 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 | |
| CN107527944B (zh) | 沟槽栅功率mosfet及其制造方法 | |
| CN106024894B (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| TW201301366A (zh) | 製造絕緣閘極半導體裝置之方法及結構 | |
| US8471331B2 (en) | Method of making an insulated gate semiconductor device with source-substrate connection and structure | |
| US9236431B2 (en) | Semiconductor device and termination region structure thereof | |
| CN108155237B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN113421829B (zh) | 带esd的功率器件结构及其制备方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| US20170148889A1 (en) | Metal oxide semiconductor field effect transistor power device with multi gates connection | |
| US9406543B2 (en) | Semiconductor power devices and methods of manufacturing the same | |
| US9324784B2 (en) | Electronic device having a termination region including an insulating region | |
| CN103050424B (zh) | 半导体器件的保护环 | |
| US9343528B2 (en) | Process of forming an electronic device having a termination region including an insulating region | |
| CN102339827B (zh) | 金氧半导体场效晶体管与肖特基二极管的整合及制作方法 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN111092075B (zh) | 沟槽式晶体管结构及其制造方法 | |
| TWI382476B (zh) | 製作半導體元件之方法 | |
| TWI484629B (zh) | 溝渠式ｍｏｓ整流器及其製造方法 | |
| CN113327860B (zh) | 屏蔽栅沟槽型mos器件的制造方法 | |
| US20150162443A1 (en) | Semiconductor power devices and methods of manufacturing the same | |
| US8975691B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
| CN102299108B (zh) | 重叠沟槽式栅极半导体组件及其制作方法 | |
| RU2810689C1 (ru) | Полупроводниковая структура и способ ее изготовления |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130508 Termination date: 20180716 |