TWI382476B - 製作半導體元件之方法 - Google Patents

製作半導體元件之方法 Download PDF

Info

Publication number
TWI382476B
TWI382476B TW098105435A TW98105435A TWI382476B TW I382476 B TWI382476 B TW I382476B TW 098105435 A TW098105435 A TW 098105435A TW 98105435 A TW98105435 A TW 98105435A TW I382476 B TWI382476 B TW I382476B
Authority
TW
Taiwan
Prior art keywords
region
doping
doped
semiconductor substrate
source
Prior art date
Application number
TW098105435A
Other languages
English (en)
Other versions
TW201032277A (en
Inventor
li cheng Lin
Wei Chieh Lin
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Priority to TW098105435A priority Critical patent/TWI382476B/zh
Priority to US12/483,237 priority patent/US7851310B2/en
Publication of TW201032277A publication Critical patent/TW201032277A/zh
Application granted granted Critical
Publication of TWI382476B publication Critical patent/TWI382476B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

製作半導體元件之方法
本發明係關於一種製作半導體元件之方法，尤指一種製作具有溝渠式金氧半導體電晶體元件及嵌入式蕭基二極體(embedded SBD)元件之積體電路的方法。
蕭基二極體元件係由金屬與半導體接面構成之二極體元件，且由於其啟動電壓較PN二極體元件為低，加上反應速度較快，因此目前廣泛地應用在電源轉換電路(power converter)上。在習知電源轉換電路，例如降壓電路(buck circuit)之中，蕭基二極體元件係採取外接方式與轉換電路中的金氧半導體電晶體元件連接，然而由於外接式的蕭基二極體元件的成本較高，因此造成成本的增加。
本發明提供一種製作半導體元件之方法，以解決習知技術所面臨的問題。
為達上述目的，本發明提供一種製作半導體元件之方法，包括下列步驟：提供一半導體基底，並於該半導體基底上定義出一閘極導線區、一溝渠式金氧半導體電晶體元件區與一嵌入式蕭基二極體元件區，其中該半導體基底具有一第一摻雜類型；於該閘極導線區之該半導體基底之一上表面形成一絕緣層；於該溝渠式金氧半導體電晶體元件區之該半導體基底中形成至少一溝渠；於該半導體基底之該上表面與該溝渠之內壁形成一介電薄膜；於該絕緣層與該介電薄膜上形成一摻雜半導體層，並使該摻雜半導體層填入該溝渠之內；去除部分該摻雜半導體層，以於該溝渠內之形成一閘極，以及於該閘極導線區形成一閘極連接導線，其中該閘極連接導線與該閘極電性連接；對該溝渠之外的該嵌入式電晶體元件區之該半導體基底進行摻雜，以形成至少一基體摻雜區，其中該基體摻雜區具有一第二摻雜型式；於該基體摻雜區上形成一遮罩圖案，部分覆蓋該基體摻雜區，並對該遮罩圖案曝露出之該基體摻雜區進行摻雜，以於該基體摻雜區內形成二源極摻雜區，其中該等源極摻雜區具有該第一摻雜型式；去除該遮罩圖案；於該半導體基底上形成一介電層，其中該介電層具有至少一源極開口曝露出該等源極摻雜區之間的該基體摻雜區；於該溝渠式金氧半導體電晶體元件區之該等源極摻雜區之間的該基體摻雜區中形成一源極接觸摻雜區，以及於該嵌入式蕭基二極體元件區之該半導體基底中形成至少一蕭基耐壓摻雜區，其中該源極接觸摻雜區與該蕭基耐壓摻雜區具有該第二摻雜型式；以及於該閘極導線區上形成一閘極線，以及於該溝渠式金氧半導體電晶體元件區與該嵌入式蕭基二極體元件區上形成一源極電極，其中該閘極線與該閘極導線區之該閘極連接導線電性連接，該源極電極與該溝渠式金氧半導體電晶體元件區之該源極接觸摻雜區以及該嵌入式蕭基二極體元件區之該半導體基底電性連接。
本發明製作半導體元件之方法於半導體基底中同時製作出溝渠式金氧半導體電晶體元件以及嵌入式蕭基二極體元件，而嵌入式蕭基二極體元件具有較低之電阻，因此具有較低順向偏壓壓降而可減少電力損耗。再者，嵌入式蕭基二極體元件僅需透過改變蕭基耐壓摻雜區之摻雜濃度、寬度或磊晶層厚度，即可調整耐壓能力。此外，嵌入式蕭基二極體元件亦可節省額外購置蕭基二極體元件之成本。
請參考第1圖至第13圖。第1圖至第13圖繪示了本發明一較佳實施例製作半導體元件之方法示意圖。如第1圖所示，首先提供一半導體基底10。半導體基底10包括一上表面101與一下表面102，且半導體基底10上定義有一閘極導線區10A、一溝渠式金氧半導體電晶體元件區10B與一嵌入式蕭基二極體元件區10C。在本實施例中，半導體基底10包括一矽基材103，以及一磊晶矽層104位於矽基材103上，且在嵌入式蕭基二極體元件區10C之磊晶矽層104的厚度可視耐壓需求加以調整，以控制後續形成之嵌入式蕭基二極體元件的耐壓能力。基本上，磊晶矽層104的厚度愈厚具有較佳的耐壓能力，但磊晶矽層104的厚度亦會影響蕭基二極體之特性，因此應視耐壓能力與蕭基二極體元件的特性需求作適當的選擇。然而，半導體基底10之材料並不以此為限，而可為其它適合之半導體材質所構成之單層或複合半導體基底。此外，矽基材103與磊晶矽層104均具有第一摻雜類型，例如N型，但矽基材103為重度摻雜，且其摻雜濃度高於磊晶矽層104之摻雜濃度。接著於半導體基底10之上表面101形成一絕緣層12，並於絕緣層12上形成一遮罩圖案14，例如利用第一道光罩配合微影製程形成一光阻圖案。隨後，蝕刻未被遮罩圖案14覆蓋之絕緣層12以曝露出溝渠式金氧半導體電晶體元件區10B之半導體基底10，而保留閘極導線區10A與嵌入式蕭基二極體元件區10C之絕緣層12。在本實施例中，絕緣層12可為一氧化矽層，並藉由沉積或熱氧化等製程加以形成，但其材質或形成方法並不以此為限。絕緣層12的作用在於隔絕半導體基底10與後續形成之閘極連接導線，以及保護嵌入式蕭基二極體元件區10C之半導體基底10，使其不致於後續製程中受損。
如第2圖所示，去除遮罩圖案14，接著選擇性地於半導體基底10之上表面101以及隔絕緣12上形成一犧牲層16，其中犧牲層16可為例如一由化學氣相沉積製程形成之氧化矽層。隨後，於犧牲層16上形成另一遮罩圖案18，例如利用第二道光罩配合微影製程形成一光阻圖案，其中遮罩圖案18覆蓋閘極導線區10A與嵌入式蕭基二極體元件區10C，但曝露出部分溝渠式金氧半導體電晶體元件區10B之犧牲層16。遮罩圖案18係用以定義溝渠之位置，而犧牲層16的作用在於避免遮罩圖案18於蝕刻溝渠時受損，而造成溝渠的圖案精準度下降。
如第3圖所示，接著將未被遮罩圖案18覆蓋之犧牲層16蝕除。隨後如第4圖所示，對溝渠式金氧半導體電晶體元件區10B內未被遮罩圖案18與犧牲層16覆蓋的半導體基底10進行蝕刻，以於半導體基底10中形成複數個溝渠20。如第5圖所示，去除遮罩圖案18與犧牲層16。接著選擇性地於溝渠20之內壁形成一犧牲氧化層22，例如利用熱氧化製程。如第6圖所示，隨後再將犧牲氧化層22移除。
如第7圖所示，於半導體基底10之上表面101與溝渠20之內壁形成一介電薄膜24。介電薄膜24係作為溝渠式電晶體元件的閘極介電層之用，其可為一氧化矽薄膜或由其它介電材質構成。接著，於絕緣層12與介電薄膜24上形成一摻雜半導體層26，並使摻雜半導體層26填入溝渠20之內。隨後，於摻雜半導體層26上形成一遮罩圖案28，例如利用第三道光罩配合微影製程形成一光阻圖案，其中遮罩圖案28曝露出嵌入式蕭基二極體元件區10C與部分溝渠式金氧半導體電晶體元件區10B之摻雜半導體層26。
如第8圖所示，蝕刻未被遮罩圖案28覆蓋之摻雜半導體層26，以於溝渠20內之形成閘極30，以及於閘極導線區10A形成一閘極連接導線32，其中閘極連接導線32與閘極30電性連接。在本實施例中，摻雜半導體層28之材質係選用多晶矽，但不以此為限而可為其它適合之材質。接著，對溝渠20之外的嵌入式電晶體元件區10B之半導體基底10進行摻雜，以形成至少一基體摻雜區34，其中基體摻雜區34具有第二摻雜型式，例如P型。隨後，將遮罩圖案28移除。
如第9圖所示，於基體摻雜區34上形成一遮罩圖案36，例如利用第四道光罩配合微影製程形成一光阻圖案，其中遮罩圖案36覆蓋閘極導線區10A之閘極連接導線32與嵌入式蕭基二極體元件區10C之絕緣層12，而曝露出部分基體摻雜區34。接著對遮罩圖案36曝露出之基體摻雜區34進行摻雜，以於基體摻雜區34內形成二具有第一摻雜型式的源極摻雜區38。
如第10圖所示，移除遮罩圖案36以及嵌入式蕭基二極體元件區10C之絕緣層12。接著於半導體基底10以及閘極連接導線32上形成一介電層40，並於介電層40上形成一遮罩圖案42，例如利用第五道光罩配合微影製程形成一光阻圖案，其中介電層40可為例如硼磷矽玻璃(BPSG)或其它材質所形成之介電層。隨後，蝕刻未被遮罩圖案42覆蓋之介電層40，以形成至少一源極開口40A，曝露出部分基體摻雜區34。
如第11圖所示，移除遮罩圖案42。隨後，於嵌入式蕭基二極體元件區10C之半導體基底10上形成另一遮罩圖案44，例如利用第六道光罩配合微影製程形成一光阻圖案，其中遮罩圖案44具有至少一開口44A，曝露出嵌入式蕭基二極體元件區10C之部分半導體基底10，以定義出蕭基耐壓摻雜區之位置與尺寸。接著，經由介電層40之源極開口40A與遮罩圖案44之開口44A對半導體基底10進行離子佈植，以於溝渠式金氧半導體電晶體元件區10B與嵌入式蕭基二極體元件區10C之半導體基底10中形成第二摻雜型式之摻雜區，其中嵌入式蕭基二極體元件區10C之半導體基底10中的摻雜區係為蕭基耐壓摻雜區46。蕭基耐壓摻雜區46的作用在於提高蕭基二極體元件的耐壓能力，避免電壓直接於嵌入式蕭基二極體元件區10C貫穿半導體基底10。值得說明的是，蕭基二極體元件的耐壓能力可藉由調整蕭基耐壓摻雜區46的摻雜濃度、能量或是寬度加以調整，但上述參數亦會影響到蕭基二極體元件的特性，因此需選擇適當的蕭基耐壓摻雜區46的摻雜濃度、能量或是寬度，以達到所需的最適耐壓能力並使蕭基二極體元件具有所需的特性。例如在本實施例中，蕭基耐壓摻雜區46的摻雜濃度約為1014 至1015 atoms/cm2 ，離子佈植能量約為30至80KeV，而蕭基耐壓摻雜區46的寬度約介於0.35至1.5微米，但不以此為限。
如第12圖所示，去除嵌入式蕭基二極體元件區10C之遮罩圖案44。隨後再於嵌入式蕭基二極體元件區10C上形成一遮罩層48，再進行另一離子佈植，經由介電層40之源極開口40A對半導體基底10進行摻雜，以於溝渠式金氧半導體電晶體元件區10B之源極摻雜區38之間的半導體基底10中形成至少一具有第二摻雜型式之源極接觸摻雜區50。在本實施例中，源極摻雜區38之摻雜濃度大於源極接觸摻雜區50之摻雜濃度，且源極接觸摻雜區50之摻雜濃度大於基體摻雜區34之摻雜濃度，但並不以此為限。另外，蕭基耐壓摻雜區46與源極接觸摻雜區50係分別利用不同的離子佈植加以製作，且源極接觸摻雜區50之摻雜濃度高於蕭基耐壓摻雜區46之摻雜濃度，然而蕭基耐壓摻雜區46之摻雜濃度可視耐壓需求不同加以提升或降低，且其可與源極接觸摻雜區50利用相同的離子佈植加以製作。
如第13圖所示，移除嵌入式蕭基二極體元件區10C之遮罩層48。隨後，於閘極導線區10A上形成一閘極線52，以及於溝渠式金氧半導體電晶體元件區10B與嵌入式蕭基二極體元件區10C上形成一源極電極54，其中閘極線52與閘極導線區10A之閘極連接導線32電性連接，而源極電極54與溝渠式金氧半導體電晶體元件區10B之源極接觸摻雜區50以及嵌入式蕭基二極體元件區10C之半導體基底10電性連接。另外，於半導體基底10之下表面102形成一汲極電極56。值得說明的是汲極電極56係形成於半導體基底10之下表面102，因此其步驟進行的時間點並不限定於此，而可於其它適當之時間點進行，例如於基板10之正面製程進行之前或之後進行。
由上述可知，本發明製作半導體元件之方法於半導體基底中同時製作出溝渠式金氧半導體電晶體元件以及嵌入式蕭基二極體元件。溝渠式金氧半導體電晶體元件可為電源金氧半導體電晶體元件，但不以此為限，而嵌入式蕭基二極體元件則與電源金氧半導體電晶體元件之源極電極與汲極電極並聯。由於嵌入式蕭基二極體元件具有較低之啟始電壓(例如介於0.3至0.5伏特)，因此具有較低的順向偏壓壓降。再者，嵌入式蕭基二極體元件僅需透過改變蕭基耐壓摻雜區之摻雜濃度或寬度、或改變嵌入式蕭基二極體元件區10C之磊晶矽層103的厚度，即可調整耐壓能力，而不須另行增加光罩。此外，嵌入式蕭基二極體元件亦可節省額外購置蕭基二極體元件之成本。
請參考第14圖。第14圖繪示了本發明另一較佳實施例製作半導體元件之方法示意圖。本實施例與前述實施例不同之處在於形成蕭基耐壓摻雜區與源極接觸摻雜區之形成方式，因此對兩實施例中相同之方法步驟可一併參考第1圖至第10圖以及第13圖。如第14圖所示，於溝渠式金氧半導體電晶體元件區10B之半導體基底10上形成一介電層40，並於介電層40中形成至少一源極開口40A，曝露出部分基體摻雜區34。另外，於嵌入式蕭基二極體元件區10C之半導體基底10上形成一遮罩圖案44，且遮罩圖案44具有至少一開口44A，曝露出嵌入式蕭基二極體元件區10C之部分半導體基底10。接著，經由介電層40之源極開口40A與遮罩圖案44之開口44A對半導體基底10進行離子佈植，以於溝渠式金氧半導體電晶體元件區10B之基體摻雜區34中形成至少一源極接觸摻雜區50，以及於嵌入式蕭基二極體元件區10C之半導體基底10中形成至少一蕭基耐壓摻雜區46。在某些耐壓能力與蕭基二極體元件的特性的需求條件下，蕭基耐壓摻雜區46之摻雜濃度可與源極接觸摻雜區50之摻雜濃度相同，因此在本實施例中，蕭基耐壓摻雜區46與源極接觸摻雜區50係利用相同離子佈植加以製作，如此一來可減少一道光罩的使用，藉此可進一步節省成本。
綜上所述，本發明製作半導體元件之方法於半導體基底中同時製作出溝渠式金氧半導體電晶體元件以及嵌入式蕭基二極體元件。嵌入式蕭基二極體元件具有較低順向偏壓壓降而可減少電力損耗。再者，嵌入式蕭基二極體元件僅需透過改變蕭基耐壓摻雜區之摻雜濃度或寬度、或改變嵌入式蕭基二極體元件區10C之磊晶矽層103的厚度，即可調整耐壓能力。此外，嵌入式蕭基二極體元件亦可節省額外購置蕭基二極體元件之成本。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10．．．半導體基底
101．．．上表面
102．．．下表面
103．．．矽基材
104．．．磊晶矽層
10A．．．閘極導線區
10B．．．溝渠式金氧半導體電晶體元件區
10C．．．嵌入式蕭基二極體元件區
12．．．絕緣層
14．．．遮罩圖案
16．．．犧牲層
18．．．遮罩圖案
20．．．溝渠
22．．．犧牲氧化層
24．．．介電薄膜
26．．．摻雜半導體層
28．．．遮罩圖案
30．．．閘極
32．．．閘極連接導線
34．．．基體摻雜區
36．．．遮罩圖案
38．．．源極摻雜區
40．．．介電層
40A．．．源極開口
42．．．遮罩圖案
44．．．遮罩圖案
44A．．．開口
46．．．蕭基耐壓摻雜區
48．．．遮罩層
50．．．源極接觸摻雜區
52．．．閘極線
54．．．源極電極
第1圖至第13圖繪示了本發明一較佳實施例製作半導體元件之方法示意圖。
第14圖繪示了本發明另一較佳實施例製作半導體元件之方法示意圖。
10．．．半導體基底
101．．．上表面
102．．．下表面
103．．．矽基材
104．．．磊晶矽層
10A．．．閘極導線區
10B．．．溝渠式金氧半導體電晶體元件區
10C．．．嵌入式蕭基二極體元件區
12．．．絕緣層
24．．．介電薄膜
30．．．閘極
32．．．閘極連接導線
34．．．基體摻雜區
38．．．源極摻雜區
40．．．介電層
46．．．蕭基耐壓摻雜區
50．．．源極接觸摻雜區
52．．．閘極線
54．．．源極電極

Claims (8)

  1. 一種製作半導體元件之方法，包括：提供一半導體基底，並於該半導體基底上定義出一閘極導線區、一溝渠式金氧半導體電晶體元件區與一嵌入式蕭基二極體元件區，其中該半導體基底具有一第一摻雜類型；於該閘極導線區之該半導體基底之一上表面形成一絕緣層；於該溝渠式金氧半導體電晶體元件區之該半導體基底中形成至少一溝渠；於該半導體基底之該上表面與該溝渠之內壁形成一介電薄膜；於該絕緣層與該介電薄膜上形成一摻雜半導體層，並使該摻雜半導體層填入該溝渠之內；去除部分該摻雜半導體層，以於該溝渠內之形成一閘極，以及於該閘極導線區形成一閘極連接導線，其中該閘極連接導線與該閘極電性連接；對該溝渠之外的該嵌入式電晶體元件區之該半導體基底進行摻雜，以形成至少一基體摻雜區(body)，其中該基體摻雜區具有一第二摻雜型式；於該基體摻雜區上形成一遮罩圖案，部分覆蓋該基體摻雜區，並對該遮罩圖案曝露出之該基體摻雜區進行摻雜，以於該基體摻雜區內形成二源極摻雜區，其中該等源極摻雜區具有該第一摻雜型式；去除該遮罩圖案；於該半導體基底上形成一介電層，其中該介電層具有至少一源極開口曝露出該等源極摻雜區之間的該基體摻雜區；於該溝渠式金氧半導體電晶體元件區之該等源極摻雜區之間的該基體摻雜區中形成一源極接觸摻雜區，以及於該嵌入式蕭基二極體元件區之該半導體基底中形成至少一蕭基耐壓摻雜區，其中該源極接觸摻雜區與該蕭基耐壓摻雜區具有該第二摻雜型式；以及於該閘極導線區上形成一閘極線，以及於該溝渠式金氧半導體電晶體元件區與該嵌入式蕭基二極體元件區上形成一源極電極，其中該閘極線與該閘極導線區之該閘極連接導線電性連接，該源極電極與該溝渠式金氧半導體電晶體元件區之該源極接觸摻雜區以及該嵌入式蕭基二極體元件區之該半導體基底電性連接。
  2. 如請求項1所述之方法，其中於該溝渠式金氧半導體電晶體元件區之該等源極摻雜區之間的該基體摻雜區中形成該源極接觸摻雜區，以及於該嵌入式蕭基二極體元件區之該半導體基底中形成該蕭基耐壓摻雜區之步驟包括：於該嵌入式蕭基二極體元件區上形成一遮罩圖案，其中該遮罩圖案具有至少一開口曝露出部分該半導體基底；經由該介電層之該源極開口與該遮罩圖案之該開口對該半導體基底進行摻雜，以於該嵌入式蕭基二極體元件區之該半導體基底中形成該蕭基耐壓摻雜區；以及去除該嵌入式蕭基二極體元件區上之該遮罩圖案，再於該嵌入式蕭基二極體元件區上形成一遮罩層，再經由該介電層之該源極開口對該半導體基底進行摻雜，以於該溝渠式金氧半導體電晶體元件區之該半導體基底中形成該源極接觸摻雜區。
  3. 如請求項1所述之方法，其中於該溝渠式金氧半導體電晶體元件區之該等源極摻雜區之間的該基體摻雜區中形成該源極接觸摻雜區，以及於該嵌入式蕭基二極體元件區之該半導體基底中形成該蕭基耐壓摻雜區之步驟包括：於該嵌入式蕭基二極體元件區上形成一遮罩圖案，其中該遮罩圖案具有至少一開口曝露出部分該半導體基底；經由該介電層之該源極開口與該遮罩圖案之該開口對該半導體基底進行摻雜；以及去除該遮罩圖案。
  4. 如請求項1所述之方法，另包括於該半導體基底之一下表面形成一汲極電極。
  5. 如請求項1所述之方法，其中該半導體基底包括一矽基材，以及一磊晶矽層位於該矽基材上。
  6. 如請求項5所述之方法，其中該矽基材之摻雜濃度大於該磊晶矽層之摻雜濃度。
  7. 如請求項1所述之方法，其中該源極摻雜區之摻雜濃度大於該源極接觸摻雜區之摻雜濃度，且該源極接觸摻雜區之摻雜濃度大於該基體摻雜區之摻雜濃度。
  8. 如請求項1所述之方法，另包括於該半導體基底之該上表面與該溝渠之內壁形成該介電薄膜之前，先於該溝渠之內壁先形成一犧牲氧化層，以及去除該犧牲氧化層。
TW098105435A 2009-02-20 2009-02-20 製作半導體元件之方法 TWI382476B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098105435A TWI382476B (zh) 2009-02-20 2009-02-20 製作半導體元件之方法
US12/483,237 US7851310B2 (en) 2009-02-20 2009-06-11 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098105435A TWI382476B (zh) 2009-02-20 2009-02-20 製作半導體元件之方法

Publications (2)

Publication Number Publication Date
TW201032277A TW201032277A (en) 2010-09-01
TWI382476B true TWI382476B (zh) 2013-01-11

Family

ID=42631345

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105435A TWI382476B (zh) 2009-02-20 2009-02-20 製作半導體元件之方法

Country Status (2)

Country Link
US (1) US7851310B2 (zh)
TW (1) TWI382476B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8987090B2 (en) 2013-07-03 2015-03-24 Infineon Technologies Dresden Gmbh Method of manufacturing a semiconductor device with device separation structures
US8980714B2 (en) 2013-07-03 2015-03-17 Infineon Technologies Dresden Gmbh Semiconductor device with buried gate electrode structures
US9322870B2 (en) * 2013-09-03 2016-04-26 Freescale Semiconductor, Inc. Wafer-level gate stress testing
CN110521001B (zh) * 2016-01-18 2022-05-24 德克萨斯仪器股份有限公司 具有金属填充的深源极触点的功率mosfet

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323518B1 (en) * 1998-09-16 2001-11-27 Hitachi, Ltd. Insulated gate type semiconductor device and method of manufacturing thereof
US20020088991A1 (en) * 2001-01-10 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device containing at least one zener diode provided in chip periphery portion
US20020190313A1 (en) * 2001-06-14 2002-12-19 Masaru Takaishi Semiconductor device having mosfet of trench structure and method for fabricating the same
US20040065920A1 (en) * 2002-06-28 2004-04-08 Timothy Henson Short channel trench mosfet with reduced gate charge
US20040195620A1 (en) * 2003-03-28 2004-10-07 Mosel Vitelic, Inc. Termination structure of DMOS device
US20070170522A1 (en) * 2006-01-23 2007-07-26 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426913B2 (en) * 2008-06-23 2013-04-23 Force Mos Technology Co., Ltd. Integrated trench MOSFET with trench Schottky rectifier
US8101993B2 (en) * 2009-03-18 2012-01-24 Force Mos Technology Co., Ltd. MSD integrated circuits with shallow trench

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323518B1 (en) * 1998-09-16 2001-11-27 Hitachi, Ltd. Insulated gate type semiconductor device and method of manufacturing thereof
US20020088991A1 (en) * 2001-01-10 2002-07-11 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device containing at least one zener diode provided in chip periphery portion
US20020190313A1 (en) * 2001-06-14 2002-12-19 Masaru Takaishi Semiconductor device having mosfet of trench structure and method for fabricating the same
US20040065920A1 (en) * 2002-06-28 2004-04-08 Timothy Henson Short channel trench mosfet with reduced gate charge
US20040195620A1 (en) * 2003-03-28 2004-10-07 Mosel Vitelic, Inc. Termination structure of DMOS device
US20070170522A1 (en) * 2006-01-23 2007-07-26 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
US20100216290A1 (en) 2010-08-26
US7851310B2 (en) 2010-12-14
TW201032277A (en) 2010-09-01

Similar Documents

Publication Publication Date Title
TWI377671B (en) Semiconductor device and method for manufacturing the same
TWI541905B (zh) Trench metal oxide semiconductor field effect transistor element and manufacturing method thereof
TWI441335B (zh) 溝渠式半導體元件及其製作方法
KR100970282B1 (ko) 트렌치 ｍｏｓｆｅｔ 및 그 제조방법
TW202002307A (zh) 具有超接面及肖特基二極體的功率裝置
TW201041132A (en) Semiconductor device having integrated MOSFET and schottky diode and manufacturing method thereof
TW201628187A (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
KR20130106784A (ko) 트렌치와 그 안에서 쇼트키 영역의 접촉부를 갖는 전도성 구조를 포함하는 전자 디바이스 및 이를 형성하는 공정
US20090026534A1 (en) Trench MOSFET and method of making the same
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN110767743A (zh) 半导体器件的制作方法、超结器件及其制作方法
TWI382476B (zh) 製作半導體元件之方法
JP5616720B2 (ja) 半導体装置およびその製造方法
US20220130981A1 (en) Ldmos transistor and manufacturing method thereof
WO2015008444A1 (ja) 半導体装置
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
KR101675779B1 (ko) 우물 영역을 포함하는 전자 장치
CN109119473B (zh) 一种晶体管及其制作方法
CN114023650B (zh) 超级结器件的制造方法
JP2010123721A (ja) 半導体装置
US9214531B2 (en) Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
TWI453913B (zh) 溝渠式空乏型半導體元件及其製作方法
CN105576014A (zh) 肖特基二极管及其制造方法
JP2010010583A (ja) 半導体装置及びその製造方法
RU2810689C1 (ru) Полупроводниковая структура и способ ее изготовления

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees