TWI382534B - 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 - Google Patents
整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 Download PDFInfo
- Publication number
- TWI382534B TWI382534B TW098115824A TW98115824A TWI382534B TW I382534 B TWI382534 B TW I382534B TW 098115824 A TW098115824 A TW 098115824A TW 98115824 A TW98115824 A TW 98115824A TW I382534 B TWI382534 B TW I382534B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- layer
- schottky diode
- doping
- mosfet
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims description 164
- 239000000758 substrate Substances 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 23
- 229910052732 germanium Inorganic materials 0.000 claims description 18
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910001347 Stellite Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- AHICWQREWHDHHF-UHFFFAOYSA-N chromium;cobalt;iron;manganese;methane;molybdenum;nickel;silicon;tungsten Chemical compound C.[Si].[Cr].[Mn].[Fe].[Co].[Ni].[Mo].[W] AHICWQREWHDHHF-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明關於一種整合金氧半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，以下簡稱為MOSET)與蕭特基二極體之半導體元件及其製作方法，尤指一種整合溝渠式金氧半導體電晶體元件與蕭特基二極體(trench MOS barrier Schottky，以下簡稱為TMBS)之半導體元件及其製作方法。
蕭特基二極體元件係由金屬與半導體接面構成之二極體元件，如同一般PN接面二極體，其具有單向導通的特性。又因蕭特基二極體是單載子(unipolar)移動，因此其啟動電壓較PN二極體元件為低，且在順逆向偏壓切換時反應速度較快，故特別用於減低功率耗損量以及增進切換的速度，並廣泛地使用於電源轉換電路(power converter)上。例如MOSFET與蕭特基二極體之整合元件即是利用蕭特基二極體正向壓降(forward voltage，Vf)遠低於MOSFET的體二極體(body diode)的壓降，以及其良好的反向回復(reverse recovery)特性、快速的動態反應時間(dynamic response time)等優點實現低功耗的要求。
習知蕭特基二極體元件係採取外接方式與轉換電路中的MOSFET並聯連接，然而由於無法避免連接蕭特基二極體至MOSFET時產生的寄生電感，且外接式的蕭特基二極體元件的成本較高，因此在功率半導體裝置之技術領域中，亦有溝槽式MOSFETS與蕭特基二極體整合元件，即TMBS之發展。請參閱第1圖，第1圖係為一習知之TMBS元件之示意圖。如第1圖所示，習知之TMBS係包含有一N型之基底100，其一表面包含有一磊晶矽層102與複數個深度及寬度皆相同之溝槽104a、104b。基底100上設置有至少一MOSFET單元110與蕭特基二極體單元120。MOSFET單元110包含有一設置於溝槽104a內，且由一薄介電層112與導電層114構成之溝渠式閘極(trenched gate)116、一重摻雜N型源極118。蕭特基二極體單元120之溝槽104b內亦設置有相同的介電層112與填滿溝槽104b的導電層114，以及一設置於基底100上的金屬層122，與溝槽104b間的基底100接觸之金屬層122係作為蕭特基二極體單元120的陽極。而在基底100相對於MOSFET單元110與蕭特基二極體120之另一表面，係設置一金屬層106，用以作為MOSFET單元110的汲極；以及作為蕭特基二極體單元120的陰極。
雖然TMBS可達到整合MOSFET 110與蕭特基二極體120的目標，但在現今更高密度、高功率以及高耐壓的元件要求之下，溝槽104a、104b與介電層112、導電層114等膜層的製作以及控制益加嚴苛；此外更需考慮TMBS與其他高密度製程如鎢製程等的製作及控制。因此，仍需要一種可達到上述要求之TMBS元件及其製作方法。
本發明提供一種整合溝渠式MOSFET與蕭特基二極體整合元件(TMBS)之半導體元件及其製作方法，以符合更高密度、高功率及高耐壓之元件要求。
為達上述目的，本發明提供一種整合金氧半導體場效電晶體(MOSFET)與蕭特基二極體之半導體元件之製作方法，包含有以下步驟：提供一具有一第一摻雜類型之半導體基底，該半導體基底包含有一第一表面與一相對之第二表面，且該第一表面定義有一MOSFET區與一蕭特基二極體區；於該第一表面之該MOSFET區內形成複數個第一溝渠，於該蕭特基二極體區內形成複數個第二溝渠，以及複數個由該等第二溝渠定義之平台，且該等第二溝渠之深度與寬度皆大於該等第一溝渠；於該第一表面與該等第一溝渠與第二溝渠之側壁與底部形成一第一絕緣層；於該第一表面形成一第一導電層，該第一導電層係填滿該第一溝渠；移除該第一表面上與該等第二溝渠內之該第一導電層，以於該MOSFET區內形成至少一溝渠式閘極；於該第一表面與該等第二溝渠之側壁與底部形成一第二絕緣層，且該第二絕緣層之厚度係大於該第一絕緣層之厚度；於該第一表面形成一第二導電層，該第二導電層係填滿該第二溝渠；於該第一表面上形成一層間介電層(ILD)；於該MOSFET區內之該層間介電層與該半導體基底內形成至少一源極開口；於該等源極開口內分別形成一第一接觸插塞；以及於該半導體基底之該第一表面上形成一第一金屬層，且該第一金屬層電性連接至該等第一插塞。
本發明更提供一種整合金氧半導體場效電晶體(MOSEFET)與蕭特基二極體之半導體元件，包含有：一半導體基底，該半導體基底包含有一第一表面與一相對之第二表面，該第一表面定義有一MOSFET區與一蕭特基二極體區；複數個一第一溝渠，設置於該第一表面之該MOSFET區內，一第一絕緣層，覆蓋該等第一溝渠底部與側壁；一第一導電層，填滿該等第一溝渠，且用以作為一MOSFET之溝渠式閘極；複數個第二溝渠，以及由該等第二溝渠定義之複數個平台(mesa)，設置於該第一表面之該蕭特基二極體區內，該等第二溝渠之寬度與深度皆大於該等第一溝渠；一第二絕緣層，覆蓋該等第二溝渠底部與側壁，且該第二絕緣層之厚度係大於該第一絕緣層之厚度；一第二導電層，填滿該等第二溝渠；一第一金屬層，形成於該半導體基底之該第一表面上；以及複數個第一接觸插塞(contact plug)，形成於該第一表面之該MOSFET區內，且電性連接至該第一金屬層。
本發明所提供之整合MOSFET與蕭特基二極體之半導體元件係於半導體基底中整合製作溝渠式金氧半導體電晶體元件以及嵌入式蕭特基二極體元件，故可提高元件密度；且本發明所提供之蕭特基二極體元件具有厚度較大的絕緣層，故可提高蕭特基二極體的耐壓能力。
請參閱第2圖至第10圖。第2圖至第10圖係本發明所提供之MOSFET與蕭特基二極體整合元件之製作方法之一第一較佳實施例之示意圖。如第2圖所示，首先提供一半導體基底200，半導體基底200包含有一第一表面202與一相對之第二表面204，且第一表面202定義有至少一MOSFET區206與一蕭特基二極體區208。半導體基底200包括一矽基材210，以及一形成於矽基材210上之磊晶矽層212。矽基材210與磊晶矽層212均具有一第一摻雜型，在本較佳實施例中第一摻雜型係N型；且矽基材210為重度摻雜，即其摻雜濃度高於磊晶矽層212之摻雜濃度。由於磊晶矽層212的耐壓能力隨其厚度增加，因此蕭特基二極體區208內之磊晶矽層212的厚度可視耐壓需求加以調整，以控制後續形成之蕭特基二極體元件的耐壓能力。但由於磊晶矽層212的厚度亦會影響蕭特基二極體之特性，因此可視蕭特基二極體元件的特性及耐壓需求對磊晶矽層212之厚度作適當的調整。然而半導體基底200之材料並不以此為限，而可為其它適合之半導體材質所構成之單層或複合半導體基底。
請繼續參閱第2圖。隨後於半導體基底200之第一表面202形成一圖案化光阻層214，並可進行一第一蝕刻製程，蝕刻未被圖案化光阻層214覆蓋之半導體基底200，以於第一表面202之MOSFET區206內形成複數個第一溝渠216，同時於蕭特基二極體區208內形成複數個第二溝渠218，以及由等第二溝渠218定義之平台(mesa)220，且平台220之寬度約為0.2~1.2微米(μm)。值得注意的是，第二溝渠218寬度係大於第一溝渠216。舉例而言，本較佳實施例中第二溝渠218之寬度係為第一溝渠216之寬度的3～5倍。因負載效應(loading effect)使然，在同一道蝕刻製程中，寬度較大的第二溝渠218處具有較高的蝕刻速率，因此在第一蝕刻製程後，第二溝渠218之寬度及深度皆大於第一溝渠216。
請參閱第3圖。在移除圖案化光阻層214後，係於第一表面202與第一溝渠216與第二溝渠208之側壁與底部形成一第一絕緣層222。第一絕緣層222之厚度約為250~1000埃，作為溝渠式MOSFET的閘極介電層之用，其可為一氧化矽薄膜或由其它介電材質構成。接下來於第一表面202形成一第一導電層224，第一導電層224係覆蓋第二溝渠208之側壁與底部，且填滿第一溝渠216。第一導電層224可為一摻雜半導體層，但不以此為限。
請參閱第4圖。隨後進行一第二蝕刻製程，較佳為一等向性蝕刻(isotropic etching)製程，如習知之乾蝕刻(dry etching)製程，移除第一表面202上與第二溝渠218內之第一導電層224，以於MOSFET區206內形成少一溝渠式閘極226。
請參閱第5圖。接下來，於第一表面202與等第二溝渠218之側壁與底部形成一第二絕緣層228。值得注意的是，第二絕緣層228之厚度係大於第一絕緣層224之厚度，在本較佳實施例中，第二絕緣層228之厚度約為2500~5000埃。而在形成第二絕緣層228之後，係於第一表面202形成一第二導電層230，第二導電層230則填滿第二溝渠218。第二絕緣層228與第二導電層230之材料選擇係可如本較佳實施例所述，分別同於第一絕緣層222與第一導電層224，但並不以此為限。
請參閱第6圖。進行一第三蝕刻製程，較佳為一非等向性蝕刻(anisotropic etching)製程，移除第一表面202上之部分第二導電層230與第二絕緣層228。隨後於第一表面202再形成一圖案化光阻232，且圖案化光阻232係覆蓋蕭特基二極體區208內之第一表面202。接下來係對圖案化光阻232以外的半導體基底200進行摻雜，以於MOSFET區206內形成至少一基體(base)摻雜區234，基體摻雜區234係鄰接於第一溝渠216，且具有一第二摻雜型式，在本較佳實施例中係為P型。
請參閱第7圖，在形成基體摻雜區234之後，係再進行一次摻雜製程，以於MOSFET區232內的基底摻雜區234之內，尤其靠近第一表面202之處分別形成一鄰接第一溝渠216之源極摻雜區236，作為溝渠式MOSFET的源極之用。源極摻雜區236具有該第一摻雜類型，即本較佳實施例前述之N型。
請參閱第8圖。在形成基體摻雜區234與源極摻雜區236之後，係全面性地於MOSFET區206與蕭特基二極體區208內之第一表面202上形成一層間介電(inter-layer dielectric，以下簡稱為ILD)層238，ILD層238可為一由硼磷矽玻璃(BPSG)或其它材質所形成之介電層。隨後於MOSFET區206內之ILD層238與半導體基底200內形成至少一源極開口240，以曝露出源極摻雜區236下方之基體摻雜區234。接下來利用ILD層238作為遮罩，透過源極開口240對半導體基底200進行摻雜，以於源極摻雜區236下方的基體摻雜區234中形成一源極接觸摻雜區242，而源極接觸區242則具有第二摻雜類型，即前述之P型。由於ILD層238於此時作為一摻雜遮罩，因此源極開口240之外，尤其是蕭特基二極體區208內之半導體基底200將不會有第二摻雜類型之摻雜存在。如熟習該領域之人士所知者，源極摻雜區236之摻雜濃度高於源極接觸摻雜區242之摻雜濃度，而源極接觸摻雜區242之摻雜濃度則高於基體摻雜區234之摻雜濃度。
請參閱第9圖。隨後於ILD層238內的源極開口240內分別形一第一接觸插塞244，而第一接觸插塞244係可藉由一鎢製程形成。在完成第一接觸插塞244之製作後，係於半導體基底200之第一表面202上形成一圖案化光阻層246，圖案化光阻層246係覆蓋MOSFET區206。隨後藉由一第四蝕刻製程移除蕭特基二極體區208內未被圖案化光阻層246覆蓋的ILD層238。在第四蝕刻製程之後，ILD層246僅覆蓋MOSFET區206內之第一表面202，而暴露出蕭特基二極體區208內平台220之第一表面202。
請參閱第10圖。在移除圖案化光阻層246後，係於半導體基底200之第一表面202上形成一第一金屬層248，如氮化鈦(TiN)加上鋁銅(AlCu)等金屬層，但不以此為限。第一金屬層248係藉由第一插塞244電性連接至源極接觸摻雜區242。且第一金屬層248係與蕭特基二極體區208中平台220之第一表面202接觸，用以作為蕭特基二極體之一陽極。而在完成第一金屬層248之製作後，係於半導體基底200之第二表面204上形成一第二金屬層250，用以作為溝渠式電晶體元件的汲極；以及蕭特基二極體的陰極。
根據本第一較佳實施例所提供之整合MOSFET與蕭特基二極體之半導體元件之製作方法，該半導體元件係可同時在MOSFET區206形成寬度較小的第一溝渠216；而在蕭特基二極體區208內則形成寬度較大之第二溝渠218。因此，MOSFET區206內的元件，尤其是製作於第一溝渠216內的MOSFET之溝渠式閘極226可符合高密度的元件要求，而蕭特基二極體區208內較寬的第二溝渠218則可容納較厚的第二絕緣層228，且不影響第二導電層230的沈積結果，而較厚的第二絕緣層228又可提升蕭特基二極體的耐壓能力。此外本第一較佳實施例所提供之方法更亦與鎢製程整合，本第一較佳實施例不僅提供一符合高密度、高功率以及高耐壓等元件需求之整合MOSFET與蕭特基二極體之半導體元件，其更易於與其他高密度製程整合。
接下來請參閱第11圖至第12圖，第11圖至第12圖係本發明所提供之MOSFET與蕭特基二極體整合元件之製作方法之一第二較佳實施例之示意圖。由於第二較佳實施例所提供之方法有部分步驟與第一較佳實施例相同，因此該等步驟請參閱第2至第8圖，此外，第二較佳實施例與第一較佳實施例相同之元件則亦沿用第2圖至第8圖之元件符號。
請參閱第11圖。在基體摻雜區234中形成源極接觸摻雜區242之後，係如第11圖所示，藉由一鎢製程於MOSFET區206內之ILD層238內形成複數個第一接觸插塞244。而在第一接觸插塞244形成之後，即再進行一鎢製程，以於蕭特基二極體區208內之ILD層238與平台220內形成一第二接觸插塞252。值得注意的是，形成於平台220內之第二接觸插塞252係用以作為蕭特基二極體之陽極。
請參閱第12圖。在完成第一接觸插塞244與第二接觸插塞252之製作後，係於半導體基底200之第一表面202上形成一第一金屬層248。第一金屬層248係藉由第一插塞244電性連接至源極接觸摻雜區242；且藉由第二接觸插塞252電性連接至平台220。而在完成第一金屬層248之製作後，係於半導體基底200之第二表面204上形成一第二金屬層250，用以作為溝渠式MOSFET的汲極；以及蕭特基二極體的陰極。
根據第二較佳實施例所提供之方法所製作之整合MOSFET與蕭特基二極體之半導體元件與第一較佳實施例之差別係在於：在第二較佳實施例中，ILD層238係全面性地形成於第一表面202與該第一金屬層248之間。在MOSFET區206內之第一接觸插塞244係電性連接源極接觸摻雜區242與第一金屬層248；而在蕭特基二極體區208內之第二接觸插塞252亦與第一金屬層248電性連接，且更用以作為蕭特基二極體的陽極。此外，由於第二接觸插塞252係形成於平台220之內，故可使蕭特基二極體中金屬-半導體此一蕭特基接面(schottky contact)具有一三維的輪廓。且由於平台220內之第二接觸插塞252的深度係可決定此蕭特基接面之大小，因此更可藉由第二接觸插塞252在平台220內之深度設計增加蕭特基二級體的之蕭特基接面，藉以降低蕭特基二極體的正向偏壓(Vf)。
綜上所述，本發明所提供之整合MOSFET與蕭特基二極體之半導體元件，係於半導體基底中同時製作出溝渠式金氧半導體電晶體元件以及蕭特基二極體元件，MOSFET區206具有寬度較小的第一溝渠216；而在蕭特基二極體區208內則具有寬度較大之第二溝渠218。因此，MOSFET區206內的元件，尤其是製作於第一溝渠226內之MOSFET之溝渠式閘極226可符合高密度的元件要求。而蕭特基二極體區208內較寬的第二溝渠218則可容納較厚的第二絕緣層228，以提升蕭特基二極體的耐壓能力；且不影響後續第二導電層230的沈積結果。本發明所提供的整合MOSFET與蕭特基二極體之半導體元件係符合高密度、高功率以及高耐壓等元件需求。此外本發明所提供之方法更易於與其他高密度製程，如鎢製程整合，因此更符合現今元件及製程之要求。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．基底
102．．．磊晶矽層
104a．．．溝槽
104b．．．溝槽
106．．．金屬層
110．．．MOSFET單元
112．．．介電層
114．．．導電層
116．．．溝渠式閘極
118．．．重摻雜N型源極
120．．．蕭特基二極體單元
122．．．金屬層
200．．．半導體基底
202．．．第一表面
204．．．第二表面
206．．．MOSFET區
208．．．蕭特基二極體區
210．．．矽基材
212．．．磊晶矽層
214．．．圖案化光阻層
216．．．第一溝渠
218．．．第二溝渠
220．．．平台
222．．．第一絕緣層
224．．．第一導電層
226．．．溝渠式閘極
228．．．第二絕緣層
230．．．第二導電層
232．．．圖案化光阻
234．．．基體摻雜區
236．．．源極摻雜區
238．．．層間介電層
240．．．源極開口
242．．．源極接觸區
244．．．第一接觸插塞
246．．．圖案化光阻層
248．．．第一金屬層
250．．．第二金屬層
252．．．第二接觸插塞
第1圖係為一習知之TMBS元件之示意圖。
第2圖至第10圖係本發明所提供之整合MOSFET與蕭特基二極體之半導體元件之製作方法之一第一較佳實施例之示意圖。
第11圖至第12圖係本發明所提供之整合MOSFET與蕭特基二極體之半導體元件之製作方法之一第二較佳實施例之示意圖。
200．．．半導體基底
202．．．第一表面
204．．．第二表面
206．．．MOSFET區
208．．．蕭特基二極體區
210．．．矽基材
212．．．磊晶矽層
216．．．第一溝渠
218．．．第二溝渠
220．．．平台
222．．．第一絕緣層
224．．．第一導電層
226．．．溝渠式閘極
228．．．第二絕緣層
230．．．第二導電層
234．．．基體摻雜區
236．．．源極摻雜區
238．．．層間介電層
242．．．源極接觸區
244．．．第一接觸插塞
248．．．第一金屬層
250．．．第二金屬層
Claims (26)
- 一種整合金氧半導體場效電晶體(MOSFET)與蕭特基二極體之半導體元件，包含有：一半導體基底，該半導體基底包含有一第一表面與一相對之第二表面，該第一表面定義有一MOSFET區與一蕭特基二極體區；複數個一第一溝渠，設置於該第一表面之該MOSFET區內，一第一絕緣層，覆蓋該等第一溝渠底部與側壁；一第一導電層，填滿該等第一溝渠，且用以作為一MOSFET之溝渠式閘極；複數個第二溝渠，以及由該等第二溝渠定義之複數個平台(mesa)，設置於該第一表面之該蕭特基二極體區內，該等第二溝渠之寬度與深度皆大於該等第一溝渠，且該等平台係形成於相鄰之該等第二溝渠之間；一第二絕緣層，覆蓋該等第二溝渠底部與側壁，且該第二絕緣層之厚度係大於該第一絕緣層之厚度；一第二導電層，填滿該等第二溝渠；一第一金屬層，形成於該半導體基底之該第一表面上；以及複數個第一接觸插塞(contact plug)，形成於該第一表面之該MOSFET區內，且電性連接至該第一金屬層。
- 如申請專利第1項所述之半導體元件，其中該半導體基底具有一第一摻雜類型。
- 如申請專利第2項所述之半導體元件，其中該半導體基底包括一矽基材以及一形成於該矽基材上之磊晶矽層，且該矽基材之摻雜濃度高於該磊晶矽層之摻雜濃度。
- 如申請專利第2項所述之半導體元件，更包含：一基體(base)摻雜區，形成於該第一表面之該MOSFET區內，且鄰接該等第一溝渠；一源極摻雜區，形成於該基體摻雜區之內，且鄰接於該等第一溝渠，用以作為該MOSFET之一源極；以及一源極接觸摻雜區，形成於該等源極摻雜區下方的該基體摻雜區中，且該源極接觸摻雜區藉由該等第一接觸插塞與該第一金屬層電性連接。
- 如申請專利第4項所述之半導體元件，其中該基體摻雜區具有一第二摻雜類型，該源極摻雜區具有該第一摻雜類型，而該源極接觸區具有該第二摻雜類型。
- 如申請專利第5項所述之半導體元件，其中該源極摻雜區之摻雜濃度高於該源極接觸摻雜區之摻雜濃度，而該 源極接觸摻雜區之摻雜濃度高於該基體摻雜區之摻雜濃度。
- 如申請專利第1項所述之半導體元件，其中該第一絕緣層之厚度約為250~1000埃(angstrom)，而該第二絕緣層之厚度約為2500~5000埃。
- 如申請專利第1項所述之半導體元件，更包含一層間介電(inter-layer dielectric，ILD)層，形成於該MOSFET區內之該第一表面上。
- 如申請專利第8項所述之半導體元件，其中該第一金屬層係與該蕭特基二極體區中該平台之表面接觸，用以作為該蕭特基二極體之一陽極。
- 如申請專利第1項所述之半導體元件，更包含一層間介電層，全面性地形成於形成於該MOSFET區與該蕭特基二極體區內之該第一表面上。
- 如申請專利第10項所述之半導體元件，更包含複數個第二接觸插塞，形成於該蕭特基二極體區內，電性連接該第一金屬層與該平台，且用以作為該蕭特基二極體之一陽極。
- 如申請專利第11項所述之半導體元件，其中該第二接觸插塞包含有鎢。
- 如申請專利第1項所述之半導體元件，其中該第一接觸插塞包含有鎢。
- 如申請專利第1項所述之半導體元件，更包含一第二金屬層，形成於該半導體基底之該第二表面上，用以作為該蕭特基二極體之一陰極。
- 一種整合金氧半導體場效電晶體(MOSFET)與蕭特基二極體之半導體元件之製作方法，包含有以下步驟：提供一具有一第一摻雜類型之半導體基底，該半導體基底包含有一第一表面與一相對之第二表面，且該第一表面定義有一MOSFET區與一蕭特基二極體區；於該第一表面之該MOSFET區內形成複數個第一溝渠，於該蕭特基二極體區內形成複數個第二溝渠，以及複數個由該等第二溝渠定義之平台，該等第二溝渠之深度與寬度皆大於該等第一溝渠，且該等平台係形成於相鄰之該等第二溝渠之間；於該第一表面與該等第一溝渠與第二溝渠之側壁與底部形成一第一絕緣層； 於該第一表面形成一第一導電層，該第一導電層係填滿該第一溝渠；移除該第一表面上與該等第二溝渠內之該第一導電層，以於該MOSFET區內形成至少一溝渠式閘極，並暴露出該等第二溝渠之側壁與底部之該第一絕緣層；於該第一表面與該等第二溝渠之側壁與底部形成一第二絕緣層，且該第二絕緣層之厚度係大於該第一絕緣層之厚度；於該第一表面形成一第二導電層，該第二導電層係填滿該第二溝渠；於該第一表面上形成一層間介電(ILD)層；於該MOSFET區內之該層間介電層與該半導體基底內形成至少一源極開口；於該等源極開口內分別形成一第一接觸插塞；以及於該半導體基底之該第一表面上形成一第一金屬層，且該第一金屬層電性連接至該等第一插塞。
- 如申請專利第15項所述之製作方法，其中該半導體基底包括一矽基材，以及一形成於該矽基材上之磊晶矽層，且該矽基材之摻雜濃度高於該磊晶矽層之摻雜濃度。
- 如申請專利第15項所述之製作方法，其中該第一絕緣層之厚度約為250~1000埃，而該第二絕緣層之厚度約為 2500~5000埃。
- 如申請專利第15項所述之製作方法，更包含於該MOSFET區之第一表面內依序形成至少一基體(base)摻雜區與一源極摻雜區之步驟，進行於形成該層間介電層之前，且該源極摻雜區係形成於該基體摻雜區之內。
- 如申請專利第18項所述之製作方法，更包含一於該於該等源極摻雜區下方的該基體摻雜區中形成一源極接觸摻雜區之步驟，進行於形成該源極開口之後。
- 如申請專利第19項所述之製作方法，其中該基體摻雜區具有一第二摻雜類型，該源極摻雜區具有該第一摻雜類型，且該源極接觸區具有該第二摻雜類型。
- 如申請專利第20項所述之製作方法，其中該源極摻雜區之摻雜濃度高於該源極接觸摻雜區之摻雜濃度，而該源極接觸摻雜區之摻雜濃度高於該基體摻雜區之摻雜濃度。
- 如申請專利第15項所述之製作方法，更包含一於該蕭特基二極體區內形成複數個第二接觸插塞之步驟，進行於形成該等第一接觸插塞之後，該等第二接觸插塞係電 性連接該第一金屬層與該平台，且用以作為該蕭特基二極體之一陽極。
- 如申請專利第22項所述之製作方法，其中該第二接觸插塞係藉由一鎢製程形成。
- 如申請專利第15項所述之製作方法，其中更包含一移除該蕭特基二極體區內之該層間介電層並暴露出該平台表面之步驟。
- 如申請專利第24項所述之製作方法，其中該第一金屬層係接觸該平台之表面，用以作為該蕭特基二極體之一陽極。
- 如申請專利第15項所述之製作方法，其中該第一接觸插塞係藉由一鎢製程形成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098115824A TWI382534B (zh) | 2009-05-13 | 2009-05-13 | 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 |
| US12/536,504 US8241978B2 (en) | 2009-05-13 | 2009-08-06 | Method of manufacturing semiconductor device having integrated MOSFET and Schottky diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098115824A TWI382534B (zh) | 2009-05-13 | 2009-05-13 | 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201041132A TW201041132A (en) | 2010-11-16 |
| TWI382534B true TWI382534B (zh) | 2013-01-11 |
Family
ID=43067806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098115824A TWI382534B (zh) | 2009-05-13 | 2009-05-13 | 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8241978B2 (zh) |
| TW (1) | TWI382534B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456690B (zh) * | 2010-10-22 | 2014-07-02 | 成都芯源系统有限公司 | 半导体器件及其制造方法 |
| TWI453913B (zh) | 2010-12-02 | 2014-09-21 | Sinopower Semiconductor Inc | 溝渠式空乏型半導體元件及其製作方法 |
| US8735968B2 (en) * | 2010-12-28 | 2014-05-27 | Monolithic Power Systems, Inc. | Integrated MOSFET devices with Schottky diodes and associated methods of manufacturing |
| TWI455315B (zh) * | 2011-01-13 | 2014-10-01 | Anpec Electronics Corp | A ditch - type power transistor with a low gate / drain capacitance |
| US8482078B2 (en) | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| US8829603B2 (en) | 2011-08-18 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Shielded gate trench MOSFET package |
| CN102324389A (zh) * | 2011-09-28 | 2012-01-18 | 上海宏力半导体制造有限公司 | 功率晶体管内集成肖特基二极管的器件及其形成方法 |
| CN102593175B (zh) * | 2011-12-08 | 2014-05-14 | 苏州硅能半导体科技股份有限公司 | 栅总线加强的沟槽mos器件及其制造方法 |
| US20130285136A1 (en) * | 2012-04-25 | 2013-10-31 | Macronix International Co., Ltd. | Schottky diode with enhanced breakdown voltage |
| US9048108B2 (en) | 2012-05-22 | 2015-06-02 | International Business Machines Corporation | Integrated circuit with on chip planar diode and CMOS devices |
| CN103456732B (zh) * | 2012-05-30 | 2016-06-15 | 旺宏电子股份有限公司 | 具有增强击穿电压的肖特基二极管 |
| US9059256B2 (en) * | 2012-09-13 | 2015-06-16 | Infineon Technologies Ag | Method for producing a controllable semiconductor component |
| TWI458097B (zh) * | 2012-12-12 | 2014-10-21 | Beyond Innovation Tech Co Ltd | 溝渠式閘極金氧半場效電晶體及其製造方法 |
| CN103151270A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 沟槽式金属氧化物半导体肖特基势垒器件制造方法 |
| KR102046663B1 (ko) * | 2013-11-04 | 2019-11-20 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
| JP7045008B2 (ja) * | 2017-10-26 | 2022-03-31 | Tdk株式会社 | ショットキーバリアダイオード |
| EP3748685A1 (en) * | 2019-06-06 | 2020-12-09 | Infineon Technologies Dresden GmbH & Co . KG | Semiconductor device |
| CN113594042B (zh) * | 2021-07-28 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | Mosfet的制作方法 |
| TWI834348B (zh) * | 2022-10-21 | 2024-03-01 | 世界先進積體電路股份有限公司 | 半導體裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050029585A1 (en) * | 2003-08-04 | 2005-02-10 | Donald He | Integrated fet and schottky device |
| US20080246082A1 (en) * | 2007-04-04 | 2008-10-09 | Force-Mos Technology Corporation | Trenched mosfets with embedded schottky in the same cell |
| US20080265312A1 (en) * | 2005-02-11 | 2008-10-30 | Alpha & Omega Semiconductor, Ltd | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049108A (en) | 1995-06-02 | 2000-04-11 | Siliconix Incorporated | Trench-gated MOSFET with bidirectional voltage clamping |
| US6351018B1 (en) | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
| US6486524B1 (en) | 2000-02-22 | 2002-11-26 | International Rectifier Corporation | Ultra low Irr fast recovery diode |
| US6498108B2 (en) | 2001-02-12 | 2002-12-24 | Fairchild Semiconductor Corporation | Method for removing surface contamination on semiconductor substrates |
| US7718505B2 (en) * | 2007-06-22 | 2010-05-18 | Infineon Technologies Austria Ag | Method of forming a semiconductor structure comprising insulating layers with different thicknesses |
| US7626231B1 (en) * | 2008-06-23 | 2009-12-01 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures |
| US7816732B2 (en) * | 2008-06-23 | 2010-10-19 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and Schottky rectifier with trench contact structure |
-
2009
- 2009-05-13 TW TW098115824A patent/TWI382534B/zh not_active IP Right Cessation
- 2009-08-06 US US12/536,504 patent/US8241978B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050029585A1 (en) * | 2003-08-04 | 2005-02-10 | Donald He | Integrated fet and schottky device |
| US20080265312A1 (en) * | 2005-02-11 | 2008-10-30 | Alpha & Omega Semiconductor, Ltd | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
| US20080246082A1 (en) * | 2007-04-04 | 2008-10-09 | Force-Mos Technology Corporation | Trenched mosfets with embedded schottky in the same cell |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100289075A1 (en) | 2010-11-18 |
| TW201041132A (en) | 2010-11-16 |
| US8241978B2 (en) | 2012-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI382534B (zh) | 整合金氧半導體場效電晶體與蕭特基二極體之半導體元件及其製作方法 | |
| CN102097323B (zh) | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 | |
| US20240178303A1 (en) | Structure and method for vertical tunneling field effect transistor with leveled source and drain | |
| KR101843651B1 (ko) | 스크린 산화물 층을 사용하여 트렌치 게이트를 갖는 반도체 디바이스를 제조하는 방법 | |
| CN111883592B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| US8653589B2 (en) | Low Qgd trench MOSFET integrated with schottky rectifier | |
| US9722071B1 (en) | Trench power transistor | |
| US20100264488A1 (en) | Low Qgd trench MOSFET integrated with schottky rectifier | |
| US7791136B1 (en) | Trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts | |
| CN111081757B (zh) | 半导体装置与其制作方法 | |
| CN107403721B (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| TW200845156A (en) | Method and structure for making a top-side contact to a substrate | |
| CN109148569B (zh) | 沟槽型双层栅mosfet及其制造方法 | |
| TWI599041B (zh) | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 | |
| CN111900089B (zh) | 超级结器件的制造方法 | |
| CN111900090B (zh) | 超级结器件的制造方法 | |
| CN111883583A (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
| TWI382476B (zh) | 製作半導體元件之方法 | |
| CN111092075B (zh) | 沟槽式晶体管结构及其制造方法 | |
| CN107910271B (zh) | 功率半导体器件及其制造方法 | |
| KR102611247B1 (ko) | 패턴 게이트를 갖는 반도체 금속 산화물 트랜지스터 및 이를 형성하는 방법 | |
| US20230268432A1 (en) | Manufacturing method of a semiconductor device | |
| US20140145268A1 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN110854200B (zh) | N型半导体器件及其制造方法 | |
| US20230077336A1 (en) | Method for manufacturing conducting path in doped region, trench-type mosfet device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |