CN104518006A - 一种耗尽型沟道超势垒整流器及其制造方法 - Google Patents
一种耗尽型沟道超势垒整流器及其制造方法 Download PDFInfo
- Publication number
- CN104518006A CN104518006A CN201410311136.4A CN201410311136A CN104518006A CN 104518006 A CN104518006 A CN 104518006A CN 201410311136 A CN201410311136 A CN 201410311136A CN 104518006 A CN104518006 A CN 104518006A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- conduction type
- drift region
- light dope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 150000001875 compounds Chemical class 0.000 claims abstract description 27
- 210000000746 body region Anatomy 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 35
- 239000012535 impurity Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910002844 PtNi Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 239000000796 flavoring agent Substances 0.000 claims description 3
- 235000019634 flavors Nutrition 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明的目的在于提供一种耗尽型沟道超势垒整流器及其制造方法，所述超势垒整流器采用耗尽型沟道形成超势垒区，正向导通时的阳极欧姆接触由阳极金属和强反型的超势垒区自动形成。该耗尽型沟道超势垒整流器包括第一导电类型衬底、轻掺杂第一导电类型漂移区、第二导电类型体区、场介质层、栅介质层、多晶硅层、金属层和化合物金属层，以及下电极金属层和上电极金属层。
Description
技术领域
本发明属于半导体功率器件技术领域，主要涉及半导体功率整流器，尤其涉及一种耗尽型沟道超势垒功率整流器；本发明还涉及耗尽型沟道超势垒整流器的制造方法。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。常见的整流器包括肖特基势垒整流器、PIN功率整流器和超势垒整流器(SBR，Super Barrier Rectifier)。
肖特基势垒整流器是利用金属与半导体之间的接触势垒进行工作的一种多数载流子工作器件，金属与半导体的接触势垒直接影响了肖特基势垒整流器的正向导通压降，并且肖特基势垒整流器的反向漏电流通常会随温度的升高而快速增加，漏电流的增加又会使得整流器温度升高；因此，降低了肖特基势垒整流器在应用中的稳定性及可靠性。
PIN二极管虽然高温状态下性能稳定，但其在正向导电时为了克服PN结的内建电势，需要较高的开启电压，显著的影响了正向导通压降，并且正向导通时的少子注入效应明显的影响反向关断时间。
超势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低VF、较稳定高温性能的整流器件。已经公开的典型的超势垒整流器均采用常规的MOS沟道形成超势垒区。本申请的后续内容提供一种耗尽型沟道的SBR器件及其制造方法。
发明内容
本发明的目的在于提供一种耗尽型沟道超势垒整流器及其制造方法，所述超势垒整流器采用耗尽型沟道形成超势垒区，正向导通时的阳极欧姆接触由阳极金属和强反型的超势垒区自动形成。
为实现本发明目的而采用的技术方案是这样的，一种耗尽型沟道超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底、轻掺杂第一导电类型漂移区、第二导电类型体区、场介质层、栅介质层、多晶硅层、金属层和化合物金属层，以及下电极金属层和上电极金属层。
轻掺杂第一导电类型漂移区覆盖于重掺杂第一导电类型衬底之上。
第二导电类型体区浮空于轻掺杂第一导电类型漂移区中。
栅介质层覆盖于轻掺杂第一导电类型漂移区之上的部分表面。
多晶硅层覆盖于栅介质层之上。
具有金属导电特性的化合物金属层同时连接第二导电类型体区、轻掺杂第一导电类型漂移区。化合物金属层还覆盖于多晶硅层之上。
下电极金属层位于重掺杂第一导电类型衬底之下。
上电极金属层位于化合物金属层之上。
本发明公开一种耗尽型沟道超势垒整流器的制造方法，其特征在于，包括以下步骤：
1〕在重掺杂第一导电类型衬底上覆盖轻掺杂第一导电类型漂移区，选择性的在所述轻掺杂第一导电类型漂移区之上形成场介质层。
2〕选择性的在所述场介质层上覆盖掩膜层。所述掩膜层具有环形通槽。蚀刻掩膜层环形通槽下方的场介质层，使得场介质层上形成环形通槽后，将掩膜层去除。
3〕选择性的以第二导电类型的杂质掺杂场介质层的环形通槽下方的所述轻掺杂第一导电类型漂移区，以形成终端保护环。所述终端保护环中间的轻掺杂第一导电类型漂移区为有源区。
4〕刻蚀所述有源区上方的场介质层。
5〕整个器件上表面形成栅介质层，在栅介质层上再形成多晶硅层。
6〕在所述多晶硅层上方覆盖掩膜层。所述掩膜层具有中央通孔和环形通槽。刻蚀所述掩膜层的中央通孔和环形通槽下方的多晶硅层和栅介质层。使得多晶硅层和栅介质层上形成中央通孔和环形通槽。所述多晶硅层和栅介质层的环形通槽下方是终端保护环和轻掺杂第一导电类型漂移区。
向多晶硅层和栅介质层上的中央通孔和环形通槽下方的轻掺杂第一导电类型漂移区注入第二导电类型的杂质后，去除掩膜层。
7〕通过快速退火方式使步骤6〕注入的第二导电类型的杂质自由扩散，形成位于轻掺杂第一导电类型漂移区内的第二导电类型体区。
8〕蚀刻整个器件上表面，使得多晶硅层有残留，多晶硅层和栅介质层的中央通孔和环形通槽下方形成沟槽。
9〕在整个器件上表面，淀积一层金属层。
10〕通过退火，使得所述金属层与非介质接触的部分形成化合物金属层。
11〕在化合物金属层上表面淀积上电极金属层。
在重掺杂第一导电类型衬底下表面淀积下电极金属层。
进一步，步骤5〕形成的多晶硅层还需要通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
进一步，步骤7〕形成的第二导电类型体区完全位于轻掺杂第一导电类型漂移区之内，并与栅介质层不相连。
进一步，步骤9〕中，淀积金属选择自Pt、PtNi、Ti或TiN。
本发明的技术效果是毋庸置疑的。由于本发明采用了耗尽型沟道超势垒概念，与常规超势垒整流器相比，正向开启时MOS沟道更早、更容易的形成强反型，因此小电流工作下能获得更低的VF。强反型沟道的形成使阳极欧姆接触由阳极金属和强反型的超势垒区自动形成，并且，由于该工作特性使的在器件结构上取消了专门用于形成欧姆接触的N+区，取而代之的是靠淀积金属层后通过退火的方式形成化合物金属层。在制造过程中，化合物金属层厚度能够很好的被控制，并且通过横扩到达栅介质层下，因此增强了沟道的可控制性、增大了工艺容差、降低了生产成本。反向耐压时，增强型沟道被耗尽，阳极化合物金属与MOS沟道的欧姆接触变为肖特基接触，因此，反向漏电容易得到控制；此外，增强型沟道超势垒整流器保留了常规超势垒整流器的PN结结构，能够得到较高的耐压特性和较好的高温稳定性。
附图说明
图1是本发明实施例所述耗尽型沟道超势垒整流器单元包剖面示意图。
图2是本发明实施例所述包括终端保护结构的耗尽型沟道超势垒整流器结剖面示意图。
图3-图12是本发明实施例所述包括终端保护结构的耗尽型沟道超势垒整流器制造方法对应的示意性剖面图。
图中：10是重掺杂第一导电类型衬底、20是轻掺杂第一导电类型漂移区、21是第二导电类型保护环、22是第二导电类型体区、23是第二导电类型杂质、30是场介质层、31是栅介质层、32是多晶硅层、33是化合物金属层、34是电极金属层、35和350是掩膜层、36是被刻蚀掉的轻掺杂第一导电类型漂移区沟槽、37是形成化合物金属层前的淀积金属层。(第一导电类型为N型，第二导电类型为P型)。
具体实施方式
下面结合附图和实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图2所示，一种耗尽型沟道超势垒整流器，包括重掺杂第一导电类型衬底10、轻掺杂第一导电类型漂移区20、第二导电类型体区22、场介质层30、栅介质层31、多晶硅层32、化合物金属层33和金属层34。典型的参数选取为：重掺杂第一导电类型衬底10为浓度大于19次方以上的N型掺杂、轻掺杂第一导电类型漂移区20为中等掺杂浓度的N型掺杂、第二导电类型体区22为中等掺杂浓度的P型掺杂、场介质层30为5000A到10000A厚度的二氧化硅、栅介质层31的为50A到100A厚度的热生长二氧化硅。化合物金属层来自于Pt、PtNi、Ti或TiN与硅材料经高温反应后形成的硅化物。
轻掺杂第一导电类型漂移区20覆盖于重掺杂第一导电类型衬底10之上。
第二导电类型体区22浮空于轻掺杂第一导电类型漂移区20中。
栅介质层31覆盖于轻掺杂第一导电类型漂移区20之上的部分表面。
多晶硅层32覆盖于栅介质层31之上。
具有金属导电特性的化合物金属层33同时连接第二导电类型体区22、轻掺杂第一导电类型漂移区20。化合物金属层33还覆盖于多晶层32之上。
下电极金属层位于重掺杂第一导电类型衬底10之下。
上电极金属层34位于化合物金属层33之上。
进一步，所述耗尽型沟道超势垒整流器结构中的化合物金属层33通过被部分刻蚀的轻掺杂第一导电类型漂移区20与第二导电类型体区22相连。所述第二导电类型体区22完全位于轻掺杂第一导电类型漂移区20之内，且与栅介质层31不相连。所述栅介质层31、第二导电类型体区22、化合物金属层33三者交接的轻掺杂第一导电类型漂移区20的一部分即为所述耗尽型沟道区。
实施例2：
本实施例公开一种耗尽型沟道超势垒整流器的制造方法，包括以下步骤：
1〕如图3所示，在重掺杂第一导电类型衬底10上覆盖轻掺杂第一导电类型漂移区20，在所述轻掺杂第一导电类型漂移区20之上形成场介质层30，以此作为器件的基础。
2〕如图4所示，在所述场介质层30上覆盖掩膜层35。所述掩膜层35具有环形通槽。蚀刻掩膜层35环形通槽下方的场介质层30，使得场介质层30上形成环形通槽后，将掩膜层35去除。所述场介质层30上的环形通槽底部是轻掺杂第一导电类型漂移区20。
3〕如图5所示，以第二导电类型的杂质掺杂所述轻掺杂第一导电类型漂移区20，以形成终端保护环21。即掺杂场介质层30的环形通槽下方的所述轻掺杂第一导电类型漂移区20，掺杂材料是第二导电类型的杂质，以形成终端保护环21。所述终端保护环21中间的轻掺杂第一导电类型漂移区20为有源区。实施例中，终端保护环21可以为中等掺杂浓度的P型掺杂。
4〕如图6所示，刻蚀步骤3〕形成的有源区上方的场介质层30。
5〕整个器件上表面(即暴露在外的场介质层30的外表面，以及暴露在外的轻掺杂第一导电类型漂移区20的上表面，以及暴露在外的终端保护环21的上表面)形成栅介质层31，在栅介质层31上再形成多晶硅层32。多晶硅层32形成后的器件结构如图7所示。优选地，形成的多晶硅层32还需要通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
6〕如图8所示，在所述多晶硅层32上方覆盖掩膜层350。所述掩膜层350具有中央通孔和环形通槽。刻蚀所述掩膜层350的中央通孔和环形通槽下方的多晶硅层32和栅介质层31。使得多晶硅层32和栅介质层31上形成中央通孔和环形通槽。所述多晶硅层32和栅介质层31的环形通槽下方是终端保护环21和轻掺杂第一导电类型漂移区20。
向多晶硅层32和栅介质层31上的中央通孔和环形通槽下方的轻掺杂第一导电类型漂移区20注入第二导电类型的杂质23后，去除掩膜层350。
7〕如图9所示，通过快速退火方式使步骤6〕注入的第二导电类型的杂质23自由扩散，形成位于轻掺杂第一导电类型漂移区20内的第二导电类型体区22。优选地，形成的第二导电类型体区22完全位于轻掺杂第一导电类型漂移区20之内，并与栅介质层31不相连。
8〕如图10所示，蚀刻整个器件上表面(即暴露在外的场介质层30的外表面，以及暴露在外的轻掺杂第一导电类型漂移区20的上表面，以及暴露在外的终端保护环21的上表面，以及暴露在外的第二导电类型体区22的上表面，以及暴露在外的栅介质层31的外表面，以及暴露在外的多晶硅层32的外表面)，蚀刻的结果保证多晶硅层32有残留，而多晶硅层32和栅介质层31的中央通孔和环形通槽下方形成较浅的沟槽36(沟槽深度小于2000A)。
9〕如图11所示，在整个器件上表面，(即结果步骤8〕刻蚀后：暴露在外的场介质层30的外表面，以及暴露在外的轻掺杂第一导电类型漂移区20的外表面，以及暴露在外的终端保护环21的外表面，以及暴露在外的第二导电类型体区22的外表面，以及暴露在外的栅介质层31的外表面，以及暴露在外的多晶硅层32的外表面)，淀积一层金属层37。实施例中，淀积金属选择自Pt、PtNi、Ti或TiN。
10〕如图12所示，通过退火，使得所述金属层37与非介质层接触的部分形成化合物金属层33。
11〕如图2所示，在化合物金属层33上表面淀积上电极金属层34。在重掺杂第一导电类型衬底10下表面淀积下电极金属层。
Claims (5)
1.一种耗尽型沟道超势垒整流器，其特征在于：包括重掺杂第一导电类型衬底(10)、轻掺杂第一导电类型漂移区(20)、第二导电类型体区(22)、栅介质层(31)、多晶硅层(32)、化合物金属层(33)和金属层(34)；
轻掺杂第一导电类型漂移区(20)覆盖于重掺杂第一导电类型衬底(10)之上；
第二导电类型体区(22)浮空于轻掺杂第一导电类型漂移区(20)中；
栅介质层(31)覆盖于轻掺杂第一导电类型漂移区(20)之上的部分表面；
多晶硅层(32)覆盖于栅介质层(31)之上；
具有金属导电特性的化合物金属层(33)同时连接第二导电类型体区(22)、轻掺杂第一导电类型漂移区(20)；化合物金属层(33)还覆盖于多晶硅层(32)之上；
金属层(34)覆盖于化合物金属层(33)之上。
2.根据权利要求1所述的一种耗尽型沟道超势垒整流器，其特征在于：所述第二导电类型体区(22)完全位于轻掺杂第一导电类型漂移区(20)之内，并与栅介质层(31)不相连。
3.一种用于制造权利要求1或2所述耗尽型沟道超势垒整流器的方法，其特征在于，包括以下步骤：
1〕在重掺杂第一导电类型衬底(10)上覆盖轻掺杂第一导电类型漂移区(20)，选择性的在所述轻掺杂第一导电类型漂移区(20)之上形成场介质层(30)；
2〕选择性的在所述场介质层(30)上覆盖掩膜层(35)；所述掩膜层(35)具有环形通槽；蚀刻掩膜层(35)环形通槽下方的场介质层(30)，使得场介质层(30)上形成环形通槽后，将掩膜层(35)去除；
3〕选择性的以第二导电类型的杂质掺杂场介质层(30)的环形通槽下方的所述轻掺杂第一导电类型漂移区(20)，以形成终端保护环(21)；所述终端保护环(21)中间的轻掺杂第一导电类型漂移区(20)为有源区；
4〕刻蚀所述有源区上方的场介质层(30)；
5〕整个器件上表面形成栅介质层(31)，在栅介质层(31)上再形成多晶硅层(32)；
6〕在所述多晶硅层(32)上方覆盖掩膜层(350)；所述掩膜层(350)具有中央通孔和环形通槽；刻蚀所述掩膜层(350)的中央通孔和环形通槽下方的多晶硅层(32)和栅介质层(31)；使得多晶硅层(32)和栅介质层(31)上形成中央通孔和环形通槽；所述多晶硅层(32)和栅介质层(31)的环形通槽下方是终端保护环(21)和轻掺杂第一导电类型漂移区(20)；
向多晶硅层(32)和栅介质层(31)上的中央通孔和环形通槽下方的轻掺杂第一导电类型漂移区(20)注入第二导电类型的杂质(23)后，去除掩膜层(350)；
7〕通过快速退火方式使步骤6〕注入的第二导电类型的杂质(23)自由扩散，形成位于轻掺杂第一导电类型漂移区(20)内的第二导电类型体区(22)；
8〕蚀刻整个器件上表面，使得多晶硅层(32)有残留，多晶硅层(32)和栅介质层(31)的中央通孔和环形通槽下方形成沟槽(36)；
9〕在整个器件上表面，淀积一层金属层(37)；
10〕通过退火，使得所述金属层(37)与非介质接触的部分形成化合物金属层(33)；
11〕在化合物金属层(33)上表面淀积上电极金属层(34)；
在重掺杂第一导电类型衬底(10)下表面淀积下电极金属层。
4.根据权利要求3所述的一种耗尽型沟道超势垒整流器的制造方法，其特征在于：步骤5〕形成的多晶硅层(32)还需要通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
5.根据权利要求3所述的一种耗尽型沟道超势垒整流器的制造方法，其特征在于：步骤9〕中，淀积金属选择自Pt、PtNi、Ti或TiN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410311136.4A CN104518006B (zh) | 2014-07-01 | 2014-07-01 | 一种耗尽型沟道超势垒整流器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410311136.4A CN104518006B (zh) | 2014-07-01 | 2014-07-01 | 一种耗尽型沟道超势垒整流器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104518006A true CN104518006A (zh) | 2015-04-15 |
| CN104518006B CN104518006B (zh) | 2017-03-15 |
Family
ID=52793036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410311136.4A Active CN104518006B (zh) | 2014-07-01 | 2014-07-01 | 一种耗尽型沟道超势垒整流器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104518006B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204336A (zh) * | 2016-03-16 | 2017-09-26 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
| CN107946351A (zh) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种肖特基接触超级势垒整流器及其制作方法 |
| CN107946371A (zh) * | 2017-01-24 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
| CN107946352A (zh) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
| CN113257916A (zh) * | 2021-03-29 | 2021-08-13 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面场效应晶体管及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040164304A1 (en) * | 2002-11-14 | 2004-08-26 | Angelo Magri | Insulated gate planar integrated power device with co-integrated schottky diode and process |
| CN101226883A (zh) * | 2008-02-03 | 2008-07-23 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件及其制造方法 |
| CN101783345A (zh) * | 2010-03-04 | 2010-07-21 | 无锡新洁能功率半导体有限公司 | 一种沟槽型半导体整流器及其制造方法 |
| CN101789400A (zh) * | 2010-02-12 | 2010-07-28 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件的制造方法及所得器件 |
| US20140087539A1 (en) * | 2012-09-27 | 2014-03-27 | Stmicroelectronics S.R.I. | Process for manufactuirng super-barrier rectifiers |
-
2014
- 2014-07-01 CN CN201410311136.4A patent/CN104518006B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040164304A1 (en) * | 2002-11-14 | 2004-08-26 | Angelo Magri | Insulated gate planar integrated power device with co-integrated schottky diode and process |
| CN101226883A (zh) * | 2008-02-03 | 2008-07-23 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件及其制造方法 |
| CN101789400A (zh) * | 2010-02-12 | 2010-07-28 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件的制造方法及所得器件 |
| CN101783345A (zh) * | 2010-03-04 | 2010-07-21 | 无锡新洁能功率半导体有限公司 | 一种沟槽型半导体整流器及其制造方法 |
| US20140087539A1 (en) * | 2012-09-27 | 2014-03-27 | Stmicroelectronics S.R.I. | Process for manufactuirng super-barrier rectifiers |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107204336A (zh) * | 2016-03-16 | 2017-09-26 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
| CN107204336B (zh) * | 2016-03-16 | 2023-10-20 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
| CN107946371A (zh) * | 2017-01-24 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
| CN107946371B (zh) * | 2017-01-24 | 2024-04-05 | 重庆中科渝芯电子有限公司 | 一种肖特基势垒接触的超势垒整流器及其制造方法 |
| CN107946351A (zh) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种肖特基接触超级势垒整流器及其制作方法 |
| CN107946352A (zh) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
| CN107946351B (zh) * | 2017-09-20 | 2023-09-12 | 重庆中科渝芯电子有限公司 | 一种肖特基接触超级势垒整流器及其制作方法 |
| CN107946352B (zh) * | 2017-09-20 | 2023-10-24 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
| CN113257916A (zh) * | 2021-03-29 | 2021-08-13 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面场效应晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104518006B (zh) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| US8933506B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US20110309438A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN103325839A (zh) | 一种mos超势垒整流器件及其制造方法 | |
| CN113838909B (zh) | 沟槽型原胞结构及制备方法 | |
| CN104979213A (zh) | 形成具有包括绝缘区的终止区的电子装置的工艺 | |
| CN103456773B (zh) | 肖特基二极管及其制造方法 | |
| US11264450B2 (en) | Semiconductor device and manufacturing method | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
| CN101789400A (zh) | 一种半导体整流器件的制造方法及所得器件 | |
| KR20100122281A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN104835854A (zh) | 半导体器件及其制作方法 | |
| CN102810562B (zh) | 一种半导体器件及其制造方法 | |
| RU2740124C1 (ru) | Карбидокремниевое переключающее устройство и способ его производства | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN105576014A (zh) | 肖特基二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |