CN113257916A - 一种集成整流器的平面场效应晶体管及其制造方法 - Google Patents
一种集成整流器的平面场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN113257916A CN113257916A CN202110336367.0A CN202110336367A CN113257916A CN 113257916 A CN113257916 A CN 113257916A CN 202110336367 A CN202110336367 A CN 202110336367A CN 113257916 A CN113257916 A CN 113257916A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- type epitaxial
- gate oxide
- rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000004151 rapid thermal annealing Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 229910002601 GaN Inorganic materials 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种集成整流器的平面场效应晶体管及其制造方法，平面场效应晶体管包括第一导电类型外延层(1)、隔离环(2)、厚氧化层(3)、第一阱区(4)、第一源区(5)、厚栅氧层(6)、薄栅氧层(7)、多晶电极层(8)、介质层(9)、第二阱区(10)、金属层(11)；方法包括分别形成第一导电类型外延层(1)、隔离环(2)、厚氧化层(3)、第一阱区(4)、第一源区(5)、厚栅氧层(6)、多晶电极层(8)、介质层(9)、第二阱区(10)、金属层(11)的步骤。本发明相比于现有集成肖特基二极管，其体二极管正向压降更低，并且具有更好的高温工作特性。
Description
技术领域
本发明涉及半导体器件材料制造领域，具体是一种集成整流器的平面场效应晶体管及其制造方法。
背景技术
以功率MOSFET为代表的平面场效应晶体管器件因其具有功耗低、开关速度快、驱动能力强、负温度系数等优点，而广泛用于应用于电机调速、逆变器、电子开关、汽车电器和电子镇流器等,是功率集成电路及功率集成系统的核心元器件之一。
在实际应用中，MOSFET的功率损耗来源于导通损耗、开关损耗和体二极管损耗。其中体二极管损耗来源于功率MOSFET的寄生体二极管结构，通常以体二极管正向导通电压来表征，常规情况下该参数为0.8～1.0V，在实际工艺中不容易调控。比较常规的优化手段是在封装的时候于MOSFET的源、漏两端并联一个低开启电压的肖特基二极管，由于肖特基二极管具有比较小的开启电压(0.5～0.7V)，可以有效降低整体器件的正向导通电压。
然而，随着集成电路尺寸的缩小，外部并联二极管的方式需要占用更大的线路尺寸，二极管和MOSFET在参数上的匹配也需要耗费额外的验证。因此，集成肖特基二极管的功率MOSFET应运而生。
相比于肖特基二极管，同面积下的超势垒整流二极管具有更低的开启电压，更稳定的高温工作特性。但是超势垒整流二极管由于对热过程敏感，不能经历过多高温工艺，因而在与传统的平面MOSFET工艺集成相对比较困难。
发明内容
本发明的目的是提供一种集成整流器的平面场效应晶体管，包括第一导电类型外延层、隔离环、厚氧化层、第一阱区、第一源区、栅氧层、多晶电极层、介质层、第二阱区、金属层；
第一导电类型外延层材料包括但不局限于硅、碳化硅或氮化镓。
所述隔离环位于第一导电类型外延层内；
所述厚氧化层覆盖第一导电类型外延层的部分表面；
所述厚氧化层和隔离环同轴，从而将平面场效应晶体管分隔为两个区域，分别记为MOS器件区和整流器器件区；
所述厚氧化层和隔离环用于隔离整流器器件和MOS器件工作。
所述厚氧化层和隔离环还作为平面场效应晶体管的终端分布于整个平面场效应晶体管外围区域。
所述第一阱区位于第一导电类型外延层内，且位于MOS器件区；
所述第一源区位于第一阱区内，且位于MOS器件区；
所述厚栅氧层覆盖第一导电类型外延层的部分表面，且厚栅氧层位于MOS器件区；
所述薄栅氧层覆盖第一导电类型外延层的部分表面，且薄栅氧层位于整流器器件区；
所述多晶电极层覆盖在厚栅氧层和薄栅氧层上；
所述多晶电极层覆盖在厚栅氧层和薄栅氧层上的部分表面。
所述介质层覆盖多晶电极层的部分表面和第一导电类型外延层的部分表面，且部分介质层位于MOS器件区，部分介质层位于整流器器件区；
所述第二阱区位于第一导电类型外延层内，且位于整流器器件区；
所述金属层覆盖于平面场效应晶体管器件表面，且部分金属层位于MOS器件区，部分金属层位于整流器器件区。
位于MOS器件区的第一导电类型外延层、第一阱区、第一源区、厚栅氧层、位于MOS器件区的多晶电极层构成MOS器件；
位于整流器器件区的第一导电类型外延层、薄栅氧层、位于整流器器件区的多晶电极层、位于整流器器件区的介质层、第二阱区、位于整流器器件区的金属层构成整流器器件。
优选的，所述MOS器件区和整流器器件区以阵列的形式排列于平面场效应晶体管有源区内部。
优选的，所述MOS器件区和整流器器件区分别独立排列于器件有源区中。
一种集成整流器的平面场效应晶体管的制造方法，包括以下步骤：
1)在第一导电类型外延层上，通过光刻、注入、去胶、退火，形成隔离环，注入的杂质为第二导电类型杂质；
2)在第一导电类型外延层的表面进行厚氧生长，经过光刻、刻蚀、去胶后形成厚氧化层；
3)在所述第一导电类型外延层上，通过光刻、注入、去胶、退火，形成第一阱区，注入的杂质为第二导电类型杂质；
4)在所述第一导电类型外延层上，通过光刻、注入、去胶、退火，形成第一源区，注入的杂质为第一导电类型杂质；
5)在所述第一导电类型外延层的表面进行氧化工艺，然后经过光刻、刻蚀、去胶后开出窗口，形成厚栅氧层；
6)在所述第一导电类型外延层上，进行氧化工艺形成薄栅氧层；
7)在厚栅氧层和薄栅氧层的表面完成多晶工艺，经过淀积、光刻、刻蚀、去胶后形成多晶电极层；
8)在第一导电类型外延层部分表面、多晶电极层部分表面完成介质工艺，经过淀积、退火、光刻、刻蚀、去胶后形成介质层；
9)进行一次离子注入，掺杂杂质为第二导电类型杂质，然后进行快速热退火，形成第二阱区；
10)进行金属淀积，形成金属层，完成器件制备。
值得说明的是，本发明公开了一种集成整流器的平面场效应晶体管及其制造方法，其在制造平面场效应晶体管的工艺过程中，集成制造了一个整流器，且无需增加多余的光刻层，仅增加依次额外的注入和快速热退火。相比于当前集成肖特基二极管的方案，其体二极管正向压降更低，且具有更好的高温工作特性。其具有工艺实现简单、工艺成本可控的优点。
本发明的技术效果是毋庸置疑的，本发明相比于现有集成肖特基二极管，其体二极管正向压降更低，并且具有更好的高温工作特性。
本发明所述之制造方法，形成整流器的工艺过程与形成MOSFET的工艺过程兼容，不新增光刻层，仅在整流器形成过程中增加一次注入和快速热退火，工艺实现简单，可有效控制成本。
附图说明
图1是最终的器件示意图。
图2是完成隔离环和厚氧化层后的器件示意图；
图3是完成第一阱区和第一源区后的器件示意图；
图4是完成厚栅氧层和薄栅氧层后的器件示意图；
图5是完成多晶电极层和介质层后的器件示意图；
图中：第一导电类型外延层1、隔离环2、厚氧化层3、第一阱区4、第一源区5、厚栅氧层6、薄栅氧层7、多晶电极层8、介质层9、第二阱区10、金属层11、MOS器件区12和整流器器件区13。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
参见图1至图5，一种集成整流器的平面场效应晶体管，包括第一导电类型外延层1、隔离环2、厚氧化层3、第一阱区4、第一源区5、厚栅氧层6、多晶电极层8、介质层9、第二阱区10、金属层11；
第一导电类型外延层1材料包括但不局限于硅、碳化硅或氮化镓。
所述隔离环2位于第一导电类型外延层1内；
所述厚氧化层3覆盖第一导电类型外延层1的部分表面；
所述厚氧化层3和隔离环2同轴，从而将平面场效应晶体管分隔为两个区域，分别记为MOS器件区12和整流器器件区13；
所述厚氧化层3和隔离环2用于隔离整流器器件和MOS器件工作。
所述厚氧化层3和隔离环2还作为平面场效应晶体管的终端分布于整个平面场效应晶体管外围区域。
所述第一阱区4位于第一导电类型外延层1内，且位于MOS器件区12；
所述第一源区5位于第一阱区4内，且位于MOS器件区12；
所述厚栅氧层6覆盖第一导电类型外延层1的部分表面，且厚栅氧层6位于MOS器件区12；
所述薄栅氧层7覆盖第一导电类型外延层1的部分表面，且薄栅氧层7位于整流器器件；
所述多晶电极层8覆盖在厚栅氧层6和薄栅氧层7上，且部分多晶电极层8位于MOS器件区12，部分多晶电极层8位于整流器器件区13；
所述多晶电极层8覆盖在厚栅氧层6和薄栅氧层7上的部分表面。
所述介质层9覆盖多晶电极层8的部分表面和第一导电类型外延层1的部分表面，且部分介质层9位于MOS器件区12，部分介质层9位于整流器器件区13；
所述第二阱区10位于第一导电类型外延层1内，且位于整流器器件区13；
所述金属层11覆盖于平面场效应晶体管器件表面，且部分金属层11位于MOS器件区12，部分金属层11位于整流器器件区13。
位于MOS器件区12的第一导电类型外延层1、第一阱区4、第一源区5、厚栅氧层6、位于MOS器件区12的多晶电极层8构成MOS器件；
位于整流器器件区13的第一导电类型外延层1、薄栅氧层7、位于整流器器件区13的多晶电极层8、位于整流器器件区13的介质层9、第二阱区10、位于整流器器件区13的金属层11构成整流器器件。
所述MOS器件区12和整流器器件区13以阵列的形式排列于平面场效应晶体管有源区内部。
实施例2：
一种集成整流器的平面场效应晶体管，包括第一导电类型外延层1、隔离环2、厚氧化层3、第一阱区4、第一源区5、厚栅氧层6、薄栅氧层7、多晶电极层8、介质层9、第二阱区10、金属层11；
第一导电类型外延层1材料包括但不局限于硅、碳化硅或氮化镓。
所述隔离环2位于第一导电类型外延层1内；
所述厚氧化层3覆盖第一导电类型外延层1的部分表面；
所述厚氧化层3和隔离环2同轴，从而将平面场效应晶体管分隔为两个区域，分别记为MOS器件区12和整流器器件区13；
所述厚氧化层3和隔离环2用于隔离整流器器件和MOS器件工作。
所述厚氧化层3和隔离环2还作为平面场效应晶体管的终端分布于整个平面场效应晶体管外围区域。
所述第一阱区4位于第一导电类型外延层1内，且位于MOS器件区12；
所述第一源区5位于第一阱区4内，且位于MOS器件区12；
所述厚栅氧层6覆盖第一导电类型外延层1的部分表面，且厚栅氧层6位于MOS器件区12；
所述薄栅氧层7覆盖第一导电类型外延层1的部分表面，且薄栅氧层7位于整流器器件；
所述多晶电极层8覆盖在厚栅氧层6和薄栅氧层7上，且部分多晶电极层8位于MOS器件区12，部分多晶电极层8位于整流器器件区13；
所述多晶电极层8覆盖在厚栅氧层6和薄栅氧层7上的部分表面。
所述介质层9覆盖多晶电极层8的部分表面和第一导电类型外延层1的部分表面，且部分介质层9位于MOS器件区12，部分介质层9位于整流器器件区13；
所述第二阱区10位于第一导电类型外延层1内，且位于整流器器件区13；
所述金属层11覆盖于平面场效应晶体管器件表面，且部分金属层11位于MOS器件区12，部分金属层11位于整流器器件区13。
位于MOS器件区12的第一导电类型外延层1、第一阱区4、第一源区5、厚栅氧层6、位于MOS器件区12的多晶电极层8构成MOS器件；
位于整流器器件区13的第一导电类型外延层1、薄栅氧层7、位于整流器器件区13的多晶电极层8、位于整流器器件区13的介质层9、第二阱区10、位于整流器器件区13的金属层11构成整流器器件。
所述MOS器件区12和整流器器件区13分别独立排列于器件有源区中。
实施例3：
一种集成整流器的平面场效应晶体管的制造方法，包括以下步骤：
1)在第一导电类型外延层1上，通过光刻、注入、去胶、退火，形成隔离环2，注入的杂质为第二导电类型杂质；
2)在第一导电类型外延层1的表面进行厚氧生长，经过光刻、刻蚀、去胶后形成厚氧化层3；
3)在所述第一导电类型外延层1上，通过光刻、注入、去胶、退火，形成第一阱区4，注入的杂质为第二导电类型杂质；
4)在所述第一导电类型外延层1上，通过光刻、注入、去胶、退火，形成第一源区5，注入的杂质为第一导电类型杂质；
5)在所述第一导电类型外延层1的表面进行氧化工艺，然后经过光刻、刻蚀、去胶后开出窗口，形成厚栅氧层6；
6)在所述第一导电类型外延层1上，进行氧化工艺形成薄栅氧层7；
7)在厚栅氧层6和薄栅氧层7的表面完成多晶工艺，经过淀积、光刻、刻蚀、去胶后形成多晶电极层8；
8)在第一导电类型外延层1部分表面、多晶电极层8部分表面完成介质工艺，经过淀积、退火、光刻、刻蚀、去胶后形成介质层9；
9)进行一次离子注入，掺杂杂质为第二导电类型杂质，然后进行快速热退火，形成第二阱区10；
10)进行金属淀积，形成金属层11，完成器件制备。
实施例4：
一种集成整流器的平面场效应晶体管，包括MOS器件区和整流器器件区，具体包含了第一导电类型外延层、厚氧化层、隔离环、第一阱区、第一源区、第二阱区、厚栅氧层、薄栅氧层、多晶电极层、介质层和金属层；
所述厚氧化层和隔离环同时分布在MOS器件和整流器器件的交界处，起到隔离两种器件工作的作用；
所述第一阱区、第一源区与厚栅氧层分布于MOS器件区，其中第一阱区、第一源区位于第一导电类型外延层体内，厚栅氧层覆盖于MOS器件区的第一导电类型外延层上的部分表面；
所述第二阱区和薄栅氧层分布于整流器器件区，其中第二阱区位于第一导电类型外延层体内，薄栅氧层覆盖于MOS器件区的第一导电类型外延层上的部分表面；
所述多晶电极层覆盖于厚栅氧层和薄栅氧层上方的部分表面；
所述介质层覆盖于多晶电极层和第一导电类型的顶层外延层上的部分表面；
所述金属层覆盖于整个器件表面；
所述厚氧化层、隔离环还作为器件的终端分布于整个器件外围区域；
所述MOS器件区和整流器器件区可以以阵列的形式排列于器件有源区内部，也可以各自独立排列于器件有源区中。
实施例5：
一种集成整流器的平面场效应晶体管的制造方法，过程如下：
在所述第一导电类型外延层上，通过光刻、注入、去胶、退火，形成形成隔离环，注入的杂质为第二导电类型杂质；
在所述第一导电类型外延层上进行厚氧生长，经过光刻、刻蚀、去胶后形成厚氧化层；
在所述第一导电类型外延层上，通过光刻、注入、去胶、退火，形成第一阱区，注入的杂质为第二导电类型杂质；
在所述第一导电类型外延层上，通过光刻、注入、去胶、退火，形成第一源区，注入的杂质为第一导电类型杂质；
在所述第一导电类型外延层上，进行氧化工艺，然后经过光刻、刻蚀、去胶后开出窗口，形成厚栅氧层；
在所述第一导电类型外延层上，进行氧化工艺形成薄栅氧层；
进行多晶工艺，经过淀积、光刻、刻蚀、去胶后形成多晶电极层；
进行介质工艺，经过淀积、退火、光刻、刻蚀、去胶后形成介质层；
进行一次离子注入，掺杂杂质为第二导电类型杂质，然后进行快速热退火，形成第二阱区；
进行金属淀积，完成器件制备。
实施例6：
一种集成整流器的平面场效应晶体管的制造方法，进行以下步骤：
1)在第一导电类型外延层上进行涂胶、光刻，然后进行硼离子注入，注入剂量为1e14，之后去胶退火，退火温度为1150℃120min，形成隔离环2；然后进行场氧氧化，厚度1um，然后进行光刻刻蚀，形成厚氧化层。此时器件结构如图1所示。
2)进行第一阱区的杂质注入，注入杂质为硼，剂量6e13，然后进行高温退火，退火温度为1150℃120min，形成第一阱区；然后进行第一源区的杂质注入，注入杂质为磷，剂量5e15。此时器件结构如图2所示。
3)进行栅氧淀积，栅氧厚度90nm，然后经过光刻刻蚀开出窗口，形成厚栅氧层；然后再进行栅氧淀积，栅氧厚度为10nm，形成薄栅氧层。此时器件结构如图3所示。
4)进行多晶淀积，多晶层厚度为700nm，然后进行光刻刻蚀，形成多晶电极层；然后在进行介质淀积，淀积膜为BPSG，厚度1um，经光刻刻蚀后，形成介质层。此时器件结构如图4所示。
5)进行一次硼注入，剂量为5e12，然后进行一次快速热退火工艺，退火时间715℃，时间1min，形成第二阱区；然后进行金属淀积，厚度4um，最终完成器件制备。此时器件结构如图5所示。
实施例7：
一种集成整流器的平面场效应晶体管的制造方法，进行以下步骤：
1)在第一导电类型外延层上进行涂胶、光刻，然后进行硼离子注入，注入剂量为8e13，之后去胶退火，退火温度为1150℃150min，形成隔离环2；然后进行场氧氧化，厚度1.2um，然后进行光刻刻蚀，形成厚氧化层。此时器件结构如图1所示。
2)进行第一阱区的杂质注入，注入杂质为硼，剂量4e13，然后进行高温退火，退火温度为1150℃120min，形成第一阱区；然后进行第一源区的杂质注入，注入杂质为砷，剂量1e16。此时器件结构如图2所示。
3)进行栅氧淀积，栅氧厚度100nm，然后经过光刻刻蚀开出窗口，形成厚栅氧层；然后再进行栅氧淀积，栅氧厚度为9nm，形成薄栅氧层。此时器件结构如图3所示。
4)进行多晶淀积，多晶层厚度为700nm，然后进行光刻刻蚀，形成多晶电极层；然后在进行介质淀积，淀积膜为BPSG，厚度1um，经光刻刻蚀后，形成介质层。此时器件结构如图4所示。
5)进行一次硼注入，剂量为7e12，然后进行一次快速热退火工艺，退火时间730℃，时间1min，形成第二阱区；然后进行金属淀积，厚度4um，最终完成器件制备。此时器件结构如图5所示。
Claims (9)
1.一种集成整流器的平面场效应晶体管，其特征在于：包括第一导电类型外延层(1)、所述隔离环(2)、厚氧化层(3)、第一阱区(4)、第一源区(5)、厚栅氧层(6)、薄栅氧层(7)、多晶电极层(8)、介质层(9)、第二阱区(10)、金属层(11)。
所述隔离环(2)位于第一导电类型外延层(1)内；
所述厚氧化层(3)覆盖第一导电类型外延层(1)的部分表面；
所述厚氧化层(3)和隔离环(2)同轴，从而将平面场效应晶体管分隔为两个区域，分别记为MOS器件区(12)和整流器器件区(13)；
所述第一阱区(4)位于第一导电类型外延层(1)内，且位于MOS器件区(12)；
所述第一源区(5)位于第一阱区(4)内，且位于MOS器件区(12)；
所述厚栅氧层(6)覆盖第一导电类型外延层(1)的部分表面，且厚栅氧层(6)位于MOS器件区(12)；
所述薄栅氧层(7)覆盖第一导电类型外延层(1)的部分表面，且薄栅氧层(7)位于整流器器件区(13)；
所述多晶电极层(8)覆盖在厚栅氧层(6)和薄栅氧层(7)上；
所述介质层(9)覆盖多晶电极层(8)的部分表面和第一导电类型外延层(1)的部分表面，且部分介质层(9)位于MOS器件区(12)，部分介质层(9)位于整流器器件区(13)；
所述第二阱区(10)位于第一导电类型外延层(1)内，且位于整流器器件区(13)；
所述金属层(11)覆盖于平面场效应晶体管器件表面，且部分金属层(11)位于MOS器件区(12)，部分金属层(11)位于整流器器件区(13)。
2.根据权利要求1所述的一种集成整流器的平面场效应晶体管，其特征在于：所述多晶电极层(8)覆盖在厚栅氧层(6)和薄栅氧层(7)上的部分表面。
3.根据权利要求1或2所述的一种集成整流器的平面场效应晶体管，其特征在于：位于MOS器件区(12)的第一导电类型外延层(1)、第一阱区(4)、第一源区(5)、厚栅氧层(6)、位于MOS器件区(12)的多晶电极层(8)构成MOS器件；
位于整流器器件区(13)的第一导电类型外延层(1)、薄栅氧层(7)、位于整流器器件区(13)的多晶电极层(8)、位于整流器器件区(13)的介质层(9)、第二阱区(10)、位于整流器器件区(13)的金属层(11)构成整流器器件。
4.根据权利要求1或3所述的一种集成整流器的平面场效应晶体管，其特征在于：所述厚氧化层(3)和隔离环(2)用于隔离整流器器件和MOS器件工作。
5.根据权利要求1所述的一种集成整流器的平面场效应晶体管，其特征在于：第一导电类型外延层(1)材料包括但不局限于硅、碳化硅或氮化镓。
6.根据权利要求1所述的一种集成整流器的平面场效应晶体管，其特征在于：所述厚氧化层(3)和隔离环(2)还作为平面场效应晶体管的终端分布于整个平面场效应晶体管外围区域。
7.根据权利要求1所述的一种集成整流器的平面场效应晶体管，其特征在于：所述MOS器件区(12)和整流器器件区(13)以阵列的形式排列于平面场效应晶体管有源区内部。
8.根据权利要求1所述的一种集成整流器的平面场效应晶体管，其特征在于：所述MOS器件区(12)和整流器器件区(13)分别独立排列于器件有源区中。
9.权利要求1至8任一项所述的一种集成整流器的平面场效应晶体管的制造方法，其特征在于，包括以下步骤：
1)在第一导电类型外延层(1)上，通过光刻、注入、去胶、退火，形成隔离环(2)，注入的杂质为第二导电类型杂质；
2)在第一导电类型外延层(1)的表面进行厚氧生长，经过光刻、刻蚀、去胶后形成厚氧化层(3)；
3)在所述第一导电类型外延层(1)上，通过光刻、注入、去胶、退火，形成第一阱区(4)，注入的杂质为第二导电类型杂质；
4)在所述第一导电类型外延层(1)上，通过光刻、注入、去胶、退火，形成第一源区(5)，注入的杂质为第一导电类型杂质；
5)在所述第一导电类型外延层(1)的表面进行氧化工艺，然后经过光刻、刻蚀、去胶后开出窗口，形成厚栅氧层(6)；
6)在所述第一导电类型外延层(1)上，进行氧化工艺形成薄栅氧层(7)；
7)在厚栅氧层(6)和薄栅氧层(7)的表面完成多晶工艺，经过淀积、光刻、刻蚀、去胶后形成多晶电极层(8)；
8)在第一导电类型外延层(1)部分表面、多晶电极层(8)部分表面完成介质工艺，经过淀积、退火、光刻、刻蚀、去胶后形成介质层(9)；
9)进行一次离子注入，掺杂杂质为第二导电类型杂质，然后进行快速热退火，形成第二阱区(10)；
10)进行金属淀积，形成金属层(11)，完成器件制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110336367.0A CN113257916B (zh) | 2021-03-29 | 2021-03-29 | 一种集成整流器的平面场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110336367.0A CN113257916B (zh) | 2021-03-29 | 2021-03-29 | 一种集成整流器的平面场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113257916A true CN113257916A (zh) | 2021-08-13 |
| CN113257916B CN113257916B (zh) | 2023-04-14 |
Family
ID=77181208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110336367.0A Active CN113257916B (zh) | 2021-03-29 | 2021-03-29 | 一种集成整流器的平面场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113257916B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030096481A1 (en) * | 2001-11-21 | 2003-05-22 | Intersil Americas Inc. | Self-alignment of seperated regions in a lateral MOSFET structure of an integrated circuit |
| US20090261427A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction diode device and method for manufacturing the same |
| US20100289059A1 (en) * | 2009-05-18 | 2010-11-18 | Force Mos Technology Co. Ltd. | Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation |
| CN102254937A (zh) * | 2011-08-08 | 2011-11-23 | 深圳深爱半导体股份有限公司 | 垂直双扩散金属氧化物半导体场效应器件及其制造方法 |
| CN202205747U (zh) * | 2010-12-28 | 2012-04-25 | 成都芯源系统有限公司 | 半导体器件 |
| US20130033300A1 (en) * | 2010-06-03 | 2013-02-07 | Panasonic Corporation | Semiconductor device and solid state relay using same |
| CN103178105A (zh) * | 2013-04-10 | 2013-06-26 | 辽宁大学 | Native NMOS低压触发的用于ESD保护的SCR器件 |
| JP2014225589A (ja) * | 2013-05-17 | 2014-12-04 | 良孝 菅原 | 半導体装置およびその動作方法 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| US9324807B1 (en) * | 2015-07-10 | 2016-04-26 | United Silicon Carbide, Inc. | Silicon carbide MOSFET with integrated MOS diode |
| US20160164314A1 (en) * | 2014-02-04 | 2016-06-09 | Hycon Technology Corp. | Power transfer circuit for achieving power transfer between stacked rechargeable battery cells |
| US20160260831A1 (en) * | 2015-03-03 | 2016-09-08 | Micrel, Inc. | Dmos transistor with trench schottky diode |
| CN107204336A (zh) * | 2016-03-16 | 2017-09-26 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
| CN108198759A (zh) * | 2017-12-04 | 2018-06-22 | 重庆中科渝芯电子有限公司 | 一种提高平面vdmos柵氧击穿的制造方法 |
| US20180190814A1 (en) * | 2016-12-29 | 2018-07-05 | Texas Instruments Incorporated | Laterally Diffused Metal Oxide Semiconductor with Gate Poly Contact within Source Window |
-
2021
- 2021-03-29 CN CN202110336367.0A patent/CN113257916B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030096481A1 (en) * | 2001-11-21 | 2003-05-22 | Intersil Americas Inc. | Self-alignment of seperated regions in a lateral MOSFET structure of an integrated circuit |
| US20090261427A1 (en) * | 2008-04-22 | 2009-10-22 | Pfc Device Co. | Mos p-n junction diode device and method for manufacturing the same |
| US20100289059A1 (en) * | 2009-05-18 | 2010-11-18 | Force Mos Technology Co. Ltd. | Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation |
| US20130033300A1 (en) * | 2010-06-03 | 2013-02-07 | Panasonic Corporation | Semiconductor device and solid state relay using same |
| CN202205747U (zh) * | 2010-12-28 | 2012-04-25 | 成都芯源系统有限公司 | 半导体器件 |
| CN102254937A (zh) * | 2011-08-08 | 2011-11-23 | 深圳深爱半导体股份有限公司 | 垂直双扩散金属氧化物半导体场效应器件及其制造方法 |
| CN103178105A (zh) * | 2013-04-10 | 2013-06-26 | 辽宁大学 | Native NMOS低压触发的用于ESD保护的SCR器件 |
| JP2014225589A (ja) * | 2013-05-17 | 2014-12-04 | 良孝 菅原 | 半導体装置およびその動作方法 |
| US20160164314A1 (en) * | 2014-02-04 | 2016-06-09 | Hycon Technology Corp. | Power transfer circuit for achieving power transfer between stacked rechargeable battery cells |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| US20160260831A1 (en) * | 2015-03-03 | 2016-09-08 | Micrel, Inc. | Dmos transistor with trench schottky diode |
| US9324807B1 (en) * | 2015-07-10 | 2016-04-26 | United Silicon Carbide, Inc. | Silicon carbide MOSFET with integrated MOS diode |
| CN107204336A (zh) * | 2016-03-16 | 2017-09-26 | 重庆中科渝芯电子有限公司 | 一种高效整流器及其制造方法 |
| US20180190814A1 (en) * | 2016-12-29 | 2018-07-05 | Texas Instruments Incorporated | Laterally Diffused Metal Oxide Semiconductor with Gate Poly Contact within Source Window |
| CN108198759A (zh) * | 2017-12-04 | 2018-06-22 | 重庆中科渝芯电子有限公司 | 一种提高平面vdmos柵氧击穿的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113257916B (zh) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757032A (en) | Method for DMOS semiconductor device fabrication | |
| JP4018780B2 (ja) | Ｄｍｏｓトランジスタの製造方法 | |
| JP2004072077A (ja) | ＢｉＣＤＭＯＳ構造及びその製造方法 | |
| TW201545343A (zh) | 半導體基板結構、半導體功率元件及改善半導體功率元件中之注入控制方法 | |
| US11264269B1 (en) | Method of manufacturing trench type semiconductor device | |
| US9570441B2 (en) | Semiconductor device with thermally grown oxide layer between field and gate electrode and method of manufacturing | |
| CN111081759A (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| CN111211175A (zh) | 一种快恢复二极管器件结构及其制作方法 | |
| US5229633A (en) | High voltage lateral enhancement IGFET | |
| US5135880A (en) | Method of manufacturing a semiconductor device | |
| JPH0828504B2 (ja) | 半導体装置およびインテリジェントパワスイッチ用回路 | |
| CN105118857A (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN113257916B (zh) | 一种集成整流器的平面场效应晶体管及其制造方法 | |
| CN113257917B (zh) | 一种集成整流器的平面mosfet及其制造方法 | |
| CN113990945B (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN211789033U (zh) | 一种快恢复二极管器件结构 | |
| CN210628318U (zh) | 一种Split Gate-IGBT结构及器件 | |
| CN113013259A (zh) | 一种低导通压降肖特基二极管结构及其制备方法 | |
| CN111463132A (zh) | 一种可降低导通电阻并增加安全工作区的功率半导体器件制备方法 | |
| KR100336502B1 (ko) | 트렌치 게이트 모스 전력 소자를 포함한 스마트 전력 집적회로의 제조 방법 | |
| CN110729196A (zh) | 一种降低沟槽型金属氧化物半导体导通电阻的方法 | |
| CN115084235B (zh) | Ldmos器件、制备方法及芯片 | |
| CN110176401B (zh) | 一种降低vdmos生产成本的方法 | |
| CN113990942B (zh) | 圆形对称结构的ldmos器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |