CN107204336A - 一种高效整流器及其制造方法 - Google Patents
一种高效整流器及其制造方法 Download PDFInfo
- Publication number
- CN107204336A CN107204336A CN201610150194.2A CN201610150194A CN107204336A CN 107204336 A CN107204336 A CN 107204336A CN 201610150194 A CN201610150194 A CN 201610150194A CN 107204336 A CN107204336 A CN 107204336A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- dielectric layer
- high efficiency
- conduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 210000000746 body region Anatomy 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000000137 annealing Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 238000010276 construction Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 4
- KMWBBMXGHHLDKL-UHFFFAOYSA-N [AlH3].[Si] Chemical compound [AlH3].[Si] KMWBBMXGHHLDKL-UHFFFAOYSA-N 0.000 claims description 3
- XRZCZVQJHOCRCR-UHFFFAOYSA-N [Si].[Pt] Chemical compound [Si].[Pt] XRZCZVQJHOCRCR-UHFFFAOYSA-N 0.000 claims description 3
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 3
- -1 aluminium copper silicon Chemical compound 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 239000000796 flavoring agent Substances 0.000 claims description 3
- 235000019634 flavors Nutrition 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 13
- 239000007924 injection Substances 0.000 abstract description 13
- 230000004888 barrier function Effects 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 description 15
- 238000000407 epitaxy Methods 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明公开了一种高效整流器及其制造方法；所述高效整流器包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第二导电类型体区、第一导电类型增强层、场介质层、栅介质层、栅电极层、上电极金属层和下电极金属层；所述高效整流器属于超势垒整流器类型，其采用只增加一次离子注入方式形成的增强层能够对MOS沟道区和位于体区间的类似JFET区进行杂质浓度调节，从而该高效整流器具有制造工艺简单和超低VF的优点。
Description
技术领域
本发明涉及功率半导体器件技术领域，具体是一种高效整流器及其制造方法。
背景技术
功率半导体整流器，广泛应用于功率转换器和电源中。常见的功率半导体整流器包括PIN功率整流器、肖特基势垒整流器和超势垒整流器。
其中PIN功率整流器正向压降大，反向恢复时间长，但漏电较小，并且具有优越的高温稳定性，主要应用于300V以上的中高压范围。
肖特基势垒整流器主要应用于200V以下的中低压范围，其正向压降小，反向恢复时间短，但反向漏电流较高，高温可靠性较差。结势垒控制整流器(JBS)和混合PIN/肖特基整流器(MPS)，结合了PIN功率整流器和肖特基势垒功率整流器的优点，是适用于中高压范围的常用整流器结构。
超势垒整流器，在阳极和阴极之间整合并联的整流二极管和MOS晶体管来形成具有较低正向导通电压、较稳定高温性能的整流器件，在100V以下的应用中具有明显的竞争优势。
已经公开的典型的超势垒整流器有多种结构和相应的制造方法，但其VF(正向导通电压)相对较高、制造工艺相对较复杂，还不能满足市场对超低VF、制造工艺简单的高效整流器的需求。
发明内容
本发明的目的是解决现有技术中，超势垒整流器中VF较高，制造工艺相对复杂等问题。
为实现本发明目的而采用的技术方案是这样的，一种高效整流器，其特征在于：包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第二导电类型体区、第一导电类型增强层、场介质层、栅介质层、栅电极层、上电极金属层和下电极金属层。
所述重掺杂第一导电类型衬底层覆盖于下电极金属层之上。
所述轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
所述第二导电类型保护环区和第二导电类型体区覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述第一导电类型增强层浮空于轻掺杂第一导电类型外延层内部。
所述场介质层和栅介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。
所述栅电极层覆盖于栅介质层之上。
所述上电极金属层覆盖于介质层、栅电极层和第二导电类型体区之上。所述上电极金属层还覆盖于第二导电类型保护环区之上的部分表面。
进一步，所述第二导电类型保护环区为闭合状的环形结构。环形包围的中间区域为有源区。
进一步，所述第二导电类型体区由一个或者多个重复的结构单元构成。所述第二导电类型体区位于有源区内部，位于有源区边缘的结构单元与第二导电类型保护环区可以接触，也可以不接触。
进一步，所述第一导电类型增强层分布在整个有源区。所述第一导电类型增强层与第二导电类型体区相接触。所述第一导电类型增强层与第二导电类型保护环区可以接触，也可以不接触。
进一步，所述场介质层位于有源区外部。所述栅介质层位于有源区内部。
进一步，所述场介质层还覆盖于第二导电类型保护环区之上的部分表面。所述场介质层与第二导电类型体区不接触。所述场介质层与栅介质层不接触。
一种高效整流器的制造方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。
2)将场介质层覆盖于轻掺杂第一导电类型外延层之上。
3)利用第一掩膜层形成闭合环形结构的第二导电类型保护环区。其环形环绕部分为有源区。
4)利用第二掩膜层刻蚀所述有源区上方的场介质层。
5)向有源区普遍注入第一导电类型的杂质形成第一导电类型增强层。在有源区上方依次覆盖栅介质材料和栅电极材料。
6)利用第三掩膜层形成栅介质层和栅电极层。
7)向有源区普遍注入第二导电类型杂质离子，快速退火后形成第二导电类型体区。
8)形成上电极金属层。
9)形成下电极金属层。
进一步，所述步骤5)中的栅电极材料优选多晶硅材料。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
进一步，所述步骤8)中的上电极金属层包括高级硅化物和常规金属。
所述高级硅化物优选钛硅或者铂硅。
所述常规金属优选铝硅或者铝硅铜。
值得说明的是，在不影响所述高效整流器结构的前提下，上述制造方法可以根据实际生产工艺进行适当调整。
本发明的技术效果是毋庸置疑的，本发明中的高效整流器属于超势垒整流器类型，采用只增加一次离子注入方式形成的增强层能够对MOS沟道区和位于体区间的类似JFET区进行杂质浓度调节；该制造工艺简单，制造所得的产品具有超低VF的优点。
附图说明
图1为本发明实施例的新器件剖面结构示意图。
图2为本发明实施例的新器件1剖面结构示意图；
图3为本发明实施例的新器件1沿A-A’方向杂质浓度分布；
图4为本发明实施例的新器件2剖面结构示意图；
图5为本发明实施例的新器件2沿B-B’方向杂质浓度分布；
图6为本发明实施例的新器件正向导通特性曲线对比示意图；
图7为本发明实施例的新器件反向击穿特性曲线对比示意图；
图中：重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第二导电类型体区22、第一导电类型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
具体实施方式
下面结合实施例对本发明作进一步说明，但不应该理解为本发明上述主题范围仅限于下述实施例。在不脱离本发明上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本发明的保护范围内。
实施例1：
如图1所示，一种高效整流器，其特征在于：包括重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第二导电类型体区22、第一导电类型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
一种高效整流器的制造方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层20覆盖于重掺杂第一导电类型衬底层10之上。
2)将场介质层30覆盖于轻掺杂第一导电类型外延层20之上。
3)利用第一掩膜层形成第二导电类型保护环区21。所述第二导电类型保护环区21为闭合状的环形结构。环形包围的中间区域为有源区。
4)利用第二掩膜层刻蚀所述有源区上方的场介质层30。所述场介质层30位于有源区外部。
所述场介质层30还覆盖于第二导电类型保护环区21之上的部分表面。
5)向有源区普遍注入第一导电类型的杂质形成第一导电类型增强层23。
所述第一导电类型增强层23分布在整个有源区。所述第一导电类型增强层23与第二导电类型保护环区21可以接触，也可以不接触。
在有源区上方依次覆盖栅介质材料和栅电极材料。
所述栅电极材料优选多晶硅材料。所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
6)利用第三掩膜层形成栅介质层31和栅电极层32。所述栅介质层31位于有源区内部。
所述栅介质层31与场介质层30不接触。
7)向有源区普遍注入第二导电类型杂质离子，快速退火后形成第二导电类型体区22。
所述第二导电类型体区22由一个或者多个重复的结构单元构成。所述第二导电类型体区22位于有源区内部，位于有源区边缘的结构单元与第二导电类型保护环区21可以接触，也可以不接触。
所述第二导电类型体区22与第一导电类型增强层23相接触。
所述第二导电类型体区22与场介质层30不接触。
8)将所述上电极金属层40覆盖于介质层30、栅电极层32和第二导电类型体区22之上，形成上电极金属层40。
所述上电极金属层40还覆盖于第二导电类型保护环区21之上的部分表面。
所述上电极金属层10包括高级硅化物和常规金属。所述高级硅化物优选钛硅或铂硅，所述常规金属优选铝硅或者铝硅铜。
9)将所述重掺杂第一导电类型衬底层10覆盖于下电极金属层50之上，形成下电极金属层50。
所述步骤中的物质的典型的参数选取为：
第一导电类型为N型，第二导电类型为P型。
N+型衬底层为掺杂浓度19次方以上的砷衬底、N型外延层为杂质浓度15到16次方的磷外延层；
P型保护环区采用剂量13到15次方的硼注入后高温退火形成、
P型体区采用剂量为12次方到14次方、能量50KeV到150KeV的硼注入后快速退火的方式形成；
N型增强层采用剂量为11次方到12次方，能量为100KeV到400KeV的砷注入或者磷注入后经过高温退火形成；
场介质层约1微米；栅介质层约0.1微米。
实施例2：
采用实施例1中的制造方法制造高效整流器。其中，第一导电类型为N型，第二导电类型为P型。
本实施例制造出的高效整流器，其特征在于：包括N+型衬底层10、N型外延层20、P型保护环区21、P型体区22、N型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
如图1和图2所示，所述N型外延层20覆盖在N+型衬底层10之上。所述N+型衬底层10为掺杂浓度19次方以上的砷衬底。所述N型外延层20为杂质浓度15到16次方的磷外延层。
所述P型保护环区21和P型体区22覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量13到15次方的硼注入后1150度退火形成。
所述P型体区22由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的重复单元与P型保护环区21不接触。所述P型体区22采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述N型增强层23浮空在N型外延层20内部，并分布在P型体区22的重复单元之间。N型增强层23分布在整个有源区内，与相邻的P型体区22的重复单元接触，与P型保护环区21接触。所述N型增强层23采用剂量为12次方，能量为150KeV的砷注入后经过高温退火形成。如图3所示为N型增强区的浓度分布。
所述场介质层30和栅介质层31覆盖在N型外延层20之上的部分表面。场介质层30位于有源区外，栅介质层31位于有源区内。场介质层30与P型保护环区21接触，与P型体区22不接触，与栅介质层31不接触。所述场介质层30约1微米。所述栅介质层31约0.1微米。
所述栅电极层32为掺杂多晶层，覆盖在栅介质层之上。
所述上电极金属层40连接P型保护环区21和P型体区22，同时，上电极金属层40还覆盖在栅电极层32和场介质层30之上。
所述下电极金属层50位于重掺杂第一导电类型衬底层10之下。
由图2给出的本实施例新器件1剖面结构示意图和图3给出的N型增强层的浓度分布，可以看出，采用砷杂质掺杂的N型增强层对MOS沟道区和位于P型体区间的类似JFET区进行杂质浓度调节。
图6给出了本实施例新器件1的正向导通特性曲线。与常规器件相比，同样的阳极电流下，新器件1的正向导通电压小于常规器件的正向导通电压，因此新器件具有超低VF的优点。
图7给出了新器件1的反向击穿特性曲线。可以看出，新器件1保持了较好的反向击穿特性。
实施例3：
采用实施例1中的制造方法制造高效整流器。其中，第一导电类型为N型，第二导电类型为P型。
本实施例制造出的高效整流器，其特征在于：包括N+型衬底层10、N型外延层20、P型保护环区21、P型体区22、N型增强层23、场介质层30、栅介质层31、栅电极层32、上电极金属层40和下电极金属层50。
如图1和图4所示，所述N型外延层20覆盖在N+型衬底层10之上。所述N+型衬底层10为掺杂浓度19次方以上的砷衬底。所述N型外延层20为杂质浓度15到16次方的磷外延层。
所述P型保护环区21和P型体区22覆盖在N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量13到15次方的硼注入后1150度退火形成。
所述P型体区22由一个或者多个重复的结构单元构成，并且所有重复单元均位于有源区内，位于有源区边缘的重复单元与P型保护环区21不接触。所述P型体区22采用剂量为13次方、能量80KeV的硼注入后快速退火的方式形成。
所述N型增强层23浮空在N型外延层20内部，并分布在P型体区22的重复单元之间。N型增强层23分布在整个有源区内，与相邻的P型体区22的重复单元接触，与P型保护环区21接触。所述N型增强层23采用剂量为12次方，能量为120KeV的磷注入后经过高温退火形成。如图5所示为N型增强区的浓度分布。
所述场介质层30和栅介质层31覆盖在N型外延层20之上的部分表面。场介质层30位于有源区外，栅介质层31位于有源区内。场介质层30与P型保护环区21接触，与P型体区22不接触，与栅介质层31不接触。所述场介质层30约1微米。所述栅介质层31约0.1微米。
所述栅电极层32为掺杂多晶层，覆盖在栅介质层之上。
所述上电极金属层40连接P型保护环区21和P型体区22，同时，上电极金属层40还覆盖在栅电极层32和场介质层30之上。
所述下电极金属层50位于重掺杂第一导电类型衬底层10之下。
由图4给出的本实施例新器件2剖面结构示意图和图5给出的N型增强层的浓度分布，可以看出，采用磷杂质掺杂的N型增强层对MOS沟道区和位于P型体区间的类似JFET区进行杂质浓度调节。
图6给出了本实施例新器件2的正向导通特性曲线。与常规器件相比，同样的阳极电流下，新器件2的正向导通电压小于常规器件的正向导通电压，因此新器件具有超低VF的优点。
图7给出了新器件2的反向击穿特性曲线。可以看出，新器件2保持了较好的反向击穿特性。
Claims (9)
1.一种高效整流器，其特征在于：包括重掺杂第一导电类型衬底层(10)、轻掺杂第一导电类型外延层(20)、第二导电类型保护环区(21)、第二导电类型体区(22)、第一导电类型增强层(23)、场介质层(30)、栅介质层(31)、栅电极层(32)、上电极金属层(40)和下电极金属层(50)；
所述重掺杂第一导电类型衬底层(10)覆盖于下电极金属层(50)之上；
所述轻掺杂第一导电类型外延层(20)覆盖于重掺杂第一导电类型衬底层(10)之上；
所述第二导电类型保护环区(21)和第二导电类型体区(22)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面；
所述第一导电类型增强层(23)浮空于轻掺杂第一导电类型外延层(20)内部；
所述场介质层(30)和栅介质层(31)覆盖于轻掺杂第一导电类型外延层(20)之上的部分表面；
所述栅电极层(32)覆盖于栅介质层(31)之上；
所述上电极金属层(40)覆盖于介质层(30)、栅电极层(32)和第二导电类型体区(22)之上；所述上电极金属层(40)还覆盖于第二导电类型保护环区(21)之上的部分表面。
2.根据权利要求1所述的一种高效整流器，其特征在于：所述第二导电类型保护环区(21)为闭合状的环形结构；环形包围的中间区域为有源区。
3.根据权利要求1或2所述的一种高效整流器，其特征在于：所述第二导电类型体区(22)由一个或者多个重复的结构单元构成；所述第二导电类型体区(22)位于有源区内部，位于有源区边缘的结构单元与第二导电类型保护环区(21)可以接触，也可以不接触。
4.根据权利要求1或2所述的一种高效整流器，其特征在于：所述第一导电类型增强层(23)分布在整个有源区；所述第一导电类型增强层(23)与第二导电类型体区(22)相接触；所述第一导电类型增强层(23)与第二导电类型保护环区(21)可以接触，也可以不接触。
5.根据权利要求1或2所述的一种高效整流器，其特征在于：所述场介质层(30)位于有源区外部；所述栅介质层(31)位于有源区内部。
6.根据权利要求1或2所述的一种高效整流器，其特征在于：所述场介质层(30)还覆盖于第二导电类型保护环区(21)之上的部分表面；所述场介质层(30)与第二导电类型体区(22)不接触；所述场介质层(30)与栅介质层(31)不接触。
7.一种高效整流器的制造方法，其特征在于，包括以下步骤：
1)将轻掺杂第一导电类型外延层(20)覆盖于重掺杂第一导电类型衬底层(10)之上；
2)将场介质层(30)覆盖于轻掺杂第一导电类型外延层(20)之上；
3)利用第一掩膜层形成闭合环形结构的第二导电类型保护环区(21)；其环形环绕部分为有源区；
4)利用第二掩膜层刻蚀所述有源区上方的场介质层(30)；
5)向有源区普遍注入第一导电类型的杂质形成第一导电类型增强层(23)；在有源区上方依次覆盖栅介质材料和栅电极材料；
6)利用第三掩膜层形成栅介质层(31)和栅电极层(32)；
7)向有源区普遍注入第二导电类型杂质离子，快速退火后形成第二导电类型体区(22)；
8)形成上电极金属层(40)；
9)形成下电极金属层(50)。
8.根据权利要求7所述的一种高效整流器的制造方法，其特征在于：所述步骤5)中的栅电极材料优选多晶硅材料；所述多晶硅材料通过原味掺杂方式或者杂质注入后退火的方式完成掺杂。
9.根据权利要求7所述的一种高效整流器的制造方法，其特征在于：所述步骤8)中的上电极金属层(40)包括高级硅化物和常规金属；所述高级硅化物优选钛硅或者铂硅，所述常规金属优选铝硅或铝硅铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610150194.2A CN107204336B (zh) | 2016-03-16 | 2016-03-16 | 一种高效整流器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610150194.2A CN107204336B (zh) | 2016-03-16 | 2016-03-16 | 一种高效整流器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107204336A true CN107204336A (zh) | 2017-09-26 |
| CN107204336B CN107204336B (zh) | 2023-10-20 |
Family
ID=59903542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610150194.2A Active CN107204336B (zh) | 2016-03-16 | 2016-03-16 | 一种高效整流器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107204336B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257916A (zh) * | 2021-03-29 | 2021-08-13 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面场效应晶体管及其制造方法 |
| CN113257917A (zh) * | 2021-03-29 | 2021-08-13 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面mosfet及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6186408B1 (en) * | 1999-05-28 | 2001-02-13 | Advanced Power Devices, Inc. | High cell density power rectifier |
| US6365942B1 (en) * | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| JP2008135592A (ja) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | ショットキバリア半導体装置 |
| US20080272408A1 (en) * | 2007-05-01 | 2008-11-06 | Dsm Solutions, Inc. | Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making |
| CN101789400A (zh) * | 2010-02-12 | 2010-07-28 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件的制造方法及所得器件 |
| US20120193676A1 (en) * | 2011-01-31 | 2012-08-02 | Alpha Omega Semiconductor Incorp. | Diode structures with controlled injection efficiency for fast switching |
| CN203312299U (zh) * | 2013-06-26 | 2013-11-27 | 张家港凯思半导体有限公司 | 一种超势垒整流器件 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| WO2015109929A1 (zh) * | 2014-01-24 | 2015-07-30 | 无锡华润华晶微电子有限公司 | 一种超势垒整流器件及其制造方法 |
| CN205582939U (zh) * | 2016-03-16 | 2016-09-14 | 重庆中科渝芯电子有限公司 | 一种整流器 |
-
2016
- 2016-03-16 CN CN201610150194.2A patent/CN107204336B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6186408B1 (en) * | 1999-05-28 | 2001-02-13 | Advanced Power Devices, Inc. | High cell density power rectifier |
| US6365942B1 (en) * | 2000-12-06 | 2002-04-02 | Fairchild Semiconductor Corporation | MOS-gated power device with doped polysilicon body and process for forming same |
| JP2008135592A (ja) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | ショットキバリア半導体装置 |
| US20080272408A1 (en) * | 2007-05-01 | 2008-11-06 | Dsm Solutions, Inc. | Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making |
| CN101789400A (zh) * | 2010-02-12 | 2010-07-28 | 苏州硅能半导体科技股份有限公司 | 一种半导体整流器件的制造方法及所得器件 |
| US20120193676A1 (en) * | 2011-01-31 | 2012-08-02 | Alpha Omega Semiconductor Incorp. | Diode structures with controlled injection efficiency for fast switching |
| CN203312299U (zh) * | 2013-06-26 | 2013-11-27 | 张家港凯思半导体有限公司 | 一种超势垒整流器件 |
| WO2015109929A1 (zh) * | 2014-01-24 | 2015-07-30 | 无锡华润华晶微电子有限公司 | 一种超势垒整流器件及其制造方法 |
| CN104518006A (zh) * | 2014-07-01 | 2015-04-15 | 重庆中科渝芯电子有限公司 | 一种耗尽型沟道超势垒整流器及其制造方法 |
| CN205582939U (zh) * | 2016-03-16 | 2016-09-14 | 重庆中科渝芯电子有限公司 | 一种整流器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257916A (zh) * | 2021-03-29 | 2021-08-13 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面场效应晶体管及其制造方法 |
| CN113257917A (zh) * | 2021-03-29 | 2021-08-13 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面mosfet及其制造方法 |
| CN113257917B (zh) * | 2021-03-29 | 2023-04-14 | 重庆中科渝芯电子有限公司 | 一种集成整流器的平面mosfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107204336B (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI544648B (zh) | 無需利用附加遮罩來製造的積體有肖特基二極體的平面ｍｏｓｆｅｔ及其佈局方法 | |
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| US20110309438A1 (en) | Semiconductor apparatus and manufacturing method thereof | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN103460392A (zh) | 半导体装置及其制造方法 | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN104393056B (zh) | 一种积累型二极管 | |
| CN203300654U (zh) | 斜沟槽肖特基势垒整流器件 | |
| CN104518006A (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN104051546A (zh) | 一种功率二极管及其制备方法 | |
| CN104393055B (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| CN107204336A (zh) | 一种高效整流器及其制造方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| CN108336129B (zh) | 超级结肖特基二极管与其制作方法 | |
| CN205582939U (zh) | 一种整流器 | |
| CN206322701U (zh) | 一种带有外延调制区的半导体装置 | |
| CN206574720U (zh) | 一种肖特基势垒接触的超势垒整流器 | |
| CN206179874U (zh) | 一种浅埋层高压肖特基整流器 | |
| CN107946371B (zh) | 一种肖特基势垒接触的超势垒整流器及其制造方法 | |
| US6552391B2 (en) | Low voltage dual-well trench MOS device | |
| CN207517702U (zh) | 一种双外延超级势垒整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |