JP2008135592A - ショットキバリア半導体装置 - Google Patents

Abstract

【課題】高い逆方向耐圧を有し、かつ、短い逆回復時間を有するショットキバリア半導体装置を提供する。
【解決手段】ｎ^＋＋型シリコン基体１１０と、ｎ^＋＋型シリコン基体１１０の上面に形成され、ｎ^＋＋型シリコン基体１１０が含有するｎ型不純物よりも低濃度のｎ型不純物を含有するｎ⁻型エピタキシャル層１１２と、ｎ⁻型エピタキシャル層１１２の上面に形成されたバリア金属層１１８とを備え、ｎ⁻型エピタキシャル層１１２の表面にｐ^＋型ガードリング１１４が形成されたショットキバリアダイオード１００であって、ｎ⁻型エピタキシャル層１１２の表面におけるＰ^＋型ガードリング１１４に囲まれた領域には、ｎ⁻型エピタキシャル層１１２が含有するｎ型不純物よりも高濃度のｎ型不純物を含有するｎ^＋型半導体領域１２４が形成されていることを特徴とするショットキバリアダイオード。
【選択図】図１

Description

本発明は、ショットキバリア半導体装置に関する。

図９は、従来のショットキバリアダイオード９００を説明するために示す図である。従来のショットキバリアダイオード９００は、図９に示すように、ｎ^＋＋型シリコン基体９１０（第１導電型の第１半導体層）と、ｎ^＋＋型シリコン基体９１０の上面に形成されたｎ⁻型エピタキシャル層９１２（第１導電型の第２半導体層）と、ｎ⁻型エピタキシャル層９１２の上面に形成されたバリア金属層９１８とを備えている。なお、図９中、符号９１６はｎ⁻型エピタキシャル層９１２の上面周辺部に形成された絶縁層を示し、符号９２０はバリア金属層９１８の上方に形成されたアノード電極層を示し、符号９２２はカソード電極層を示す。

図１０は、従来のショットキバリアダイオード９０２を説明するために示す図である。従来のショットキバリアダイオード９０２は、図１０に示すように、基本的には従来のショットキバリアダイオード９００と同様の構成を有するが、従来のショットキバリアダイオード９００の場合よりも高い逆方向耐圧を実現するため、ｎ⁻型エピタキシャル層９１２の表面にｐ^＋型ガードリング９１４（第２導電型のガードリング）が形成されている。

このため、従来のショットキバリアダイオード９０２によれば、ｎ⁻型エピタキシャル層９１２の表面に形成されたｐ^＋型ガードリング９１４が逆バイアス時にショットキ接合における電界強度を緩和させる働きをするため、従来のショットキバリアダイオード９００の場合よりも高い逆方向耐圧を実現することができる。

特開平２−２９００７５号公報

ところで、近年、ショットキバリアダイオードにおいては、従来よりも短い逆回復時間を有するショットキバリアダイオードが求められるようになってきている。なお、逆回復時間とは、ダイオードに順方向電流を流した後印加電圧を反転したときに、蓄えた少数キャリア（この場合、ホール。）を放出し終えるのに要する時間をいう。

このため、従来のショットキバリアダイオード９０２において、ｎ⁻型エピタキシャル層９１２におけるｎ型不純物の濃度を高くして、ショットキ接合から注入されるホールの量を減少させることにより、逆回復時間を短くすることが考えられる。

しかしながら、ｎ⁻型エピタキシャル層９１２におけるｎ型不純物の濃度を高くしたのでは、逆方向耐圧が低下してしまうという問題がある。

なお、このような問題は、ｎ⁻型エピタキシャル層の表面にｐ^＋型ガードリングが形成されたショットキバリアダイオードだけに発生する問題ではなく、ｎ⁻型エピタキシャル層の表面にｐ^＋型ガードリングが形成されていないショットキバリアダイオードの場合にも発生する問題でもある。

また、このような問題は、ショットキバリアダイオードだけに発生する問題ではなく、ショットキ接合を備えるＩＧＢＴなどを含めたショットキバリア半導体装置全体に発生する問題でもある。

そこで、本発明は、上記のような問題を解決するためになされたもので、高い逆方向耐圧を有し、かつ、短い逆回復時間を有するショットキバリア半導体装置を提供することを目的とする。

（１）本発明のショットキバリア半導体装置は、第１導電型の第１半導体層と、前記第１導電型の第１半導体層の上面に形成され、前記第１導電型の第１半導体層が含有する第１導電型の不純物よりも低濃度の第１導電型の不純物を含有する第１導電型の第２半導体層と、前記第１導電型の第２半導体層の上面に形成されたバリア金属層とを備え、前記第１導電型の第２半導体層の表面に第２導電型のガードリングが形成されたショットキバリア半導体装置において、前記第１導電型の第２半導体層の表面における前記第２導電型のガードリングに囲まれた領域には、前記第１導電型の第２半導体層が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されていることを特徴とする。

このため、本発明のショットキバリア半導体装置によれば、第１導電型の第２半導体層の表面における第２導電型のガードリングに囲まれた領域には、第１導電型の第２半導体層が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されているため、ショットキ接合から注入される少数キャリアの量を減少させることにより、逆回復時間を短くすることが可能となる。

また、本発明のショットキバリア半導体装置によれば、ショットキ接合から注入される少数キャリアの量を減少させるために第１導電型の第２半導体層の不純物濃度そのものを高くする必要がないため、逆方向耐圧が低下してしまうということもない。

従って、本発明のショットキバリア半導体装置は、高い逆方向耐圧を有し、かつ、短い逆回復時間を有するショットキバリア半導体装置となる。

なお、本発明のショットキバリア半導体装置においては、第１導電型の半導体領域は、第２導電型のガードリングに囲まれた領域に、第２導電型のガードリングと接触しないように形成されていてもよいし、第２導電型のガードリングと接触するように形成されていてもよい。

（２）本発明のショットキバリア半導体装置においては、前記第１導電型の半導体領域の深さは、前記第２導電型のガードリングの深さよりも浅いことが好ましい。

このように構成することにより、逆バイアス時に第２導電型のガードリングから伸びる空乏層が広がりにくくなることに起因して逆方向耐圧が低下するということがなくなる。

（３）本発明のショットキバリア半導体装置においては、前記第１導電型の半導体領域の深さは、１μｍ以下であることが好ましい。

このような方法とすることにより、後述する試験例３で説明するように、１５０Ｖ以上の逆方向耐圧を有する高耐圧のショットキバリア半導体装置において、第１導電型の半導体領域を設けることに起因して逆方向耐圧が低下することを防止できる。

（４）本発明のショットキバリア半導体装置においては、前記第１導電型の半導体領域の表面不純物濃度は、１．４×１０^１６ｃｍ^−３以下であることが好ましい。

このような方法とすることにより、後述する試験例４で説明するように、１５０Ｖ以上の逆方向耐圧を有する高耐圧のショットキバリア半導体装置において、第１導電型の半導体領域を設けることに起因して逆方向耐圧が低下することを防止できる。

なお、本発明のショットキバリア半導体装置において、第１導電型の半導体領域の表面不純物濃度とは、第１導電型の半導体領域の表面（第１導電型の第２半導体層の表面）における第１導電型の不純物の不純物濃度をいう。

（５）本発明のショットキバリア半導体装置においては、前記バリア金属層のバリアハイトΦＢは、０．７２ｅＶ〜０．８４ｅＶであることが好ましい。

このため、本発明のショットキバリア半導体装置によれば、バリアハイトΦＢが０．８４ｅＶ以下であることにより、ショットキ接合から注入される少数キャリアの量を減少させて、逆回復時間を短くすることが可能となり、バリアハイトΦＢが０．７２ｅＶ以上であることにより、逆方向リーク電流を小さくすることが可能となる。

（６）本発明のショットキバリア半導体装置においては、前記ショットキバリア半導体装置は、１５０Ｖ以上の逆方向耐圧を有するショットキバリアダイオードであることが好ましい。

このように、ショットキバリア半導体装置が１５０Ｖ以上の逆方向耐圧を有するショットキバリアダイオードである場合には、第１導電型の半導体領域を形成することによって容易に、高い逆方向耐圧を有し、かつ、短い逆回復時間を有するショットキバリアダイオードとなる。

（７）本発明のショットキバリア半導体装置は、第１導電型の第１半導体層と、前記第１導電型の第１半導体層の上面に形成され、前記第１導電型の第１半導体層が含有する第１導電型の不純物よりも低濃度の第１導電型の不純物を含有する第１導電型の第２半導体層と、前記第１導電型の第２半導体層の上面に形成されたバリア金属層とを備えるショットキバリア半導体装置において、前記第１導電型の第２半導体層の表面には、前記第１導電型の第２半導体層が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されていることを特徴とする。

このため、本発明のショットキバリア半導体装置によれば、第１導電型の第２半導体層の表面には、第１導電型の第２半導体層が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されているため、ショットキ接合から注入される少数キャリアの量を減少させることにより、逆回復時間を短くすることが可能となる。

また、本発明のショットキバリア半導体装置によれば、ショットキ接合から注入される少数キャリアの量を減少させるために第１導電型の第２半導体層の不純物濃度そのものを高くする必要がないため、逆方向耐圧が低下してしまうということもない。

従って、本発明のショットキバリア半導体装置は、高い逆方向耐圧を有し、かつ、短い逆回復時間を有するショットキバリア半導体装置となる。

以下、本発明のショットキバリア半導体装置について、図に示す実施の形態に基づいて説明する。

［実施形態］
本実施形態は、本発明のショットキバリア半導体装置をショットキバリアダイオードに適用した場合を説明するための実施形態である。

図１は、実施形態に係るショットキバリアダイオード１００を説明するために示す図である。図２及び図３は、ショットキバリアダイオード１００の製造方法を説明するために示す図である。図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｄ）は各工程図である。

（実施形態に係るショットキバリアダイオード１００の構成）
実施形態に係るショットキバリアダイオード１００は、図１に示すように、ｎ^＋＋型シリコン基体１１０（第１導電型の第１半導体層）と、ｎ^＋＋型シリコン基体１１０の上面に形成され、ｎ^＋＋型シリコン基体１１０が含有するｎ型不純物よりも低濃度のｎ型不純物を含有するｎ⁻型エピタキシャル層１１２（第１導電型の第２半導体層）と、ｎ⁻型エピタキシャル層１１２の上面に形成されたバリア金属層１１８とを備え、ｎ⁻型エピタキシャル層１１２の表面にｐ^＋型ガードリング１１４（第２導電型のガードリング）が形成されたショットキバリアダイオードである。

実施形態に係るショットキバリアダイオード１００においては、ｎ⁻型エピタキシャル層１１２の表面におけるｐ^＋型ガードリング１１４に囲まれた領域には、ｎ⁻型エピタキシャル層１１２が含有するｎ型不純物よりも高濃度のｎ型不純物を含有するｎ^＋型半導体領域１２４（第１導電型の半導体領域）が形成されている。なお、図１中、符号１１６はｎ⁻型エピタキシャル層１１２の上面周辺部に形成された絶縁層を示し、符号１２０はバリア金属層１１８の上方に形成されたアノード電極層を示し、符号１２２はカソード電極層を示す。

ｎ⁻型エピタキシャル層１１２の厚さは３０．０μｍであり、ｐ^＋型ガードリング１１４の深さは７．０μｍであり、ｎ^＋型半導体領域１２４の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層１１２の不純物濃度は８．８６×１０^１４ｃｍ^−３であり、ｐ^＋型ガードリング１１４の表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域１２４の表面不純物濃度は１．０９×１０^１６ｃｍ^−３である。また、バリア金属層１１８は白金膜（バリアハイトΦＢ：０．８４ｅＶ）からなり、アノード電極層１２０はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層１２２はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

（実施形態に係るショットキバリアダイオード１００の製造方法）
実施形態に係るショットキバリアダイオード１００は、図２及び図３に示すように、以下の工程（ａ）〜工程（ｈ）を行うことによって製造することができる。

（ａ）シリコン基板準備工程
ｎ^＋＋型シリコン基体１１０（厚さ：４００μｍ、不純物濃度：２×１０^１９ｃｍ^−３）の上面にｎ⁻型エピタキシャル層１１２（厚さ：３０μｍ、不純物濃度：８．８６×１０^１４ｃｍ^−３）が形成されたシリコン基板を準備する（図２（ａ）参照。）。

（ｂ）ｐ^＋型ガードリング形成工程
ｎ⁻型エピタキシャル層１１２の所定領域にｐ型不純物としてのボロンイオンを打ち込み、その後所定の熱処理を行ってｐ^＋型ガードリング１１４（深さ：７．０μｍ、表面不純物濃度：１．０×１０^１８ｃｍ^−３を形成する（図２（ｂ）参照。）。

（ｃ）ｎ^＋型半導体領域形成工程
ｎ⁻型エピタキシャル層１１２の所定領域にｎ型不純物としてのリンイオンを打ち込み、その後所定の熱処理を行ってｎ^＋型半導体領域１２４（深さ：１．０μｍ、表面不純物濃度：１．０９×１０^１６ｃｍ^−３）を形成する（図２（ｃ）参照。）。

（ｄ）絶縁層形成工程
ｎ⁻型エピタキシャル層１１２の上面にシリコン酸化膜等からなる絶縁層を形成し、その後所定の開口部を形成して絶縁層１１６を形成する（図２（ｄ）参照。）。

（ｅ）バリア金属層形成工程
絶縁層１１６の開口部に、白金膜からなるバリア金属層１１８を形成する（図３（ａ）参照。）。

（ｆ）アノード電極層形成工程
バリア金属層１１８を覆うように、蒸着法により、モリブデン膜及びニッケル膜等の積層膜からなるアノード電極層１２０を形成する（図３（ｂ）参照。）。

（ｇ）アノード電極層整形工程
フォトリソグラフィ及びエッチングにより、アノード電極層１２０の所定部分（チップ周辺部）を除去して、アノード電極層１２０を整形する（図３（ｃ）参照。）。

（ｈ）カソード電極層形成工程
ｎ^＋＋型シリコン基体１１０の下面にチタン膜、ニッケル膜及び銀膜の積層膜からなるカソード電極層１２２を形成する（図３（ｄ）参照。）。

以上の工程を行うことによって、実施形態に係るショットキバリアダイオード１００を製造することができる。

（実施形態に係るショットキバリアダイオード１００の効果）
実施形態に係るショットキバリアダイオード１００によれば、ｎ⁻型エピタキシャル層１１２の表面におけるｐ^＋型ガードリング１１４に囲まれた領域には、ｎ⁻型エピタキシャル層１１２が含有するｎ型不純物よりも高濃度のｎ型不純物を含有するｎ^＋型半導体領域１２４が形成されているため、ショットキ接合から注入されるホールの量を減少させることにより、逆回復時間を短くすることが可能となる。

また、実施形態に係るショットキバリアダイオード１００によれば、ショットキ接合から注入されるホールの量を減少させるためにｎ⁻型エピタキシャル層１１２の不純物濃度そのものを高くする必要がないため、逆方向耐圧が低下してしまうということもない。

従って、実施形態に係るショットキバリアダイオード１００は、高い逆方向耐圧を有し、かつ、短い逆回復時間を有するショットキバリアダイオードとなる。

また、実施形態に係るショットキバリアダイオード１００によれば、ｎ^＋型半導体領域１２４の深さがｐ^＋型ガードリング１１４の深さよりも浅いため、逆バイアス時にｐ^＋型ガードリング１１４から伸びる空乏層が広がりにくくなることに起因して逆方向耐圧が低下するということがなくなる。

また、実施形態に係るショットキバリアダイオード１００によれば、ｎ^＋型半導体領域１２４の深さは１μｍ以下であるため、後述する試験例３で説明するように、１５０Ｖ以上の逆方向耐圧を有する高耐圧のショットキバリアダイオードにおいて、ｎ^＋型半導体領域１２４を設けることに起因して逆方向耐圧が低下することを防止できる。

また、実施形態に係るショットキバリアダイオード１００によれば、ｎ^＋型半導体領域１２４の表面不純物濃度は、１．４×１０^１６ｃｍ^−３以下であるため、後述する試験例４で説明するように、１５０Ｖ以上の逆方向耐圧を有する高耐圧のショットキバリアダイオードにおいて、ｎ^＋型半導体領域１２４を設けることに起因して逆方向耐圧が低下することを防止することができる。

また、実施形態に係るショットキバリアダイオード１００によれば、バリア金属層１１８は、バリアハイトΦＢが０．８４ｅＶである白金膜からなるため、逆回復時間を短くすることが可能となり、また、逆バイアス時の逆方向リーク電流を小さくすることが可能となる。

なお、実施形態に係るショットキバリアダイオード１００を構成するにあたっては、以下の試験例１〜５の結果を参考にした。

［試験例１］
試験例１は、２２０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成しても逆方向耐圧に影響を与えないことを示す試験例である。試験は、２２０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成してあるもの（試験例１）及び２２０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成していないもの（比較例１）で、逆バイアス電圧を印加したときの逆方向リーク電流をシミュレーションすることによって行った。

試験例１に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは３０．０μｍであり、ｐ^＋型ガードリングの深さは７．０μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は８．８６×１０^１４ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

一方、比較例１に係るショットキバリアダイオードは、試験例１に係るショットキバリアダイオードからｎ^＋型半導体領域を除いたものである。

図４は、試験例１における逆バイアス電圧と逆方向リーク電流との関係を示す図である。図４において、実線は試験例１に係るショットキバリアダイオードにおけるデータであり、破線は比較例１に係るショットキバリアダイオードにおけるデータである。

図４からも明らかなように、試験例１に係るショットキバリアダイオードの逆方向耐圧は、比較例１に係るショットキバリアダイオードの逆方向耐圧（２２０Ｖ）とほぼ同じ値を示し、２２０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成しても逆方向耐圧に影響を与えないことがわかった。

なお、試験例１に係るショットキバリアダイオードの逆方向リーク電流は、図４に示すように、比較例１に係るショットキバリアダイオードの逆方向リーク電流とほぼ同じ値を示した。

［試験例２］
試験例２は、１５０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成しても逆方向耐圧に影響を与えないことを示す試験例である。試験は、１５０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成してあるもの（試験例２）及び１５０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成していないもの（比較例２）で、逆バイアス電圧を印加したときの逆方向リーク電流をシミュレーションすることによって行った。

試験例２に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは１５．４μｍであり、ｐ^＋型ガードリングの深さは４．４μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は１．５３×１０^１５ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

一方、比較例２に係るショットキバリアダイオードは、試験例２に係るショットキバリアダイオードからｎ^＋型半導体領域を除いたものである。

図５は、試験例２における逆バイアス電圧と逆方向リーク電流との関係を示す図である。図５において、実線は試験例２に係るショットキバリアダイオードにおけるデータであり、破線は比較例２に係るショットキバリアダイオードにおけるデータである。

図５からも明らかなように、試験例２に係るショットキバリアダイオードの逆方向耐圧は、比較例２に係るショットキバリアダイオードの逆方向耐圧（１５０Ｖ）とほぼ同じ値を示し、１５０Ｖ耐圧構造のショットキバリアダイオードにｎ^＋型半導体領域を形成しても逆方向耐圧に影響を与えないことがわかった。

なお、試験例２に係るショットキバリアダイオードの逆方向リーク電流は、図５に示すように、比較例２に係るショットキバリアダイオードの逆方向リーク電流とほぼ同じ値を示した。

［試験例３］
試験例３は、高耐圧ショットキバリアダイオードに形成するｎ^＋型半導体領域の深さが、逆方向耐圧に与える影響を明らかにするための試験例である。試験は、２２０Ｖ耐圧構造のショットキバリアダイオードに深さを変化させてｎ^＋型半導体領域を形成してあるもの（試験例３−１）及び１５０Ｖ耐圧構造のショットキバリアダイオードに深さを変化させてｎ^＋型半導体領域を形成してあるもの（試験例３−２）における逆方向耐圧をシミュレーションすることによって行った。

試験例３−１に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは３０．０μｍであり、ｐ^＋型ガードリングの深さは７．０μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は８．８６×１０^１４ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は、１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

試験例３−２に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは１５．４μｍであり、ｐ^＋型ガードリングの深さは４．４μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は、１．５３×１０^１５ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

試験例３−１に係るショットキバリアダイオード及び試験例３−２に係るショットキバリアダイオードのいずれにおいても、ｎ^＋型半導体領域の深さを０．５μｍ〜３μｍの範囲で変化させた。

図６は、試験例３におけるｎ^＋型半導体領域の深さと逆方向耐圧との関係を示す図である。図６において、実線は試験例３−１に係るショットキバリアダイオードにおけるデータであり、破線は試験例３−２に係るショットキバリアダイオードにおけるデータである。

図６からも明らかなように、試験例３−１に係るショットキバリアダイオードにおいては、ｎ^＋型半導体領域の深さが１．４μｍ以下の場合に、所定の逆方向耐圧（約２２０Ｖ）が得られることがわかった。一方、試験例３−２に係るショットキバリアダイオードにおいては、ｎ^＋型半導体領域の深さが１μｍ以下の場合に、所定の逆方向耐圧（約１５０Ｖ）が得られることがわかった。すなわち、ｎ^＋型半導体領域の深さが１μｍ以下となるようにすれば、１５０Ｖ以上の逆方向耐圧が得られることがわかった。

［試験例４］
試験例４は、高耐圧ショットキバリアダイオードに形成するｎ^＋型半導体領域の不純物濃度が、逆方向耐圧に与える影響を明らかにするための試験例である。試験は、２２０Ｖ耐圧構造のショットキバリアダイオードに表面不純物濃度を変化させてｎ^＋型半導体領域を形成してあるもの（試験例４−１）及び１５０Ｖ耐圧構造のショットキバリアダイオードに表面不純物濃度を変化させてｎ^＋型半導体領域を形成してあるもの（試験例４−２）における逆方向耐圧をシミュレーションすることによって行った。

試験例４−１に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは３０．０μｍであり、ｐ^＋型ガードリングの深さは７．０μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は８．８６×１０^１４ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は、１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

試験例４−２に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは１５．４μｍであり、ｐ^＋型ガードリングの深さは４．４μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は、１．５３×１０^１５ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。

試験例４−１に係るショットキバリアダイオード及び試験例４−２に係るショットキバリアダイオードのいずれにおいても、ｎ^＋型半導体領域の表面不純物濃度を５．７２×１０^１５ｃｍ^−３〜１．０２×１０^１７ｃｍ^−３の範囲で変化させた。

図７は、試験例４におけるｎ^＋型半導体領域の表面不純物濃度と逆方向耐圧との関係を示す図である。図７において、実線は試験例４−１に係るショットキバリアダイオードにおけるデータであり、破線は試験例４−２に係るショットキバリアダイオードにおけるデータである。

図７からも明らかなように、試験例４−１に係るショットキバリアダイオードにおいては、ｎ^＋型半導体領域の表面不純物濃度が２×１０^１６ｃｍ^−３以下の場合に、所定の逆方向耐圧（約２２０Ｖ）が得られることがわかった。一方、試験例４−２に係るショットキバリアダイオードにおいては、ｎ^＋型半導体領域の表面不純物濃度が１．４×１０^１６ｃｍ^−３以下の場合に、所定の逆方向耐圧（約１５０Ｖ）が得られることがわかった。すなわち、ｎ^＋型半導体領域の表面不純物濃度が１．４×１０^１６ｃｍ^−３以下となるようにすれば、１５０Ｖ以上の逆方向耐圧が得られることがわかった。

［試験例５］
試験例５は、高耐圧ショットキバリアダイオードに形成するｎ^＋型半導体領域の不純物濃度が、逆回復時間に与える影響を明らかにするための試験例である。試験例５においては、逆回復時間を推定する指標として単位整流面積当たりのホール量（単位整流面積当たりのホール量が少なくなれば逆回復時間は短くなる。）を用いた。試験は、高耐圧のショットキバリアダイオードにｎ^＋型半導体領域を形成してあるもの（試験例５−１〜試験例５−３）及び高耐圧のショットキバリアダイオードにｎ^＋型半導体領域を形成していないもの（比較例５−１〜比較例５−３）の両方について、ｎ^＋型半導体領域の表面不純物濃度を変化させたときの単位整流面積当たりのホール量をシミュレーションすることによって行った。また、試験は、バリア金属層として、バリアハイトΦＢが０．７２ｅＶ、０．７８ｅＶ及び０．８４ｅＶのものについて行った。

試験例５−１に係るショットキバリアダイオードにおいては、ｎ⁻型エピタキシャル層の厚さは３０．０μｍであり、ｐ^＋型ガードリングの深さは７．０μｍであり、ｎ^＋型半導体領域の深さは１．０μｍである。また、ｎ⁻型エピタキシャル層の不純物濃度は８．８６×１０^１４ｃｍ^−３であり、ｐ^＋型ガードリングの表面不純物濃度は１．０×１０^１８ｃｍ^−３であり、ｎ^＋型半導体領域の表面不純物濃度は、１．０９×１０^１６ｃｍ^−３である。また、バリア金属層は白金膜（バリアハイトΦＢ：０．８４ｅＶ）からなり、アノード電極層はモリブデン膜及びニッケル膜等の積層膜からなり、カソード電極層はチタン膜、ニッケル膜及び銀膜の積層膜からなる。
試験例５−２に係るショットキバリアダイオードにおいては、試験例５−１に係るショットキバリアダイオードにおけるバリア金属層を、バリアハイトΦＢが０．７８ｅＶのバリア金属層（例えば、白金・ニッケル合金や白金シリサイドからなるバリア金属層。）に代えたものを用いた。
試験例５−３に係るショットキバリアダイオードにおいては、試験例５−１に係るショットキバリアダイオードにおけるバリア金属層を、バリアハイトΦＢが０．７２ｅＶのバリア金属層（例えば、パラジウムからなるバリア金属層。）に代えたものを用いた。

比較例５−１に係るショットキバリアダイオードは、試験例５−１に係るショットキバリアダイオードからｎ^＋型半導体領域を除いたものである。
比較例５−２に係るショットキバリアダイオードは、試験例５−２に係るショットキバリアダイオードからｎ^＋型半導体領域を除いたものである。
比較例５−３に係るショットキバリアダイオードは、試験例５−３に係るショットキバリアダイオードからｎ^＋型半導体領域を除いたものである。

図８は、試験例５におけるｎ^＋型半導体領域の表面不純物濃度と単位整流面積当たりのホール量との関係を示す図である。図８において、実線Ａ（△）は試験例５−１に係るショットキバリアダイオードにおけるデータであり、実線Ｂ（◇）は試験例５−２に係るショットキバリアダイオードにおけるデータであり、実線Ｃ（○）は試験例５−３に係るショットキバリアダイオードにおけるデータである。また、破線Ｄ（▲）は比較例５−１に係るショットキバリアダイオードにおけるデータであり、破線Ｅ（◆）は比較例５−２に係るショットキバリアダイオードにおけるデータであり、破線Ｆ（●）は比較例５−３に係るショットキバリアダイオードにおけるデータである。

図８からも明らかなように、各試験例（試験例５−１、試験例５−２及び試験例５−３）に係るショットキバリアダイオードはいずれも、対応する各比較例（比較例５−１、比較例５−２及び比較例５−３）に係るショットキバリアダイオードの場合よりも、単位整流面積当たりのホール量が低く、逆回復時間が短いことがわかった。

以上、本発明のショットキバリア半導体装置を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。

（１）上記実施形態においては、ｐ^＋型ガードリング１１４と接触しないようにｎ^＋型半導体領域１２４を形成したが、本発明はこれに限定されるものではない。ｐ^＋型ガードリング１１４と接触するようにｎ^＋型半導体領域１２４を形成してもよい。

（２）上記実施形態においては、ｐ^＋型ガードリング１１４を備えるショットキバリアダイオードにｎ^＋型半導体領域を形成する場合を例にとって本発明を説明したが、本発明はこれに限定されるものではない。ｐ^＋型ガードリングを備えないショットキバリアダイオードにｎ^＋型半導体領域を形成することもできる。

（３）上記実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として、本発明のショットキバリア半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。

（４）上記実施形態においては、ショットキバリアダイオードを例にとって本発明のショットキバリア半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、ショットキ接合から少数キャリアを注入するＩＧＢＴに本発明を適用することもできる。

実施形態に係るショットキバリア半導体装置１００を説明するために示す図である。 実施形態に係るショットキバリア半導体装置１００の製造方法を説明するために示す図である。 実施形態に係るショットキバリア半導体装置１００の製造方法を説明するために示す図である。 試験例１における逆バイアス電圧と逆方向リーク電流との関係を示す図である。 試験例２における逆バイアス電圧と逆方向リーク電流との関係を示す図である。 試験例３におけるｎ^＋型半導体領域の深さと逆方向耐圧との関係を示す図である。 試験例４におけるｎ^＋型半導体領域の表面不純物濃度と逆方向耐圧との関係を示す図である。 試験例５におけるｎ^＋型半導体領域の表面不純物濃度と単位整流面積当たりのホール量との関係を示す図である。 従来のショットキバリアダイオード９００を説明するために示す図である。 従来のショットキバリアダイオード９０２を説明するために示す図である。

符号の説明

１００，９００，９０２…ショットキバリアダイオード、１１０，９１０…ｎ^＋＋型シリコン基板、１１２，９１２…ｎ⁻型エピタキシャル層、１１４，９１４…ｐ^＋型ガードリング、１１６，９１６…絶縁層、１１８，９１８…バリア金属層、１２０，９２０…アノード電極層、１２２，９２２…カソード電極層、１２４…ｎ^＋型半導体領域

Claims (7)

1. 第１導電型の第１半導体層と、
   前記第１導電型の第１半導体層の上面に形成され、前記第１導電型の第１半導体層が含有する第１導電型の不純物よりも低濃度の第１導電型の不純物を含有する第１導電型の第２半導体層と、
   前記第１導電型の第２半導体層の上面に形成されたバリア金属層とを備え、
   前記第１導電型の第２半導体層の表面に第２導電型のガードリングが形成されたショットキバリア半導体装置において、
   前記第１導電型の第２半導体層の表面における前記第２導電型のガードリングに囲まれた領域には、前記第１導電型の第２半導体層が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されていることを特徴とするショットキバリア半導体装置。
2. 請求項１に記載のショットキバリア半導体装置において、
   前記第１導電型の半導体領域の深さは、前記第２導電型のガードリングの深さよりも浅いことを特徴とするショットキバリア半導体装置。
3. 請求項１又は２に記載のショットキバリア半導体装置において、
   前記第１導電型の半導体領域の深さは、１μｍ以下であることを特徴とするショットキバリア半導体装置。
4. 請求項１〜３のいずれかに記載のショットキバリア半導体装置において、
   前記第１導電型の半導体領域の表面不純物濃度は、１．４×１０^１６ｃｍ^−３以下であることを特徴とするショットキバリア半導体装置。
5. 請求項１〜４のいずれかに記載のショットキバリア半導体装置において、
   前記バリア金属層のバリアハイトΦＢは、０．７２ｅＶ〜０．８４ｅＶであることを特徴とするショットキバリア半導体装置。
6. 請求項１〜５のいずれかに記載のショットキバリア半導体装置において、
   前記ショットキバリア半導体装置は、１５０Ｖ以上の逆方向耐圧を有するショットキバリアダイオードであることを特徴とするショットキバリア半導体装置。
7. 第１導電型の第１半導体層と、
   前記第１導電型の第１半導体層の上面に形成され、前記第１導電型の第１半導体層が含有する第１導電型の不純物よりも低濃度の第１導電型の不純物を含有する第１導電型の第２半導体層と、
   前記第１導電型の第２半導体層の上面に形成されたバリア金属層とを備えるショットキバリア半導体装置において、
   前記第１導電型の第２半導体層の表面には、前記第１導電型の第２半導体層が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されていることを特徴とするショットキバリア半導体装置。

Images