TWI633674B - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI633674B
TWI633674B TW106109822A TW106109822A TWI633674B TW I633674 B TWI633674 B TW I633674B TW 106109822 A TW106109822 A TW 106109822A TW 106109822 A TW106109822 A TW 106109822A TW I633674 B TWI633674 B TW I633674B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
semiconductor
electrode
semiconductor device
layer
Prior art date
Application number
TW106109822A
Other languages
English (en)
Other versions
TW201737499A (zh
Inventor
北田瑞枝
淺田毅
山口武司
鈴木教章
新井大輔
Original Assignee
新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業股份有限公司 filed Critical 新電元工業股份有限公司
Publication of TW201737499A publication Critical patent/TW201737499A/zh
Application granted granted Critical
Publication of TWI633674B publication Critical patent/TWI633674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明係揭露一種功率半導體裝置(100)，包括：半導體基體(110)， 在第一半導體層(112)上層積有第二半導體層(114)，在第二半導體層(114)的表面形成有溝槽(118)，在溝槽(118)內形成有由外延層構成的第三半導體層(116)；第一電極(126)；層間絕緣膜(122)，具有規定開口(128)；以及第二電極(124)，其中，在開口(128)的內部填充有金屬，並且開口(128)位於避開第三半導體層(116)的中央部的位置上，第二電極(124)經由金屬與第三半導體層(116)相連接，第三半導體層(116)的中央部的表面被層間絕緣膜(122)所覆蓋。根據本發明的半導體裝置，其提供一種：具備在溝槽(118)內形成有由外延層構成的第三半導體層(116)的，同時不易因穿通模式下的擊穿導致耐壓降低的半導體裝置。

Description

半導體裝置以及半導體裝置的製造方法
本發明關於一種半導體裝置以及半導體裝置的製造方法。
以往，具備在n型半導體層的表面形成有規定深度的溝槽的，並且在該溝槽內形成有由外延層構成的p型半導體層的半導體基體的MOSFET已被普遍認知(例如，參照專利文獻1)。
以往的MOSFET 700如圖21所示，包括：半導體基體710，在n+型第一半導體層712上層積有n-型第二半導體層714，在第二半導體層714的表面形成有沿規定方向排列的規定深度的多個溝槽718，並且在該溝槽718內形成有由外延層構成的p-型第三半導體層716(參照圖22中的半導體基體710’)，其中，在第二半導體層714的表面的一部分以及第三半導體層716的整個表面形成有p型基極層720，並且在基極層720的表面的一部分上形成有n型第一導電型高濃度擴散區域740(源極區域740)；第一電極726(汲電極)，位於第一半導體層712的表面上；層間絕緣膜722，位於第二半導體層714以及p第三半導體層716的表面上，並且從平面上看具有形成在形成有第三半導體層716的區域內的規定的開口728；第二電極724(源電極)，位於層間絕緣膜722上；以及閘電極744，經由閘極絕緣膜742形成，至少覆蓋被源極區域740和第二半導體層714夾住的基極層720。
在以往的MOSFET 700中，在將被相鄰的溝槽718夾住的部分上的第二半導體層714中比基極層720更深的區域的部分定為第一柱形(column)1C，將第三半導體層716中比基極層720更深的區域的部分定為第二柱形2C時，藉由第一柱形1C與第二柱形2C構成了超級接面結構(super junction)。
在以往的MOSFET 700中，在開口部728的內部直接填充有構成第二電極724的金屬，並且第二電極724與第三半導體層716(具體為：源極區域740以及基極層720)直接連接。
在這樣的以往的MOSFET 700中，第三半導體層716是由：在第二半導體層714上形成溝槽718，並且將該溝槽718利用p型外延層回填後形成的。
根據以往的MOSFET 700，由於從平面上看是藉由第一柱形1C與第二柱形2C構成了超級接面結構，因此是一種具備高耐壓以及低導通電壓特徵的MOSFET。
[先行技術文獻]
[專利文獻1]特開2006-140277號公報
然而，在n型半導體層(第二半導體層714)上形成溝槽718，並且將該溝槽718利用p型外延層回填時，理想的情況是將溝槽718的內側整體完全回填，但是實際上在第三半導體層716內，空洞S(切口狀(slit)的空洞、裂縫狀(crevasse)的空洞、或空隙(void)狀的空洞)有可能從平面上看會殘留在第三半導體層716的中央部(參照圖21)。因此，在使第三半導體層716與第二電極724接觸時，上述空洞S的內部就有可能會混入第二電極724中的金屬，從而導致上述空洞S內部的金屬成為電極電位。在這種情況下，在對上述第二電極724施加負電位後，從第二半導體層714與第三半導體層716之間的pn接合面向第二 電極724一側延伸的耗盡層就可能會與上述空洞S內部的金屬發生接觸，導致穿通模式(reach through mode)下發生擊穿(breakdown)，從而無法再維持耐壓(參照圖23中被點虛線A包圍的區域)。
再有，這樣的問題不僅僅只發生在MOSFET中，而是同樣會發生在二極體和絕緣閘雙極電晶體(IGBT)等中。另外，這樣的問題也不僅僅只發生於對n型半導體層的溝槽利用p型外延層回填時，而是同樣會發生於對p型半導體層的溝槽利用n型外延層回填時。進一步地，這樣的問題也不僅僅只發生於具有超級接面結構的半導體裝置中，而是同樣會發生於不具有超級接面結構的半導體裝置中。
因此，本發明鑒於上述問題，以提供一種：具備在溝槽內形成有由外延層構成的第三導體層的半導體基體的，同時，在穿通模式下不易發生擊穿的半導體裝置為目的。另外，提供用於製造這種半導體裝置的半導體裝置的製造方法為目的。
[1]本發明的半導體裝置，包括：半導體基體，在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層，並且在第二半導體層的表面形成有規定深度的溝槽，在該溝槽內形成有由單結晶外延層構成的第二導電型之第三半導體層；第一電極，位於第一半導體層的表面上；層間絕緣膜，位於第二半導體層以及第三半導體層的表面上，並且具有：從平面上看至少形成在形成有第三半導體層的區域內的規定的開口；以及第二電極，位於層間絕緣膜上，其中，在開口的內部填充有金屬，開口從平面上看，位於避 開第三半導體層的中央部的位置上，第二電極經由開口內部填充的金屬至少與第三半導體層接觸，第三半導體層的中央部的表面藉由層間絕緣膜覆蓋。
在本發明說明書中，即便是在第二半導體層或第三半導體層的表面導入第一導電型摻雜物或第二導電型摻雜物後形成了其他的層或其他的區域(例如，基極層或第一導電型高濃度區域等)，也將形成有該其他的層或其他的區域的部分定為第二半導體層或第三半導體層(參照圖22)。不過，在第二半導體層或第三半導體層的表面上(在第二半導體層的表面上形成來的，除用於形成第三半導體層的溝槽以外的)形成新的溝槽後形成有除第二半導體層以及第三半導體層以外的其他構造(例如，溝槽閘極結構等)時，則不將該構造定為第二半導體層或第三半導體層。
另外，“第二半導體層的表面上…規定深度的多個溝槽”中“規定深度”也包含：到達第二半導體層與第三半導體層的界面的深度。
另外，“層間絕緣膜”是指：形成在電極(第二電極)與半導體基體、或電極與其他電極(閘電極)之間的，並且將電極(第二電極)與半導體基體、或電極與其他電極(閘電極)之間絕緣的較厚的絕緣膜。
另外，“從平面上看第三半導體層的中央部”是指：從平面上看，彼此相向的溝槽側壁的中間點附近的區域，“從平面上看第三半導體層的中央”是指：從平面上看，彼此相向的溝槽側壁的中間點。
再有，“開口”是指：未形成有層間絕緣膜的區域。例如，即使是在層間絕緣膜被形成為島狀的情況下，未形成有層間絕緣膜的區域也稱為開口。
[2]在本發明的半導體裝置中，理想的情況是：從平面上看從第三半導體層的中央直至開口的側壁中距離第三半導體層的中央最近的側壁的長度在0.1μm以上。
[3]在本發明的半導體裝置中，理想的情況是：進一步包括：在開口的內部將不同於構成第二電極的金屬的金屬填充後形成的金屬塞，第二電極經由金屬塞至少與第三半導體層連接。
[4]在本發明的半導體裝置中，理想的情況是：在開口的內部，直接填充有構成第二電極的金屬，並且第二電極至少與第三半導體層直接連接。
[5]在本發明的半導體裝置中，理想的情況是：在半導體基體中第二半導體層以及第三半導體層的表面的至少一部分上形成有第二導電型第四半導體層； 在將被相鄰的溝槽夾住的部分上的第二半導體層中比第四半導體層更深的部分定為第一柱形，並將第三半導體層中比第四半導體層更深的部分定為第二柱形時，由第一柱形與第二柱形構成超級接面結構。
[6]在本發明的半導體裝置中，理想的情況是：半導體裝置為：第四半導體層形成在第二半導體層以及第三半導體層的整個表面上的，並且第二電極為與第四半導體層相連接的PIN二極體。
[7]在本發明的半導體裝置中，理想的情況是：在半導體基體中，第一半導體層為第一導電型半導體層，第四半導體層為形成在第二半導體層以及第三半導體層的整個表面上的基極層，第四半導體層的表面上形成有第一導電型高濃度擴散區域； 半導體裝置為溝槽閘極型MOSFET，其進一步包括：從平面上看位於未形成有溝槽的區域上的，被形成為到達比第四半導體層更深的位置上的，並且使第一導電型高濃度擴散區域的一部分露出於內周面的閘極溝槽；形成在閘極溝槽的內周面上的閘極絕緣膜；以及經由閘極絕緣膜被填埋入閘極溝槽內部後形成的閘電極，第二電極與第四半導體層以及第一導電型高濃度擴散區域相連接。
[8]在本發明的半導體裝置中，理想的情況是：在半導體基體中，第一半導體層為第一導電型半導體層，第四半導體層為形成在第二半導體層的表面的一部分上以及第三半導體層的整個表面上的基極層，第四半導體層的表面的一部分上形成有第一導電型高濃度擴散區域，半導體裝置為平面閘極型MOSFET，其進一步包括：經由閘極絕緣膜形成的，至少將被第一導電型高濃度擴散區域與第二半導體層夾住的第四半導體層覆蓋的閘電極，第二電極與第四半導體層以及第一導電型高濃度擴散區域相連接。
[9]在本發明的半導體裝置中，理想的情況是：在半導體基體中，第一半導體層為第二導電型半導體層，第四半導體層為形成在第二半導體層以及第三半導體層的整個表面上的基極層，第四半導體層的表面上形成有第一導電型高濃度擴散區域，半導體裝置為溝槽閘極型IGBT，其進一步包括：從平面上看位於未形成有溝槽的區域上的，被形成為到達比第四半導體層更深的位置上的，並且使第一導電型高濃度擴散區域的一部分露出於內周面的閘極溝槽；形成在閘極溝槽的內周面上的閘極絕緣膜；以及經由閘極絕緣膜被填埋入閘極溝槽內部後形成的閘電極，第二電極與第四半導體層以及第一導電型高濃度擴散區域相連接。
[10]在本發明的半導體裝置中，理想的情況是：在半導體基體中，第一半導體層為第二導電型半導體層，第四半導體層為形成在第二半導體層的表面的一部分上以及第三半導體層的整個表面上的基極層，第四半導體層的表面的一部分上形成有第一導電型高濃度擴散區域，半導體裝置為平面閘極型IGBT，其進一步包括：經由閘極絕緣膜形成的，至少將被第一導電型高濃度擴散區域與第二半導體層夾住的第四半導體層覆蓋的閘電極，第二電極與第四半導體層以及第一導電型高濃度擴散區域相連接。
[11]在本發明的半導體裝置中，理想的情況是：在開口的正下方，形成有摻雜物濃度比第四半導體層更高的第二導電型高濃度擴散區域，並且使其與開口的底面相接觸。
[12]在本發明的半導體裝置中，理想的情況是：在將被相鄰的溝槽夾住的部分上的第二半導體層定為第一柱形，第三半導體層定為第二柱形時，由第一柱形與第二柱形構成超級接面結構。
[13]在本發明的半導體裝置中，理想的情況是：半導體裝置為：金屬為勢壘金屬的，並且第二電極除了與第三半導體層相連接以外還與第二半導體層相連接的肖特基勢壘二極體。
[14]在本發明的半導體裝置中，理想的情況是：第二半導體層由單結晶外延層構成。
[15]本發明的第一半導體裝置製造方法，用於製造上述[1]~[14]中任意一項所記載的半導體裝置，製造方法依次包括下列步驟：半導體基體準備步驟，準備：在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層的，在第二半導體層的表面形成有規定深度的溝槽的，並且在該溝槽內形成有由單結晶外延層構成的第二導電型之第三半導體層的半導體基體；層間絕緣膜形成步驟，在第二半導體層以及第三半導體層的表面上形成層間絕緣膜；開口形成步驟，在層間絕緣膜中從平面上看至少形成有第三半導體層的區域內形成規定的開口；金屬塞形成步驟，藉由在開口的內部填充入不同於構成第二電極的金屬的金屬從而形成金屬塞；以及電極形成步驟，在第一半導體層的表面上形成第一電極的同時，在層間絕緣膜上經由金屬塞形成至少與第三半導體層相連接的第二電極，其中，在開口形成步驟中，在從平面上看位於避開第三半導體層的中央部的位置上形成開口，在開口形成步驟、金屬塞 形成步驟、以及電極形成步驟中，第三半導體層的中央部的表面被層間絕緣膜所覆蓋。
[16]本發明的第二半導體裝置製造方法，用於製造上述[1]~[14]中任意一項所記載的半導體裝置，製造方法依次包括下列步驟：半導體基體準備步驟，準備：在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層的，在第二半導體層的表面形成有規定深度的溝槽的，並且在該溝槽內形成有由單結晶外延層構成的第二導電型之第三半導體層的半導體基體；層間絕緣膜形成步驟，在第二半導體層以及第三半導體層的表面上形成層間絕緣膜；開口形成步驟，在層間絕緣膜中從平面上看至少形成有第三半導體層的區域內形成規定的開口；以及電極形成步驟，包含：在第一半導體層的表面上形成第一電極的步驟、以及在層間絕緣膜上，形成在開口的內部直接填充入構成第二電極的金屬並且與第三半導體層直接連接的第二電極的步驟，其中，在開口形成步驟中，在從平面上看位於避開第三半導體層的中央部的位置上形成開口，在開口形成步驟以及電極形成步驟中，第三半導體層的中央部的表面被層間絕緣膜所覆蓋。
根據本發明的半導體裝置，由於開口從平面上看位於避開第三半導體層的中央部的位置上，並且第三半導體層的中央部的表面被層間絕緣膜所覆蓋，因此在形成第三半導體層時，即使是在第三半導體層內有切口狀、裂縫狀或空隙狀的空洞從平面上看殘留在第三半導體層的中央，在使第三半導體層與第二電極接觸時，上述空洞的內部也不會混入第二電極中的金屬，從而上述空洞內部的金屬就不會成為電極電位。這樣，在對第二電極施加負電位後，從第二半導體層與第三半導體層之間的pn接合面向第二電極一側延伸的耗盡層由 於只會與上述空洞發生接觸，因此本發明的半導體裝置是一種：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
另外，由於上述空洞內部的矽表面在半導體前步驟中的氧化步驟中已經過氧化處理，或是在退火步驟中已利用氫終結懸空鍵(dangling bond)從而使得其穩定化，因此，例如即使耗盡層到達上述空洞，上述耗盡層也僅僅是與上述空洞發生接觸，藉由這樣就不會發生汲電流激增或擊穿。
另外，根據本發明的半導體裝置，由於具備：具有從平面上看至少形成在形成有第三半導體層的區域內的規定的開口的層間絕緣膜，因此在雪崩擊穿時或體二極體反向恢復時，就容易將第三半導體層上產生的空穴吸走，其結果就是：能夠提高電感負載雪崩擊穿耐量。
根據本發明的第一半導體裝置製造方法以及第二半導體裝置製造方法，由於包含：在層間絕緣膜中從平面上看在避開第三半導體層的中央部的位置上形成規定的開口的開口形成步驟，並且，在電極形成步驟中，第三半導體層的中央部的表面被層間絕緣膜所覆蓋，因此在形成第三半導體層時，即使是在第三半導體層內有切口狀、裂縫狀或空隙狀的空洞從平面上看殘留在第三半導體層的中央，在電極形成步驟中，在使第三半導體層與第二電極發生接觸時，上述空洞的內部也不會混入第二電極中的金屬，從而上述空洞內部的金屬就不會成為電極電位。這樣，在製造後的半導體裝置中，即便是在對第二電極施加負電位後，從第二半導體層與第三半導體層之間的pn接合面向第二電極一側延伸的耗盡層也只會與上述空洞內部發生接觸，因此本發明的第一半導體裝置製造方法以及第二半導體裝置製造方法能夠製造：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
另外，根據本發明的半導體裝置製造方法，由於包含有在層間絕緣膜中從平面上看至少形成有第三半導體層的區域內形成規定的開口的開口形 成步驟，因此製造後的半導體裝置，在雪崩擊穿時或體二極體反向恢復時，就容易將第三半導體層上產生的空穴吸走，其結果就是：能夠製造電感負載雪崩擊穿耐量大的半導體裝置。
100、102、104、106、900‧‧‧半導體裝置
200、202、204、200A、200B、200C、200D、200E、200F、700‧‧‧半導體裝置
300、302‧‧‧半導體裝置
110、110’、210、310、710、710’、910‧‧‧半導體基體
112、212、312、712、912‧‧‧第一半導體層
114、214、314、714、914‧‧‧第二半導體層
116、216、316、716、916‧‧‧第三半導體層
116’‧‧‧半導體層
118、218、318、718、918‧‧‧溝槽
120、220、320、720、920‧‧‧基極層
120’‧‧‧p型擴散區域
122、222、322、722、922‧‧‧層間絕緣膜
124、224、324、724、924‧‧‧第二電極
126、226、326、726、926‧‧‧第一電極
128、228、328、728、928‧‧‧開口
130、230、330、930‧‧‧金屬塞
132、232、332‧‧‧p型高濃度擴散區域
234、334、‧‧‧閘極溝槽
236、242、336、342、742‧‧‧閘極絕緣膜
238、244、338、344、744‧‧‧閘電極
240、340、740‧‧‧第一導電型高濃度擴散區域
1C‧‧‧第一柱形
2C‧‧‧第二柱形
S‧‧‧空洞
圖1是關於實施方式一的半導體裝置(100)的展示圖。 圖1(a)是半導體裝置(100)的主要部位放大截面圖，圖1(b)是半導體裝置(100)的主要部位放大平面圖。
圖2是用於說明關於實施方式一的半導體裝置的製造方法的主要部位放大截面示意圖。圖2(a)~圖2(d)為各步驟示意圖。
圖3是用於說明關於實施方式一的半導體裝置的製造方法的主要部位放大截面示意圖。圖3(a)~圖3(d)為各步驟示意圖。
圖4是用於說明關於實施方式一的半導體裝置的製造方法的主要部位放大截面示意圖。圖4(a)~圖4(c)為各步驟示意圖。
圖5是用於說明關於實施方式一的半導體裝置的製造方法的主要部位放大截面示意圖。圖5(a)~圖5(c)為各步驟示意圖。
圖6是關於實施方式一的半導體裝置(100)的效果說明圖。圖6(a)是反向偏置時半導體裝置(100)的主要部分放大截面圖，圖6(b)是反向偏置時比較例中的半導體裝置(900)的主要部分放大截面圖。比較例涉及的半導體裝置(900)基本上與實施方式一關於的半導體裝置(100)具有同樣的構成，不過其開口(928(以及金屬塞930))從平面上看被形成在第三半導體層(916)的中央部。另外，在圖6中，為了便於說明，省略了p型高濃度擴散區域(132、932)的圖示。
圖7是關於實施方式二的半導體裝置(102)的主要部分放大截面示意圖。
圖8是關於實施方式三的半導體裝置(104)的主要部分放大截面示意圖。
圖9是關於實施方式四的半導體裝置(200)的展示圖。圖9(a)是半導體裝置(200)的主要部位放大截面圖，圖9(b)是半導體裝置(200)的主要部位放大平面圖。
圖10是關於實施方式五的半導體裝置(202)的主要部分放大截面圖。
圖11是關於實施方式六的半導體裝置(204)的主要部分放大截面圖。
圖12是關於實施方式七的半導體裝置(300)的主要部分放大截面圖。
圖13是關於變形例一的半導體裝置(106)的主要部分放大截面圖。
圖14是關於變形例二的半導體裝置(200A)的主要部位放大平面圖。在關於變形例二的半導體裝置(200A(MOSFET))中，第三半導體層(216(溝槽218))從平面上看呈四角形狀(從立體上看則呈柱狀)，閘電極(238(閘極溝槽234))從平面上看呈格子狀，金屬塞(230(開口228))從平面上看呈圓形狀(從立體上看呈柱狀)。
圖15是關於變形例三的半導體裝置(200B)的主要部位放大平面圖。在變形例三關於的半導體裝置(200B(MOSFET))中，第三半導體層(216(溝槽218))從平面上看呈四角形狀(從立體上看則呈柱狀)， 閘電極(238(閘極溝槽234))從平面上看呈格子狀，金屬塞(230(開口228))從平面上看呈框狀。
圖16是關於變形例四的半導體裝置(200C)的主要部位放大平面圖。在變形例四關於的半導體裝置(200C(MOSFET))中，第三半導體層(216(溝槽218))從平面上看呈圓形狀(從立體上看則呈柱狀)，金屬塞(230(開口228))從平面上看呈環狀，閘電極(238(閘極溝槽234))從平面上看呈格子狀。
圖17是關於變形例五的半導體裝置(200D)的主要部位放大平面圖。在變形例五關於的半導體裝置(200D(MOSFET))中，第三半導體層(216(溝槽218))從平面上看呈格子狀，閘電極(238(閘極溝槽234))從平面上看呈四角形狀(從立體上看則呈柱狀)，金屬塞(230(開口228))從平面上看呈圓形狀(從立體上看則呈柱狀)。
圖18是關於變形例六的半導體裝置(200E)的主要部位放大平面圖。在變形例六關於的半導體裝置(200E(MOSFET))中，第三半導體層(216(溝槽218))從平面上看四角形狀(從立體上看則呈柱狀),閘電極(238(閘極溝槽234))從平面上看呈格子狀，金屬塞(230(開口228))從平面上看呈格子狀。
圖19是關於變形例七的半導體裝置(200F)的主要部位放大平面圖。 在變形例七關於的半導體裝置(200F(MOSFET))中，第三半導體層(216(溝槽218))從平面上看格子狀，閘電極(238(閘極溝槽234))從平面上看呈四角形狀(從立體上看則呈柱狀)，金屬塞(230(開口228))從平面上看呈格子狀。
圖20是變形例八關於的半導體裝置(302)的主要部位放大截面圖。
圖21是習知的半導體裝置(700)的主要部位放大截面圖。
圖22是本發明說明書中半導體基體的展示圖。
圖23是用於說明習知的MOSFET(700)的問題點的主要部分放大截面圖。
以下，將依據附圖中所示的實施方式，對本發明的半導體裝置以及半導體裝置的製造方法進行說明。另外，各附圖僅為簡圖，並不一定嚴謹地反映實際尺寸。
實施方式一
1.關於實施方式一的半導體裝置100的構成
關於實施方式一的半導體裝置100(二極體)如圖1所示，包括：半導體基體110(與半導體基體710為同樣的構成，參照圖22)，在n+型第一半導體層112上層積有n-型第二半導體層114，並且在n-型第二半導體層114的表面形成有沿規定方向排列的規定深度的多個溝槽118，在該溝槽118內(溝槽118內全部)形成有由單結晶外延層構成的p-型第三半導體層116；第一電極126，位於第一半導體層112的表面上；層間絕緣膜122，位於第二半導體層114以及第三半導體層116的表面上，並且具有：從平面上看至少形成在形成有第三半導體層116的區域內的規定的開口128；第二電極124(例如，鋁)，位於層間絕緣膜122上，以及金屬塞130，在開口128的內部填充入不同於構成第二電極124的金屬的金屬(例如，鎢)後形成。另外，第二半導體層114由單結晶外延層構成。
半導體基體110中，在第二半導體層114以及第三半導體 層116的整個表面上形成有p型第四半導體層120，在開口128的正下方，形成有摻雜物濃度比第四半導體層120更高的p+型高濃度擴散區域132(第二導電型高濃度擴散區域)，並且使其與開口128的底面相接觸。
在實施方式一關於的半導體裝置100中，在將被相鄰的溝槽118夾住的部分上的第二半導體層114中比第四半導體層120更深的部分定為第一柱形1C，並且將第三半導體層116中比第四半導體層120更深的部分定為第二柱形2C時，由第一柱形1C與第二柱形2C構成超級接面結構。第一柱形1C與第二柱形2C之間處於電荷平衡狀態。
第一半導體層112的厚度例如在100μm~400μm範圍內，第一半導體層112的摻雜物濃度例如在1×1019cm-3~1×1020cm-3範圍內。第二半導體層114的厚度(未形成有溝槽的區域的厚度)例如在5μm~120μm範圍內。第四半導體層120的最深部的深度位置例如在0.5μm~2.0μm範圍內，第四半導體層120的摻雜物濃度例如在5×1016cm-3~1×1018cm-3範圍內。p+型高濃度擴散區域132的摻雜物濃度如在5×1018cm-3~1×1020cm-3範圍內。
溝槽118(第三半導體層116)、開口128、以及金屬塞130從平面上看均被形成為條紋狀(stripe)。
溝槽118的最底部的深度位置比第一半導體層112與第二半導體層114之間的界面的深度位置更淺。溝槽118的深度例如在3μm~115μm範圍內。溝槽118的寬度例如在3μm~10μm範圍內。相鄰的溝槽118之間的間隔最好是與溝槽118的寬度基本一致或相同為最佳。第二半導體層114以及第三半導體層116的摻雜物濃度例如在5×1014cm-3~5×1016cm-3範圍內。
層間絕緣膜122由熱氧化膜以及BPSG膜構成。層間絕緣膜122的厚度例如為1000nm。
開口128位於從平面上看避開第三半導體層116的中央部的位置上，即，位於從第三半導體層116的中央隔開有規定距離的位置上。從平面上看，從第三半導體層116的中央直到開口128的側壁中距離第三半導體層116的中央最近的側壁為止的長度為0.1μm以上，例如為0.3μm。開口128按規定的間距(pitch)等間隔地形成，相鄰的開口128之間的間隔例如為0.7μm。開口128的開口寬度例如為0.5μm。開口128被形成至比第四半導體層120的最深部的深度位置更淺的深度位置上。
第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋。因此，在第三半導體層116的中央部上，不與第二電極124發生接觸，；另外，在第三半導體層116的中央部上，也未形成有溝槽。
開口128的內表面上，形成有勢壘金屬(未圖示)。金屬塞130是金屬經由該勢壘金屬填充至開口128的內部後形成的。被填充至開口128內部的金屬例如為鎢。
第一電極(閘電極)126由Ti-Ni-Au等的多層金屬膜形成，其厚度例如是按照多層金屬膜整體厚度為0.5μm來形成。
第二電極124經由金屬塞130與形成在第三半導體層116上的第四半導體層120相連接。第二電極(陽電極)124是由藉由濺射法形成有的厚度例如為4μm的鋁系金屬(例如，Al-Cu系合金)構成的。另外，第二電極124也經由金屬塞130與形成在第二半導體層114上的第四半導體層120相連接。
2.關於實施方式一的半導體裝置的製造方法
關於實施方式一的半導體裝置100，能夠藉由下述製造方法(關於實施方式一的半導體裝置的製造方法)來進行製造。
(1)半導體基體準備步驟
首先，準備：在n+型第一半導體層112上層積有n-型第二半導體層114的，並且在n-型第二半導體層114的表面形成有沿規定方向排列的規定深度的多個溝槽118的，在該溝槽118內形成有由單結晶外延層構成的p-型第三半導體層116的半導體基體110。
具體來說：首先，準備在n+型第一半導體層112上層積有n-型第二半導體層114的半導體基體110’(參照圖2)。作為半導體基體110’可以使用適宜的半導體基體，例如，可以使用在n+型第一半導體層112上藉由外延生長法形成單結晶n-型第二半導體層114後形成的半導體基體。
接下來，將具有對應第三半導體層116的開口的遮罩(未圖示)形成在第二半導體層114的表面上，並且藉由使用該遮罩進行蝕刻，從而形成在第二半導體層114上沿規定方向排列的規定深度的多個溝槽118(參照圖2(b))。
接下來，藉由外延生長法在溝槽118內形成單結晶p-型半導體層116’(參照圖2(c)、圖2(d)、以及圖3(a))。此時，在半導體層116’的中央部上，空洞S(切口狀的空洞、裂縫狀的空洞、或空隙狀的空洞等)從平面上看有時會殘留在半導體層116’的中央(參照圖3(a)中的符號S)。另外，空洞的形狀有時不僅僅是連續相接的(參照圖1(b))，而是不連續相接的，或是以獨立的狀態只形成在一處。另外，在實施方式一中空洞S的深度雖然比第四半導體層120的深度更淺，但是本發明是也能夠適用空洞S的深度比第四半導體層120的深度更深的情況。
接下來，藉由化學機械拋光(CMP)法將除了溝槽118內部以外的半導體層116’去除，藉由這樣，來形成p-型第三半導體層116(參照圖3(b))。此時，從平面上看第三半導體層116的中央部有時會殘留有空洞S。
(2)第四半導體層形成步驟
接下來，在第二半導體層114以及第三半導體層116的整個表面形成熱氧化膜(未圖示)。接著，在第二半導體層114以及第三半導體層116的表面經由熱氧化膜離子注入p型摻雜物(例如硼)(參照圖3(c))。然後，使該p型摻雜物熱擴散後在第二半導體層114以及第三半導體層116的整個表面形成第四半導體層120。
(3)層間絕緣膜形成步驟
接下來，藉由在上述熱氧化膜上藉由化學汽相沈積(CVD)法形成硼磷矽酸(BPSG)膜，從而在第二半導體層114以及第三半導體層116的表面上(第二半導體層114以及第三半導體層116的全部端面)形成由熱氧化膜(未圖示)以及BPSG膜構成的層間絕緣膜122(參照圖3(d))。
(4)開口形成步驟
接下來，將從平面上看在形成有第二半導體層114以及第三半導體層116的區域內具有開口的遮罩(未圖示)形成在層間絕緣膜122上。此時，開口被設置在：該遮罩上的，從平面上看在形成有第三半導體層116的區域內的，從平面上看避開第三半導體層116的中央部的位置上。接著，藉由使用該遮罩進行蝕刻，在層間絕緣膜中從平面上看形成有第二半導體層114以及第三半導體層116的區域內形成規定的開口(參照圖4(a))。此時，在從平面上看形成有第三半導體層116的區域內的，從平面上看避開第三半導體層116的中央部的位置上形成規定的開口。第三半導體層116的中央部的表面因此被層間絕緣膜122所覆蓋。
(5)p型高濃度擴散區域形成步驟
接下來，在開口128的底面離子注入摻雜物濃度比第四半導體層120更高的p型摻雜物(例如硼)(參照圖4(b))。接著，藉由使該p型摻雜物 熱擴散，在開口的正下方，形成摻雜物濃度比第四半導體層120更高的p型高濃度擴散區域，並且其與開口128的底面相接觸(參照圖4(c))。
(6)金屬塞130步驟
接下來，藉由在開口128的內部填充入不同於構成第二電極124的金屬的金屬，來形成金屬塞130。具體為：首先，藉由濺射法在開口128的內內面上將勢壘金屬(未圖示)成膜，並將該勢壘金屬退火。然後藉由濺射法在該該勢壘金屬上將鎢成膜(參照圖5(a))。接著，藉由CMP法將層間絕緣膜122上的鎢去除，從而僅在開口128的內部殘留鎢並且形成金屬塞130(參照圖5(b))。作為勢壘金屬的組成成分，可以使用氮化鈦(TiN)、鎢化鈦(TiW)、矽化鉬(MoSi)等。再有，在金屬塞130形成步驟中，第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋。
(7)電極形成步驟
接下來，在第一半導體層112的表面上將Ti-Ni-Au等的多層金屬膜成膜，並且在形成第一電極(陰電極)126的同時，藉由在第三半導體層116以及層間絕緣膜122上藉由濺射法將Al-Cu系金屬成膜，從而在第三半導體層116以及層間絕緣膜122上形成經由金屬塞130連接的第二電極124(參照圖5(c))。 在電極形成步驟中，由於第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋，因此第二電極124中的金屬就不會混入到空洞S中。
藉由這樣，就能夠製造實施方式一所關於的半導體裝置100。
3.實施方式一所關於的半導體裝置100以及半導體裝置的製造方法的效果
然而，在位於從平面上看第三半導體層916的中央部上的半導體裝置(比較例關於的半導體裝置900，參照圖6(b))中，開口928與以往的半導體裝置700一樣，在使第三半導體層916與第二電極924發生接觸時，上述空洞 S的內部就有會混入第二電極924中的金屬，從而導致上述空洞S內部的金屬成為電極電位。因此，在對上述第二電極924施加負電位後，從第二半導體層914與第三半導體層916之間的pn接合面向第二電極924一側延伸的耗盡層就會與上述空洞S內部的金屬發生接觸，從而容易導致穿通模式下發生擊穿並容易導致耐壓降低。
相對於此，根據關於實施方式一的半導體裝置100，由於開口128從平面上看位於避開第三半導體層116的中央部的位置上，並且，第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋，因此在形成第三半導體層116時，即使是在第三半導體層116內有空洞S從平面上看殘留在第三半導體層116的中央，在使第三半導體層116與第二電極124發生接觸時，上述空洞S的內部也不會混入第二電極124中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。 這樣，即便是在對第二電極124施加負電位的情況下，從第二半導體層114與第三半導體層116之間的pn接合面向第二電極124一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此本發明的半導體裝置是一種：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置(參照圖6(a))。
另外，由於上述空洞內部的矽表面在半導體前步驟中的氧化步驟(例如，第四半導體層形成步驟中形成熱氧化膜的步驟)中已經過氧化處理，或是在退火步驟(例如，第四半導體層形成步驟以及p型高濃度擴散區域形成步驟)中已利用氫終結懸空鍵從而使得其穩定化，因此，例如即使耗盡層到達上述空洞，上述耗盡層也僅僅會與上述空洞發生接觸，藉由這樣就不會發生汲電流激增或擊穿。
另外，根據實施方式一所關於的半導體裝置100，由於具備：具有從平面上看形成在形成有第三半導體層116的區域內的規定的開口的層間絕 緣膜122，因此在雪崩擊穿時或體二極體反向恢復時，就容易將第三半導體層116上產生的空穴吸走，其結果就是：能夠提高電感負載雪崩擊穿耐量。
另外，根據實施方式一所關於的半導體裝置100，由於從平面上看，從第三半導體層116的中央直到開口128的側壁中距離第三半導體層116的中央最近的側壁為止的長度為0.1μm以上，因此就能夠防止開口128(以及金屬塞130)與空洞S聯通，從而就能夠切實地防止構成金屬塞130的金屬混入空洞S中。 其結果就是，成為一種：在穿通模式下更加不易發生擊穿並且耐壓更加不易降低的半導體裝置。從此觀來來看，從平面上看，從第三半導體層116的中央直到開口128的側壁中距離第三半導體層116的中央最近的側壁為止的長度為0.2μm以上則更為理想。
另外，根據實施方式一所關於的半導體裝置100，由於具備藉由在開口128的內部填充入不同於構成第二電極124的金屬的金屬後形成金屬塞130，並且第二電極124經由金屬塞130與第三半導體層116相連接，因此就能夠將開口128的開口寬度控制得較小，從而成為一種微細化的半導體裝置。其結果就是，是一種適應電子器件低成本化以及小型化要求的半導體裝置。
另外，根據實施方式一所關於的半導體裝置100，由於在將被相鄰的溝槽118夾住的部分上的第二半導體層114中比第四半導體層120更深的部分定為第一柱形1C，並且將第三半導體層116中比第四半導體層120更深的部分定為第二柱形2C時，由第一柱形1C與第二柱形2C構成超級接面結構，因此是一種高耐壓的半導體裝置。
另外，根據實施方式一所關於的半導體裝置100，由於在開口128的正下方，形成有摻雜物濃度比第四半導體層120更高的p+型高濃度擴散區域132，並且使其與開口128的底面相接觸，因此在雪崩擊穿時或體二極體反向恢復時，就容易將空穴吸走。
另外，根據實施方式一所關於的半導體裝置100，由於第二半導體層114由單結晶外延層構成，因此就能夠高精度地控制第二半導體層114的電導率，並且，由於在半導體裝置的製造過程中半導體裝置中不易附帶入氧，因此就不易產生晶格缺陷，從而不易在半導體器件中引發電氣缺陷。
根據實施方式一所關於的半導體裝置的製造方法，由於包含：在層間絕緣膜122中從平面上看在避開第三半導體層116的中央部的位置上形成規定的開口128的開口形成步驟，並且，在電極形成步驟中，第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋，因此在形成第三半導體層時，即使是在第三半導體層116內有切口狀、裂縫狀或空隙狀的空洞S從平面上看殘留在第三半導體層116的中央，在電極形成步驟中，在使第三半導體層116與第二電極124發生接觸時，上述空洞S的內部也不會混入第二電極124中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，在製造後的半導體裝置中，即便是在對第二電極124施加負電位後，從第二半導體層114與第三半導體層116之間的pn接合面向第二電極124一側延伸的耗盡層也只會與上述空洞S發生接觸，因此實施方式一所關於的半導體裝置的製造方法能夠製造：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
另外，根據實施方式一所關於的半導體裝置100，由於包含有在層間絕緣膜122中從平面上看至少形成有第三半導體層116的區域內形成規定的開口的開口形成步驟，因此製造後的半導體裝置，在雪崩擊穿時或體二極體反向恢復時，就容易將第三半導體層116上產生的空穴吸走，其結果就是：能夠製造電感負載雪崩擊穿耐量大的半導體裝置。
實施方式二
實施方式二關於的半導體裝置102基本上與實施方式一關於的半導體裝置100具有同樣的構成，但是在：第二電極與第三半導體層直接連接這一 點上不同於實施方式一關於的半導體裝置100。即，在實施方式二關於的半導體裝置102中，如圖7所示，在開口128的內部被直接填充入構成第二電極124的金屬，並且第二電極124與第四半導體層120直接連接。另外，開口128的內表面上未形成有勢壘金屬(未圖示)。
開口128被形成在從平面上看第三半導體層的中央部以外的全部區域上。
實施方式二關於的半導體裝置的製造方法，基本上與實施方式一關於的半導體裝置100的製造方法具有同樣的構成，但是在：不包含金屬塞形成步驟這一點上不同於實施方式一關於的半導體裝置的製造方法。即，在實施方式二關於的半導體裝置的製造方法中，不包含金屬塞形成步驟，而是包含有：在電極形成步驟中，在層間絕緣膜122上形成與在開口128的內部直接填充入構成第二電極124的金屬的，並且與第四半導體層120直接連接的第二電極124的步驟。
像這樣，實施方式二關於的半導體裝置102雖然在第二電極與第三半導體層直接連接這一點上不同於實施方式一關於的半導體裝置100，但是與實施方式一關於的半導體裝置100一樣，由於開口128從平面上看位於避開第三半導體層116的中央部的位置上，並且，第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋，因此在形成第三半導體層116時，即使是在第三半導體層116內有空洞S從平面上看殘留在第三半導體層116的中央，在使第三半導體層116與第二電極124發生接觸時，上述空洞S的內部也不會混入第二電極124中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，即便是在對第二電極124施加負電位的情況下，從第二半導體層114與第三半導體層116之間的pn接合面向第二電極124一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此是一種：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
另外，根據實施方式二所關於的半導體裝置102，由於在開口128的內部被直接填充入構成第二電極124的金屬，並且第二電極124與第四半導體層120直接連接。因此第二電極124與第四半導體層120之間的接觸面積就比較大，從而就能夠在第二電極124與第四半導體層120之間流通大電流。
根據實施方式二所關於的半導體裝置的製造方法，由於不包含金屬塞形成步驟，因此就能夠相對簡便地使第二電極124與第四半導體層120取得接觸。
再有，實施方式二關於的半導體裝置102由於除了第二電極與第三半導體層直接連接以外與實施方式一關於的半導體裝置100具有同樣的構成，因此也同樣具有實施方式一關於的半導體裝置100所具有的效果。
實施方式三
關於實施方式三的半導體裝置104基本上與實施方式一關於的半導體裝置100具有同樣的構成，但是在：並非是PIN二極體而是肖特基勢壘二極體這一點上不同於實施方式一關於的半導體裝置100。即，在關於實施方式三的半導體裝置104中，如圖8所示，金屬塞130為勢壘金屬，並且第二電極124為：不僅與第三半導體層116連接而且也與第二半導體層114連接的肖特基勢壘二極體。再有，在實施方式三中，並未形成有如實施方式一般的p+型高濃度擴散區域132。另外，在第三半導體層116的表面形成有p型擴散區域120’。
在實施方式三所關於的半導體裝置104中，在將被相鄰的溝槽118夾住的部分上的第二半導體層114定為第一柱形1C，並且將第三半導體層116定為第二柱形2C時，由第一柱形1C與第二柱形2C構成超級接面結構。
像這樣，實施方式三關於的半導體裝置104雖然在：並非是PIN二極體而是肖特基勢壘二極體這一點上不同於實施方式一關於的半導體裝置100，但是與實施方式一關於的半導體裝置100一樣，由於開口128從平面上看位 於避開第三半導體層116的中央部的位置上，並且，第三半導體層116的中央部的表面被層間絕緣膜122所覆蓋，因此在形成第三半導體層116時，即使是在第三半導體層116內有空洞S從平面上看殘留在第三半導體層116的中央，在使第三半導體層116與第二電極124發生接觸時，上述空洞S的內部也不會混入第二電極124中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，即便是在對第二電極124施加負電位的情況下，從第二半導體層114與第三半導體層116之間的pn接合面向第二電極124一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此是一種：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
另外，根據實施方式三所關於的半導體裝置104，由於在將被相鄰的溝槽118夾住的部分上的第二半導體層114定為第一柱形1C，並且將第三半導體層116定為第二柱形2C時，由第一柱形1C與第二柱形2C構成超級接面結構，因此是一種高耐壓的半導體裝置。
再有，實施方式三關於的半導體裝置104由於除了並非是PIN二極體而是肖特基勢壘二極體以外與實施方式一關於的半導體裝置100具有同樣的構成，因此也同樣具有實施方式一關於的半導體裝置100所具有的效果。
實施方式四
關於實施方式四的半導體裝置200(MOSFET)基本上與實施方式一關於的半導體裝置100具有同樣的構成，但是在：並非是二極體而是MOSFET這一點上不同於實施方式一關於的半導體裝置100。即，在實施方式四關於的半導體裝置200中，如圖9所示，在半導體基體210中，第一半導體層212為n+型半導體層，第四半導體層220為形成在第二半導體層214以及第三半導體層216的整個表面上的基極層，在第四半導體層220的表面形成有第一導電型高濃度擴散區域240(源極區域240)，半導體裝置200為MOSFET，其包括：閘極溝槽234，位於從平面上看未形成有溝槽218的區域內，被形成至比第四半導體 層220的最深部更深的深度位置上，並且，使源極區域240的一部分外露於內周面上；閘極絕緣膜236，被形成在閘極溝槽234的內周面上；以及閘電極238，在經由閘極絕緣膜236被埋設入閘極溝槽234的內部後形成。其中，第二電極224與第四半導體層220以及源極區域240相連接。
閘極溝槽234、閘電極238以及源極區域240中的任何一個，從平面上看均被形成為條紋狀。
源極區域240僅被形成在：彼此相鄰的兩個閘極溝槽234之間的，閘極溝槽234與距離閘極溝槽234最近的金屬塞230之間。源極區域240最深部的深度位置例如在0.1μm~0.4μm範圍內。源極區域240的摻雜物濃度例如在5×1019cm-3~2×1020cm-3範圍內。
閘極溝槽234的深度例如為3μm。閘極絕緣膜236是由藉由熱氧化法形成的二氧化矽膜所構成，並且其厚度例如為100nm。閘電極238是由藉由CVD法以及離子注入法形成的低電阻多晶矽所構成的。
開口228以及金屬塞230被形成為：到達比源極區域240的底部更深的深度位置上。
在實施方式四中，在相鄰的閘極溝槽234之間等間隔地形成有金屬塞230，並且從平面上看在每個形成有溝槽218的區域內各自形成有偶數條金屬塞230(在實施方式四中為各自形成有兩條)。藉由這樣的構成，就能夠在無需特別留意的情況下將開口(金屬塞230)形成在避開第三半導體層216的中央部的位置上，從而是設計變得容易。
像這樣，實施方式四關於的半導體裝置200雖然在：並非是二極體而是MOSFET這一點上不同於實施方式一關於的半導體裝置100，但是與實施方式一關於的半導體裝置100一樣，由於開口228從平面上看位於避開第三半導體層116的中央部的位置上，並且，第三半導體層116的中央部的表面被層間絕 緣膜122所覆蓋，因此在形成第三半導體層216時，即使是在第三半導體層216內有切口狀、裂縫狀、或空隙狀的空洞S從平面上看殘留在第三半導體層216的中央，在使第三半導體層216與第二電極224發生接觸時，上述空洞S的內部也不會混入金屬塞230中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，即便是在對第二電極224施加負電位的情況下，從第二半導體層214與第三半導體層216之間的pn接合面向第二電極224一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此是一種：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
再有，實施方式四關於的半導體裝置200由於除了並非是二極體而是MOSFET以外與實施方式一關於的半導體裝置100具有同樣的構成，因此也同樣具有實施方式一關於的半導體裝置100所具有的效果。
實施方式五
實施方式五關於的半導體裝置202基本上與實施方式四關於的半導體裝置200具有同樣的構成，但是在：第二電極與第三半導體層直接連接這一點上不同於實施方式四關於的半導體裝置200。即，在實施方式五關於的半導體裝置202中，如圖10所示，在開口228的內部被直接填充入構成第二電極224的金屬，並且第二電極224與形成在第二半導體層214表面的第四半導體層220以及源極區域240直接連接。
開口128被形成在從平面上看第三半導體層216的中央部以及形成有閘電極238的區域以外的區域上。
像這樣，實施方式五關於的半導體裝置202雖然在第二電極與第三半導體層直接連接這一點上不同於實施方式四關於的半導體裝置200，但是與實施方式四關於的半導體裝置200一樣，由於開口228從平面上看位於避開第三半導體層216的中央部的位置上，並且，第三半導體層216的中央部的表面被層 間絕緣膜222所覆蓋，因此在使第三半導體層216與第二電極224發生接觸時，在可能被形成在第三半導體層216內的空洞S的中也不會混入第二電極224中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，即便是在對第二電極224施加負電位的情況下，從第二半導體層214與第三半導體層216之間的pn接合面向第二電極224一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此其相比以往的MOSFET，是一種：在穿通模式下不易發生擊穿並且耐壓不易降低的半導體裝置。
另外，根據實施方式五所關於的半導體裝置202，由於在開口228的內部被直接填充入構成第二電極224的金屬，並且第二電極224與第四半導體層220以及源極區域240直接連接。因此第二電極224與第四半導體層220以及源極區域240之間的接觸面積就比較大，從而就能夠在第二電極224與第四半導體層220以及源極區域240之間流通大電流。
根據實施方式五所關於的半導體裝置的製造方法，由於不包含金屬塞形成步驟，因此就能夠相對簡便地使第二電極224與第四半導體層220取得接觸。
再有，關於實施方式五的半導體裝置202由於除了具有開口以及開口的內部填充有金屬的構成以外與實施方式四關於的半導體裝置200具有同樣的構成，因此也同樣具有實施方式四關於的半導體裝置200所具有的效果。
實施方式六
實施方式六關於的半導體裝置204基本上與實施方式五關於的半導體裝置202具有同樣的構成，但是在：並非是溝槽閘極MOSFET而是平面閘極型MOSFET這一點上不同於實施方式五關於的半導體裝置202。即，在實施方式六關於的半導體裝置204中，如圖11所示，在半導體基體210中，第一半導體層212為n+型半導體層，第四半導體層220為形成在第二半導體層214的表面的一部 分以及第三半導體層216的整個表面上的基極層，在第四半導體層220的表面的一部分上，形成有源極區域240(第一導電型高濃度擴散區域)，半導體裝置204為平面閘極型MOSFET，其具備經由閘極絕緣膜242形成的，至少將被源極區域240與第二半導體層214夾住的第四半導體層200覆蓋的閘電極244。
像這樣，實施方式六關於的半導體裝置204雖然在：並非是溝槽閘極二極體而是平面閘極MOSFET這一點上不同於實施方式五關於的半導體裝置202，但是與實施方式五關於的半導體裝置202一樣，由於開口228從平面上看位於避開第三半導體層216的中央部的位置上，並且，第三半導體層216的中央部的表面被層間絕緣膜222所覆蓋，因此在形成第三半導體層216時，在使第三半導體層216與第二電極224發生接觸時，有可能被形成在第三半導體層216內的空洞S中也不會混入金屬塞230中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，即便是在對第二電極224施加負電位的情況下，從第二半導體層214與第三半導體層216之間的pn接合面向第二電極224一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此其相比以往的MOSFET 700，是一種：在穿通模式下更加不易發生擊穿並且耐壓不易降低的半導體裝置。
再有，實施方式六關於的半導體裝置204由於除了並非是溝槽閘極二極體而是平面閘極MOSFET以外與實施方式五關於的半導體裝置202具有同樣的構成，因此也同樣具有實施方式五關於的半導體裝置202所具有的效果。
實施方式七
實施方式七關於的半導體裝置300(IGBT)基本上與實施方式四關於的半導體裝置200具有同樣的構成，但是在：並非是MOSFET而是IGBT這一點上不同於實施方式四關於的半導體裝置200。如圖12所示，第一半導體層312為p+型半導體層，實施方式七所關於的半導體裝置300為溝槽閘極型IGBT。
像這樣，實施方式七關於的半導體裝置300雖然在：並非是MOSFET而是IGBT這一點上不同於實施方式四關於的半導體裝置200，但是與實施方式四關於的半導體裝置200一樣，由於開口328從平面上看位於避開第三半導體層316的中央部的位置上，並且，第三半導體層316的中央部的表面被層間絕緣膜322所覆蓋，因此在使第三半導體層316與第二電極324發生接觸時，有可能被形成在第三半導體層316內的空洞S中也不會混入金屬塞330中的金屬，從而上述空洞S內部的金屬就不會成為電極電位。這樣，即便是在對第二電極324施加負電位的情況下，從第二半導體層314與第三半導體層316之間的pn接合面向第二電極324一側延伸的耗盡層由於只會與上述空洞S發生接觸，因此其相比以往的MOSFET 700，是一種：在穿通模式下更加不易發生擊穿並且耐壓不易降低的半導體裝置。
再有，實施方式七關於的半導體裝置300由於除了並非是MOSFET而是IGBT以外與實施方式四關於的半導體裝置200具有同樣的構成，因此也同樣具有實施方式四關於的半導體裝置200所具有的效果。
以上，基於上述實施方式對本發明進行了說明，本發明並不僅限於上述實施方式。本發明能夠在不脫離本發明主旨的範圍內在各種各樣的形態下實施，例如，可以為如下的變形。
(1)上述實施方式中記載的構成要素的數量、材質、形狀、位置、大小等僅為示例，因此能夠在不有損本發明效果的範圍內進行變更。
(2)在上述各實施方式中，雖然溝槽最底部的深度位置比第一半導體層與第二半導體層之間界面的深度位置更淺，但本發明不僅限於此。也可以是溝槽最底部的深度位置為：到達第一半導體層與第二半導體層之間的界面(例如，參照圖13所示的變形例一關於的半導體裝置106)。
(3)在上述各實施方式中，雖然第三半導體層(溝槽)從平面上看是形成為條紋狀，但本發明不僅限於此。也可以是：第三半導體層從平面上看形成為多角形狀(例如四角形狀、參照圖14、圖15以及圖18)、圓形狀(參照圖16)、或格子形狀(參照圖17以及圖19)，以及其他適宜的形狀。
(4)在上述實施方式一、三、四以及七中，雖然開口(金屬塞)從平面上看是形成為條紋狀，但本發明不僅限於此。也可以是：開口(金屬塞)從平面上看形成為圓形形狀(參照圖14、以及圖17)、多角形狀、框形狀(參照圖15)、環形形狀(參照圖16)、格子形狀(參照圖18以及圖19)，以及其他適宜的形狀。
(5)在上述實施方式一以及二中，雖然作為二極體是適用了PIN二極體，在上述實施方式三中，雖然作為二極體是適用了肖特基勢壘二極體，但本發明不僅限於此。作為二極體，也可以適用：MPS(Merged Pin/Schottky)二極體或JBS(Junction Barrier Controlled Schottky)二極體。
(6)在上述實施方式七中，雖然作為IGBT是適用了溝槽閘極型IGBT，但本發明不僅限於此。作為IGBT是也可以適用平面閘極型IGBT(參照圖20)。此時，在半導體基體310中，第一半導體層312為p+型半導體層，第四半導體層320為形成在第二半導體層314的表面的一部分以及第三半導體層316的整個表面上的基極層，在第四半導體層320的表面的一部分上，形成有第一導電型高濃度擴散區域340，半導體裝置302具備：經由閘極絕緣膜342形成的，至少將被第一導電型高濃度擴散區域340與第二半導體層314夾住的第四半導體層300覆蓋的閘電極344。其中，第二電極324與第四半導體層320以及第一導電型高濃度擴散區域340相連接。
(7)在上述實施方式三中，雖然第二電極124經由金屬塞130與第三半導體層116相連接，但本發明不僅限於此。也可以是：第二電極124與第 三半導體層116直接連接。另外，在上述實施方式六中，雖然是將第二電極224直接與第四半導體層220連接，但本發明不僅限於此。也可以是：第二電極224經由金屬塞與第四半導體層220相連接。還有，在上述實施方式七中，雖然是將第二電極324經由金屬塞330與第四半導體層320連接，但本發明不僅限於此。也可以是：將第二電極324直接與第四半導體層320相連接。
(8)雖然，在上述實施方式一至三中，是將二極體作為半導體裝置適用，在上述實施方式四至六中，是將MOSFET作為半導體裝置適用，在上述實施方式七中，是將IGBT作為半導體裝置適用，但本發明不僅限於此，作為半導體裝置，也可以是將晶閘管、雙向可控矽(Triac)等適宜的半導體裝置進行適用。
(9)在上述實施方式二、五以及六中，雖然是將第二電極直接與第四半導體層連接，但本發明不僅限於此。也可以是：在開口的正下方形成p型高濃度擴散區域(第二導電型高濃度擴散區域)，並且將該第二電極經由該p型高濃度擴散區域與第四半導體層連接。
(10)在上述各實施方式中，雖然是將第二半導體層製作成由單結晶外延層構成，但本發明不僅限於此。也可以是：將第二半導體層製作成並非由單結晶外延層構成。

Claims (13)

  1. 一種半導體裝置，其包括：半導體基體，在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層，並且在該第二半導體層的表面形成有規定深度的之溝槽，在該溝槽內形成有由單結晶外延層構成的第二導電型之第三半導體層；第一電極，位於該第一半導體層的表面上；層間絕緣膜，位於該第二半導體層以及該第三半導體層的表面上，並且具有從平面上看至少形成在形成有該第三半導體層的區域內的規定的開口；以及第二電極，位於該層間絕緣膜上；其中，在該開口的內部填充有金屬；其中，該開口從平面上看，位於避開該第三半導體層的中央部的位置上；該第二電極經由該開口內部填充的該金屬至少與該第三半導體層接觸；該第三半導體層的中央部的表面藉由該層間絕緣膜覆蓋，其中，在該半導體基體中該第二半導體層以及該第三半導體層的表面的至少一部分上形成有第二導電型之第四半導體層；在將被相鄰的該溝槽夾住的部分上的該第二半導體層中比該第四半導體層更深的部分定為第一柱形，並將該第三半導體層中比該第四半導體層更深的部分定為第二柱形時，由該第一柱形與該第二柱形構成超級接面結構。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，從平面上看從該第三半導體層的中央直至該開口的側壁中距離該第三半導體層的中央最近的側壁的長度在0.1μm以上。
  3. 如申請專利範圍第1或2項所述之半導體裝置，其中，該半導體裝置為：該金屬為勢壘金屬的，並且該第二電極除了與該第三半導體層相連接以外還與該第二半導體層相連接的肖特基勢壘二極體。
  4. 如申請專利範圍第1或2項所述之半導體裝置，其中，該第二半導體層由單結晶外延層構成。
  5. 如申請專利範圍第1或2項所述之半導體裝置，其中，該半導體裝置為：該第四半導體層被形成在該第二半導體層以及該第三半導體層的表面的全部上的，並且該第二電極為與該第四半導體層相連接的PIN二極體。
  6. 如申請專利範圍第1或2項所述之半導體裝置，其中，在該半導體基體中，該第一半導體層為第一導電型半導體層；該第四半導體層為形成在該第二半導體層以及該第三半導體層的整個表面上的基極層；該第四半導體層的表面上形成有第一導電型高濃度擴散區域；該半導體裝置為溝槽閘極型MOSFET，其進一步包括：從平面上看位於未形成有該溝槽的區域上的，被形成為到達比該第四半導體層更深的位置上的，並且使該第一導電型高濃度擴散區域的一部分露出於內周面的閘極溝槽；形成在該閘極溝槽的內周面上的閘極絕緣膜；以及經由該閘極絕緣膜被填埋入該閘極溝槽內部後形成的閘電極；該第二電極與該第四半導體層以及該第一導電型高濃度擴散區域相連接。
  7. 如申請專利範圍第1或2項所述之半導體裝置，其中，在該半導體基體中，該第一半導體層為第一導電型半導體層；該第四半導體層為形成在該第二半導體層的表面的一部分上以及該第三半導體層的整個表面上的基極層；該第四半導體層的表面的一部分上形成有第一導電型高濃度擴散區域；該半導體裝置為平面閘極型MOSFET，其進一步包括：經由閘極絕緣膜形成的，至少將被該第一導電型高濃度擴散區域與該第二半導體層夾住的該第四半導體層覆蓋的閘電極；該第二電極與該第四半導體層以及該第一導電型高濃度擴散區域相連接。
  8. 如申請專利範圍第1或2項所述之半導體裝置，其中，在該半導體基體中，該第一半導體層為第二導電型半導體層；該第四半導體層為形成在該第二半導體層以及該第三半導體層的整個表面上的基極層；該第四半導體層的表面上形成有第一導電型高濃度擴散區域，該半導體裝置為溝槽閘極型IGBT，其進一步包括：從平面上看位於未形成有該溝槽的區域上的，被形成為到達比該第四半導體層更深的位置上的，並且使該第一導電型高濃度擴散區域的一部分露出於內周面的閘極溝槽；形成在該閘極溝槽的內周面上的閘極絕緣膜；以及經由該閘極絕緣膜被填埋入該閘極溝槽內部後形成的閘電極；該第二電極與該第四半導體層以及該第一導電型高濃度擴散區域相連接。
  9. 如申請專利範圍第1或2項所述之半導體裝置，其中，在該半導體基體中，該第一半導體層為第二導電型半導體層；該第四半導體層為形成在該第二半導體層的表面的一部分上以及該第三半導體層的整個表面上的基極層，該第四半導體層的表面的一部分上形成有第一導電型高濃度擴散區域，該半導體裝置為平面閘極型IGBT，其進一步包括：經由閘極絕緣膜形成的，至少將被該第一導電型高濃度擴散區域與該第二半導體層夾住的該第四半導體層覆蓋的閘電極；該第二電極與該第四半導體層以及該第一導電型高濃度擴散區域相連接。
  10. 如申請專利範圍第1或2項所述之半導體裝置，其中，在該開口的正下方，形成有摻雜物濃度比該第四半導體層更高的第二導電型高濃度擴散區域，並且使其與該開口的底面相接觸。
  11. 一種半導體裝置，其包括：半導體基體，在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層，並且在該第二半導體層的表面形成有規定深度的之溝槽，在該溝槽內形成有由單結晶外延層構成的第二導電型之第三半導體層；第一電極，位於該第一半導體層的表面上；層間絕緣膜，位於該第二半導體層以及該第三半導體層的表面上，並且具有從平面上看至少形成在形成有該第三半導體層的區域內的規定的開口；以及第二電極，位於該層間絕緣膜上；其中，在該開口的內部填充有金屬；其中，該開口從平面上看，位於避開該第三半導體層的中央部的位置上；該第二電極經由該開口內部填充的該金屬至少與該第三半導體層接觸；該第三半導體層的中央部的表面藉由該層間絕緣膜覆蓋；其中，在將被相鄰的該溝槽夾住的部分上的該第二半導體層定為第一柱形，該第三半導體層定為第二柱形時，由該第一柱形與該第二柱形構成超級接面結構；其中，該半導體裝置為：該金屬為勢壘金屬的，並且該第二電極除了與該第三半導體層相連接以外還與該第二半導體層相連接的肖特基勢壘二極體。
  12. 一種半導體裝置的製造方法，用於製造如申請專利範圍第1至11項中任意一項所述之半導體裝置，該製造方法依次包括下列步驟：半導體基體準備步驟，準備：在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層的，在該第二半導體層的表面形成有規定深度的溝槽的，並且在該溝槽內形成有由單結晶外延層構成的第二導電型第三半導體層的半導體基體；層間絕緣膜形成步驟，在該第二半導體層以及該第三半導體層的表面上形成層間絕緣膜；開口形成步驟，在該層間絕緣膜中從平面上看至少形成有該第三半導體層的區域內形成規定的開口；金屬塞形成步驟，藉由在該開口的內部填充入不同於構成該第二電極的金屬的金屬從而形成金屬塞；以及電極形成步驟，在該第一半導體層的表面上形成第一電極的同時，在該層間絕緣膜上經由該金屬塞形成至少與該第三半導體層相連接的第二電極，其中，在該開口形成步驟中，在從平面上看位於避開該第三半導體層的中央部的位置上形成該開口，在該開口形成步驟、該金屬塞形成步驟、以及該電極形成步驟中，該第三半導體層的中央部的表面被該層間絕緣膜所覆蓋。
  13. 一種半導體裝置的製造方法，用於製造如申請專利範圍第1至11項中任意一項所述之半導體裝置，該製造方法依次包括下列步驟：半導體基體準備步驟，準備：在第一導電型或第二導電型之第一半導體層上層積有第一導電型之第二半導體層的，在該第二半導體層的表面形成有規定深度的溝槽的，並且在該溝槽內形成有由單結晶外延層構成的第二導電型之第三半導體層的半導體基體；層間絕緣膜形成步驟，在該第二半導體層以及該第三半導體層的表面上形成層間絕緣膜；開口形成步驟，在該層間絕緣膜中從平面上看至少形成有該第三半導體層的區域內形成規定的開口；以及電極形成步驟，包含：在該第一半導體層的表面上形成第一電極的步驟、以及在該層間絕緣膜上，形成在該開口的內部直接填充入構成第二電極的金屬並且與該第三半導體層直接連接的該第二電極的步驟；其中，在該開口形成步驟中，在從平面上看位於避開該第三半導體層的中央部的位置上形成該開口；在該開口形成步驟以及該電極形成步驟中，該第三半導體層的中央部的表面被該層間絕緣膜所覆蓋。
TW106109822A 2016-03-31 2017-03-23 半導體裝置以及半導體裝置的製造方法 TWI633674B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
??PCT/JP2016/060860 2016-03-31
PCT/JP2016/060860 WO2017168736A1 (ja) 2016-03-31 2016-03-31 半導体装置及び半導体装置の製造方法
PCT/JP2017/007575 WO2017169447A1 (ja) 2016-03-31 2017-02-27 半導体装置及び半導体装置の製造方法
??PCT/JP2017/007575 2017-02-27

Publications (2)

Publication Number Publication Date
TW201737499A TW201737499A (zh) 2017-10-16
TWI633674B true TWI633674B (zh) 2018-08-21

Family

ID=59683991

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107102599A TWI659459B (zh) 2016-03-31 2017-03-23 Semiconductor device
TW106109822A TWI633674B (zh) 2016-03-31 2017-03-23 半導體裝置以及半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107102599A TWI659459B (zh) 2016-03-31 2017-03-23 Semiconductor device

Country Status (6)

Country Link
US (1) US10411141B2 (zh)
JP (1) JP6418538B2 (zh)
CN (1) CN108292682B (zh)
NL (1) NL2018612B1 (zh)
TW (2) TWI659459B (zh)
WO (2) WO2017168736A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101815823B1 (ko) 2015-04-23 2018-01-05 아사히 가라스 가부시키가이샤 광학 필터 및 촬상 장치
JP7051641B2 (ja) * 2018-08-24 2022-04-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7388027B2 (ja) 2019-07-23 2023-11-29 富士電機株式会社 炭化珪素半導体装置
US11469333B1 (en) * 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN112768509B (zh) * 2021-02-03 2022-07-08 杭州中瑞宏芯半导体有限公司 一种反向恢复时间短的frd二极管及制备方法
CN116884837B (zh) * 2023-09-06 2023-11-17 合肥晶合集成电路股份有限公司 半导体器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541639A (zh) * 2014-03-31 2015-11-01 Shindengen Electric Mfg 半導體裝置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4393144B2 (ja) 2003-09-09 2010-01-06 株式会社東芝 電力用半導体装置
JP2005333068A (ja) * 2004-05-21 2005-12-02 Toshiba Corp 半導体装置
JP4913339B2 (ja) 2004-11-11 2012-04-11 新電元工業株式会社 半導体素子の製造方法
JP4890780B2 (ja) * 2005-04-11 2012-03-07 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
JP5072221B2 (ja) * 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
US8304311B2 (en) * 2006-04-11 2012-11-06 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device
JP5046083B2 (ja) * 2006-08-24 2012-10-10 独立行政法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP2008153620A (ja) * 2006-11-21 2008-07-03 Toshiba Corp 半導体装置
US20080116512A1 (en) 2006-11-21 2008-05-22 Kabushiki Kaisha Toshiba Semiconductor device and method of making the same
JP4492735B2 (ja) * 2007-06-20 2010-06-30 株式会社デンソー 半導体装置及び半導体装置の製造方法
EP2251904B1 (en) * 2008-02-14 2019-01-16 Toyota Jidosha Kabushiki Kaisha Driving method for reverse conducting semiconductor element, semiconductor device, and feeding device
JP5566020B2 (ja) * 2008-12-22 2014-08-06 新電元工業株式会社 トレンチショットキバリアダイオードの製造方法
JP5400405B2 (ja) * 2009-02-05 2014-01-29 株式会社東芝 半導体装置の製造方法
US20110049638A1 (en) 2009-09-01 2011-03-03 Stmicroelectronics S.R.L. Structure for high voltage device and corresponding integration process
JP2011142269A (ja) 2010-01-08 2011-07-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5849882B2 (ja) 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置
US8829607B1 (en) * 2013-07-25 2014-09-09 Fu-Yuan Hsieh Fast switching super-junction trench MOSFETs
US9099320B2 (en) * 2013-09-19 2015-08-04 Force Mos Technology Co., Ltd. Super-junction structures having implanted regions surrounding an N epitaxial layer in deep trench
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9105717B2 (en) * 2013-12-04 2015-08-11 Infineon Technologies Austria Ag Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device
DE102016118543A1 (de) * 2015-10-15 2017-04-20 Infineon Technologies Ag Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201541639A (zh) * 2014-03-31 2015-11-01 Shindengen Electric Mfg 半導體裝置

Also Published As

Publication number Publication date
NL2018612B1 (en) 2018-02-16
NL2018612A (en) 2017-10-05
TW201818457A (zh) 2018-05-16
TWI659459B (zh) 2019-05-11
CN108292682A (zh) 2018-07-17
US20190006526A1 (en) 2019-01-03
CN108292682B (zh) 2021-04-27
JPWO2017169447A1 (ja) 2018-04-05
WO2017168736A1 (ja) 2017-10-05
JP6418538B2 (ja) 2018-11-07
TW201737499A (zh) 2017-10-16
US10411141B2 (en) 2019-09-10
WO2017169447A1 (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
TWI633674B (zh) 半導體裝置以及半導體裝置的製造方法
TWI427792B (zh) Semiconductor device
JP4683075B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5831526B2 (ja) 半導体装置およびその製造方法
WO2013187017A1 (ja) 炭化珪素半導体装置およびその製造方法
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP5298565B2 (ja) 半導体装置およびその製造方法
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
JP5136578B2 (ja) 半導体装置
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
JP5583846B2 (ja) 半導体装置
JP5758824B2 (ja) 半導体装置および半導体装置の製造方法
US20180269318A1 (en) Power semiconductor device and method of manufacturing power semiconductor device
TW201737357A (zh) 半導體裝置的製造方法以及半導體裝置
JP2022180638A (ja) 半導体装置
KR20150030799A (ko) 반도체 소자 및 그 제조 방법
JP2014078689A (ja) 電力用半導体装置、および、電力用半導体装置の製造方法
KR20160016519A (ko) 반도체 장치
JP2012043955A (ja) 半導体装置及びその製造方法
US10439056B2 (en) Power semiconductor device and method of manufacturing power semiconductor device
JP2007053226A (ja) 半導体装置およびその製造方法
JP6092680B2 (ja) 半導体装置及び半導体装置の製造方法
US9960269B2 (en) Semiconductor device and method of manufacturing the same
KR20200003358A (ko) 반도체 소자 및 그 제조 방법