TW201737357A - 半導體裝置的製造方法以及半導體裝置 - Google Patents

半導體裝置的製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201737357A
TW201737357A TW106109824A TW106109824A TW201737357A TW 201737357 A TW201737357 A TW 201737357A TW 106109824 A TW106109824 A TW 106109824A TW 106109824 A TW106109824 A TW 106109824A TW 201737357 A TW201737357 A TW 201737357A
Authority
TW
Taiwan
Prior art keywords
electrode
insulating film
mask
trench
forming step
Prior art date
Application number
TW106109824A
Other languages
English (en)
Other versions
TWI651781B (zh
Inventor
Kinya Ohtani
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of TW201737357A publication Critical patent/TW201737357A/zh
Application granted granted Critical
Publication of TWI651781B publication Critical patent/TWI651781B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

本發明的功率半導體裝置的製造方法, 依次包括半導體基體準備步驟；第一溝槽形成步驟；第一絕緣膜形成步驟；閘極絕緣膜形成步驟；閘電極形成步驟；第二溝槽形成步驟，在將第一絕緣膜的中央部去除後在第一溝槽內形成第二；第二絕緣膜形成步驟，在第二溝槽內殘留有第一空隙的條件下在第二溝槽的內部形成第二絕緣膜；遮罩電極形成步驟，在第一空隙內形成遮罩電極；遮罩電極回蝕步驟，形成第二空隙；以及源電極形成步驟，形成源電極。根據本發明的半導體裝置的製造方法，就能製造：能夠簡化用於使遮罩電極與源電極之間取得連接的步驟的且能夠提高實際使用中電極連接穩定性的半導體裝置。

Description

半導體裝置的製造方法以及半導體裝置
本發明涉及半導體裝置的製造方法以及半導體裝置。
以往，具備閘電極與遮罩電極在平面方向上分離的平面分離型遮罩閘極構造的半導體裝置已被普遍認知（例如，參照專利文獻1）。
以往的半導體裝置900如第18至21圖所示，能夠藉由實施以下方法（以往的半導體裝置的製造方法）來進行製造。即，以往的半導體裝置900，能夠藉由實施：（1）半導體基體準備步驟（參照第18圖（a）），準備具有n+ 型第一半導體層912以及比第一半導體層912更低濃度的n- 型第二半導體層914的半導體基體910；（2）第一溝槽形成步驟（參照第18圖（b）），在第二半導體層914上形成規定的第一溝槽916；（3）第一絕緣膜形成步驟（參照第18圖（c）），在第一溝槽916內的中央殘留有第一空隙922的條件下藉由熱氧化法在第一溝槽916的內部形成第一絕緣膜926；（4）遮罩電極形成步驟（參照第18圖（d）以及第19圖（a）），在第一空隙922內形成遮罩電極924；（5）第一絕緣膜回蝕（etch back）步驟（參照第19圖（b）），將第一溝槽916的下部殘留後對第一絕緣膜926進行回蝕；（6）閘極絕緣膜形成步驟（參照第19圖（c）），在由遮罩電極924的側壁、第一溝槽916的上部的側壁以及回蝕後的第一絕緣膜926的上端面所構成的凹部950內殘留有第二空隙952的條件下在凹部950的內部形成閘極絕緣膜918；（7）閘電極形成步驟（參照第19圖（d）以及第20圖（a）），在第二空隙952內形成閘電極920；（8）摻雜物區域形成步驟（參照第20圖（b）至第20圖（d）），形成基極區域928、源極區域930、以及p+型接觸區域932；（9）保護絕緣膜形成步驟（參照第21圖（a）），在遮罩電極924、閘電極920以及閘極絕緣膜918上形成保護絕緣膜934；（10）絕緣膜去除步驟（參照第21圖（b）），去除形成在遮罩電極924的表面上的絕緣膜（閘極絕緣膜以及保護絕緣膜）；以及（11）源電極形成步驟（參照第21圖（c）），形成源電極936使其與遮罩電極924電氣連接。
在保護氧化膜去除步驟中，藉由使用CMP法，不僅僅只是去除遮罩電極924表面上的保護絕緣膜934’，而是一併去除源極區域930以及接觸區域932上的絕緣膜（保護絕緣膜以及閘極絕緣膜）。
先行技術文獻 專利文獻1特表2007-529115號公報
然而，在以往的半導體裝置的製造方法中，由於在遮罩電極形成步驟的後段中包含閘電極形成步驟，因此直到源電極形成步驟的前段為止會在遮罩電極924的上部形成絕緣膜（閘極絕緣膜以及保護絕緣膜）。所以，就存在有：為了使遮罩電極924與源電極936之間取得連接就有必要進行去除該絕緣膜的絕緣膜去除步驟，從而導致用於使遮罩電極924與源電極936之間取得連接的步驟變得煩雜的問題。
另外，在以往的半導體裝置的製造方法中，由於藉由CMP法，不僅僅只是去除遮罩電極924表面上的保護絕緣膜934’，而是一併去除源極區域930以及接觸區域932上的絕緣膜（保護絕緣膜以及閘極絕緣膜），因此，也存在有：在源電極936水平方向上容易發生滑移的實際使用（高低溫迴圈（circle））中就可能發生該滑移，並且導致在實際使用（高低溫迴圈）中可能缺乏電極連接的穩定性的問題。
因此，本發明鑒於上述問題，目的是提供一種能夠簡化用於使遮罩電極與源電極之間取得連接的步驟的，並且，能夠提高實際使用（高低溫迴圈）中電極連接的穩定性的半導體裝置的製造方法。以及，提供一種能夠提高實際使用（高低溫迴圈）中電極連接的穩定性的半導體裝置。
本發明的半導體裝置的製造方法，用於製造具備閘電極與遮罩電極在平面方向上分離的平面分離型遮罩閘極構造的半導體裝置，其依次包括半導體基體準備步驟，準備具有第一導電型第一半導體層以及比該第一半導體層更低濃度的第一導電型第二半導體層的半導體基體；第一溝槽形成步驟，在所述第二半導體層上形成規定的第一溝槽；第一絕緣膜形成步驟，形成第一絕緣膜並使其填埋所述第一溝槽的下部；閘極絕緣膜形成步驟，在所述第一溝槽的上部的側壁形成閘極絕緣膜；閘電極形成步驟，經由所述閘極絕緣膜，形成由多晶矽構成的所述閘電極；第二溝槽形成步驟，在將所述第一絕緣膜的中央部藉由蝕刻去除後在所述第一溝槽內形成第二溝槽；第二絕緣膜形成步驟，以所述第二溝槽內殘留有第一空隙為條件至少在所述第二溝槽的內部形成第二絕緣膜；遮罩電極形成步驟，在第一空隙內形成遮罩電極；遮罩電極回蝕步驟，在將所述遮罩電極的一部分藉由回蝕去除後在所述第二溝槽的上部形成第二空隙；以及源電極形成步驟，形成源電極使其與所述遮罩電極電氣連接。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述第二絕緣膜形成步驟中，在所述閘電極上也形成有所述第二絕緣膜，在所述遮罩電極回蝕步驟中，在以所述閘電極上的所述第二絕緣膜的表面為基準時的所述遮罩電極的上端面的深度位置在0.01μm至2μm範圍內。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述源電極形成步驟中，形成所述源電極使其與所述遮罩電極直接連接。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述遮罩電極回蝕步驟與所述源電極形成步驟之間，進一步包括在所述第二空隙中填充金屬後形成遮罩電極連接用金屬塞的遮罩電極連接用金屬塞形成步驟，並且在所述源電極形成步驟中，形成所述源電極使其經由所述遮罩電極連接用金屬塞與所述遮罩電極連接。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述遮罩電極回蝕步驟中，僅在從平面上看形成有所述第一空隙的區域中的規定區域上形成所述第二空隙。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述第二溝槽形成步驟中，形成具有底部漸窄的錐形狀側面的溝槽來作為所述第二溝槽。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述閘電極形成步驟與所述第二溝槽形成步驟之間，進一步包括在從平面上看未形成有所述第一溝槽的區域中的所述第二半導體層的表面形成第二導電型基極區域的基極區域形成步驟；以及在所述基極區域的表面，形成第一導電型高濃度擴散區域使其至少有一部分暴露在所述第一溝槽的側壁上的第一導電型高濃度擴散區域形成步驟。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述閘電極形成步驟與所述第二溝槽形成步驟之間，進一步包括在所述基極區域的表面的規定區域上形成第二導電型高濃度擴散區域的第二導電型高濃度擴散區域形成步驟，在所述遮罩電極形成步驟與所述源電極形成步驟之間，進一步包括將從平面上看未形成有所述第一溝槽的區域中的所述第二絕緣膜藉由回蝕去除的第二絕緣膜回蝕步驟，在所述源電極形成步驟中，形成所述源電極使其與所述遮罩電極、所述第一導電型高濃度擴散區域以及所述第二導電型高濃度擴散區域直接連接。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述遮罩電極形成步驟與所述源電極形成步驟之間，進一步包括在所述第二絕緣膜上形成規定的開口的開口形成步驟；以及在所述開口的內部填充金屬後形成金屬塞的金屬塞形成步驟，在所述源電極形成步驟中，形成所述源電極使所述遮罩電極與其直接連接，並且，使其經由所述金屬塞與所述第一導電型高濃度擴散區域以及所述基極區域連接。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述遮罩電極回蝕步驟與所述源電極形成步驟之間，進一步包括在所述第二絕緣膜上形成規定的開口的開口形成步驟；以及在所述第二空隙中填充金屬後形成遮罩電極用金屬塞的同時在所述開口的內部填充金屬後形成金屬塞的遮罩電極用金屬塞・金屬塞形成步驟，在所述源電極形成步驟中，形成所述源電極使其經由所述遮罩電極連接用金屬塞與所述遮罩電極連接，並且，使其經由所述金屬塞與所述第一導電型高濃度擴散區域以及所述基極區域連接。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述第二絕緣膜形成步驟中，形成所述第二絕緣膜使其厚度比所述閘極絕緣膜的厚度更厚。
在本發明的半導體裝置的製造方法中，理想的情況是：在所述第二絕緣膜形成步驟中，在將所述空隙的底部與所述第一溝槽的底部之間的所述第二絕緣膜的厚度定為D1，所述空隙的所述底部的深度位置中所述空隙的側壁與所述第一溝槽的側壁之間的所述第一絕緣膜的厚度定為d，所屬空隙的所述底部的深度位置中所述空隙的所述側壁與所述第一溝槽的所述側壁之間的所述第二絕緣膜的厚度定為D2時，形成所述第二絕緣膜使其滿足D1≤d+D2的關係。
在本發明的半導體裝置，具備閘電極與遮罩電極在平面方向上分離的平面分離型遮罩閘極構造，其包括半導體基體，具有第一導電型第一半導體層以及比該第一半導體層更低濃度的第一導電型第二半導體層；規定的溝槽，形成在所述第二半導體層上；所述閘電極，由多晶矽構成，並且經由閘極絕緣膜形成在所述溝槽的上部的側壁上；所述遮罩電極，在與所述閘電極隔開的狀態下形成在所述溝槽的中央部上；絕緣區域，在所述溝槽內，延展於所述閘電極與所述遮罩電極之間並且將所述遮罩電極從所述閘電極處隔開，同時，延所述溝槽的所述側壁以及所述底部延展並且將所述遮罩電極從所述溝槽的所述側壁以及所述底部處隔開；保護絕緣膜，至少形成在所述閘電極上；以及源電極，直接地或經由遮罩電極連接用金屬塞配置在所述遮罩電極上，並且，經由所述保護絕緣膜至少配置在所述遮罩電極上，並且與所述遮罩電極電氣連接，其中，在所述遮罩電極上，形成有由所述遮罩電極的上端面和所述絕緣區域所構成的凹部，所述源電極在所述凹部處，直接地或經由所述遮罩電極連接用金屬塞與所述遮罩電極電氣連接，所述凹部的最底部的深度位置為：至少到達所述閘電極的上端面的深度位置，並且比所述閘電極的下端面的深度位置更淺。
另外，在本說明書中，“遮罩電極的上端面”的概念不僅包含平面形狀，也包含有一部分凹陷的，或形成有凹凸等的，除平面形狀以外的形狀。
在本發明的半導體裝置中，理想的情況是：在所述遮罩電極的上端面上的，所述遮罩電極的中央部凹陷。
在本發明的半導體裝置中，理想的情況是：在所述遮罩電極的上端面上，形成有多個凹凸。
發明效果
根據本發明的半導體裝置的製造方法，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極的上部形成絕緣膜（例如，閘極絕緣膜以及保護絕緣膜）。所以，就不再需要進行用於使遮罩電極與源電極之間取得連接從而去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極與源電極之間取得連接的步驟簡化。
另外，根據本發明的半導體裝置的製造方法，由於是在藉由回蝕將遮罩電極的一部分去除後在第一空隙的上部形成第二空隙之後，再形成源電極，因此，源電極與遮罩電極之間就會處於：在它們之間能夠獲得錨固效應（anchor effect）的狀態下被電氣連接的狀態，所以，即使是在實際使用（高低溫迴圈）中也不易發生源電極水平方向上的滑移，從而就能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
再有，根據本發明的半導體裝置的製造方法，由於是在藉由蝕刻將第一絕緣膜的中央部去除後在第一溝槽內形成第二溝槽之後，以在第二溝槽內殘留有第二空隙為條件在第二溝槽的內部形成第二絕緣膜，因此，就容易將遮罩電極底部一側的絕緣膜（第二絕緣膜）的厚度和遮罩電極側部一側的絕緣膜（第一絕緣膜以及第二絕緣膜）的厚度設定成任意的厚度，其結果就是：能夠以高設計自由度來製造半導體裝置。
根據本發明的半導體裝置，由於在遮罩電極上，形成有由遮罩電極的上端面和絕緣區域所構成的凹部，源電極在凹部處，直接地或經由遮罩電極連接用金屬塞與遮罩電極電氣連接，因此，源電極與遮罩電極之間就會處於在它們之間能夠獲得錨固效應的狀態下被電氣連接的狀態，所以，即使是在源電極水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而就能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
另外，根據本發明的半導體裝置，由於凹部的最底部的深度位置為：至少到達閘電極的上端面的深度位置，並且比閘電極的下端面的深度位置更淺，因此，源電極或遮罩電極連接用金屬塞就會從閘電極上的保護絕緣膜的表面至少以該保護絕緣膜的厚度的量進入至凹部。所以，源電極與遮罩電極之間就會處於能夠更加切實地獲得錨固效應的狀態，所以，即使是在源電極水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而就能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
以下，將依據圖式中所示的實施方式，對本發明的半導體裝置的製造方法以及半導體裝置進行說明。另外，各圖式僅為簡圖，並不一定嚴謹地反映實際尺寸。
實施方式一
1.實施方式一涉及的半導體裝置100的構成
實施方式一涉及的半導體裝置100是一種具備閘電極與遮罩電極在平面方向上分離的平面分離型遮罩閘極構造的MOSFET。
實施方式一涉及的半導體裝置100如第1圖所示，包括半導體基體110，具有n+ 型第一半導體層112以及比該第一半導體層112更低濃度的n- 型第二半導體層114；規定的溝槽116（第一溝槽），位於第二半導體層114的表面上；閘電極120，由多晶矽構成，並且經由閘極絕緣膜118形成在溝槽116的上部的側壁上；遮罩電極124，在與閘電極120隔開的狀態下形成在溝槽116的中央部上；絕緣區域126，在溝槽116內，延展於閘電極120與遮罩電極124之間並且將遮罩電極124從閘電極120處隔開，同時，延溝槽116的側壁以及底部延展並且將遮罩電極124從溝槽116的側壁以及底部處隔開；基極區域128，形成在從平面上看未形成有溝槽116的區域中第二半導體層114的表面上；源極區域130（第一導電型高濃度擴散區域），形成在基極區域128的表面上使其有一部分暴露在溝槽116的側壁上；p+型接觸區域132（第二導電型高濃度擴散區域），形成在基極區域128的表面上的規定區域（未形成有源極區域130的區域）上；保護絕緣膜134，形成在閘電極120上；源電極136，直接配置在遮罩電極124的表面上，並且，經由保護絕緣膜134配置在閘電極120的表面上，並且與遮罩電極124、源極區域130以及接觸區域132直接連接；以及汲電極138，形成在第一半導體層112的表面上。
在遮罩電極124上，形成有由遮罩電極124的上端面和絕緣區域126所構成的凹部142，源電極136在凹部142處與遮罩電極124電氣連接。凹部142的最底部的深度（即，遮罩電極124的上端面中最深部分的深度）為：至少到達閘電極120的上端面的深度位置，並且比閘電極120的下端面的深度位置更淺。
在實施方式一涉及的半導體裝置100中，介於閘電極120與遮罩電極124之間的絕緣區域126的厚度比閘極絕緣膜118的厚度更厚。
在實施方式一涉及的半導體裝置100中，在將遮罩電極124的底部與溝槽116的底部之間的絕緣區域126的厚度定為D1，遮罩電極124的底部的深度位置中遮罩電極124的側壁與溝槽116的側壁之間的絕緣區域126的厚度（後述的第一絕緣膜126a的厚度與後述的第二絕緣膜126b的厚度的合計）定為d+D2時，滿足D1＜d+D2的關係。
在實施方式一中，溝槽116、閘電極120、基極區域128、源極區域130以及接觸區域132均形成為條紋狀（Stripe）（參照第1圖（b））。
第一半導體層112的厚度為50μm至500μm（例如350μm），第一半導體層112的摻雜物濃度為1×1018 cm-3 至1×1021 cm-3 （例如1×1019 cm-3 ）。未形成有溝槽116的區域中的第二半導體層114的厚度為3μm至50μm（例如15μm），第二半導體層114的摻雜物濃度為1×1014 cm-3 至1×1019 cm-3 （例如1×1015 cm-3 ）。基極區域128的厚度為0.5μm至10μm（例如5μm），基極區域128的摻雜物濃度為1×1016 cm-3 至1×1019 cm-3 （例如1×1017 cm-3 ）。
溝槽116的深度為1μm至20μm（例如10μm），溝槽116的間距（pitch）為3μm至20μm（例如10μm），溝槽116的開口寬度為0.3μm至19μm（例如7μm）。閘極絕緣膜118例如是由藉由熱氧化法形成的二氧化矽膜構成的，並且閘極絕緣膜118的厚度為20nm至200nm（例如100nm）。閘電極120例如是由藉由CVD法形成的低電阻多晶矽構成的，並且閘電極120的厚度為0.1μm至5μm（例如2μm）。
遮罩電極124與閘電極120之間的間隔為0.02μm至3μm（例如1μm），遮罩電極124與溝槽116的底部之間的間隔為0.1μm至3μm（例如2μm），遮罩電極124的底部的深度位置中遮罩電極124與溝槽116的側壁之間的間隔為0.1μm至8μm（例如3μm）。
源極區域130的深度為1μm至3μm（例如2μm），源極區域130的摻雜物濃度為1×1018 cm-3 至1×1020 cm-3 （例如2×1019 cm-3 ）。接觸區域132的深度為1μm至3μm（例如2μm），接觸區域132的摻雜物濃度為1×1018 cm-3 至1×1020 cm-3 （例如2×1019 cm-3 ）。保護絕緣膜134例如是由藉由CVD法形成的二氧化矽膜構成的，並且保護絕緣膜134的厚度為0.5μm至3μm（例如1μm）。
源電極136例如由Al膜或Al合金膜（例如AlSi膜）構成，源電極136的厚度為1μm至10μm（例如3μm）。汲電極138由依次按Ti、Ni、Au的順序層積後的層積膜構成，汲電極138的厚度為0.2μm至1.5μm（例如1μm）。
2.實施方式一涉及的半導體裝置100的效果
根據實施方式一涉及的半導體裝置100，由於在遮罩電極124上，形成有由遮罩電極124的上端面和絕緣區域126所構成的凹部142，源電極136在凹部142處，直接與遮罩電極124電氣連接，因此，源電極136與遮罩電極124之間就會處於在它們之間能夠獲得錨固效應的狀態下被電氣連接的狀態，所以，即使是在源電極水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而就能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
另外，根據實施方式一涉及的半導體裝置100，由於凹部142的最底部的深度位置為：至少到達閘電極120的上端面的深度位置，並且比閘電極120的下端面的深度位置更淺，因此，源電極136就會從閘電極上的保護絕緣膜134的表面至少以該保護絕緣膜134的厚度的量進入至凹部。所以，源電極136與遮罩電極124之間就會處於能夠更加切實地獲得錨固效應的狀態，所以，即使是在源電極136水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而就能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
3.實施方式一涉及的半導體裝置的製造方法
實施方式一涉及的半導體裝置100能夠藉由具有以下所示的製造步驟（實施方式一涉及的半導體裝置的製造方法）來進行製造。
（1）半導體基體準備步驟
首先，準備具有n+ 型第一半導體層112以及比該第一半導體層112更低濃度的n- 型第二半導體層114的半導體基體110（參照第2圖（a））。作為半導體基體110可以使用適宜的半導體基體，例如可以使用在n+ 型第一半導體層112上藉由外延生長法形成n- 型第二半導體層114後形成的半導體基體。再有，在實施方式一中，作為半導體基體110，雖然使用的是由矽構成的半導體基體，但也可以使用由矽以外的材料所構成的半導體基體。
（2）第一溝槽形成步驟
接下來，將具有規定的開口的掩膜（未圖示）形成在第二半導體層114的表面上，並且藉由使用該掩膜進行蝕刻，從而形成在第二半導體層114上形成規定的第一溝槽116（參照第2圖（b））。
（3）第一絕緣膜形成步驟
接下來，在第二半導體層114的表面上（也包含第一溝槽116的內部），藉由CVD法形成規定厚度的矽氧化膜126a’ （參照第2圖（c））。矽氧化膜126a’的厚度例如在0.5μm至5μm的範圍內。接著，藉由回蝕將第一溝槽116的下部以外的部分的該矽氧化膜126a’去除，並且形成 第一絕緣膜126a使其填埋第一溝槽116的下部（參照第2圖（d））。
（4）閘極絕緣膜形成步驟
接下來，藉由熱氧化法，在第一絕緣膜126a以及第二半導體層114的表面上（也包含第一溝槽116的上部的側壁的表面上）形成矽氧化膜（參照第3圖（a））。形成在第一溝槽116的上部的矽氧化膜構成閘極絕緣膜118。閘極絕緣膜118的厚度例如在20nm至200nm的範圍內。
（5）閘電極形成步驟
接下來，藉由CVD法，在矽氧化膜的表面上形成多晶矽層120’ （參照第3圖（b））。接著，藉由對多晶矽層120’進行回蝕，形成由多晶矽構成的閘電極120（參照第3圖（c））。在閘電極層形成步驟中，在第一溝槽116內對多晶矽層120’進行回蝕，從而形成位於按規定的間隔隔開的位置上的閘電極120。
（6）基極區域128、源極區域130以及接觸區域132形成步驟
接下來，在從平面上看未形成有第一溝槽116的區域中的第二半導體層114的表面上離子注入p型摻雜物（例如硼）。接著，形成在第二半導體層114上具有對應接觸區域132的開口的掩膜（未圖示），並且經由該掩膜以更高的摻雜物濃度，並且在更淺的深度位置上將p型摻雜物（例如硼）離子注入（參照第3圖（d））。接著，形成在第二半導體層114的表面具有對應源極區域130的開口的掩膜（未圖示），並且經由該掩膜以將n型摻雜物（例如磷）離子注入（參照第4圖（a））。接著，藉由對離子注入至第二半導體層114上的p型摻雜物以及n型摻雜物進行熱擴散，從而形成基極區域128、源極區域130以及接觸區域132（參照第4圖（b））。
（7）第二溝槽形成步驟
接下來，形成在第一絕緣膜126a的中央部上具有開口的掩膜（未圖示），並且藉由使用該掩膜對第一絕緣膜126a的中央部進行蝕刻從而在去除第一溝槽116的底部後在第一溝槽116內形成第二溝槽140（參照第4圖（c））。第二溝槽140的開口寬度與第一溝槽116內的兩個閘電極120之間的間隔相等，例如在0.1μm至5μm的範圍內。
（8）第二絕緣膜形成步驟
接下來，以在第二溝槽140內殘留有第一空隙122為條件在第二溝槽140的內部藉由熱氧化法形成第二絕緣膜126b（參照第4圖（d））。此時，在第二半導體層114中未形成有第一溝槽116的區域以及閘電極120的表面上也會形成第二絕緣膜126b。由第一絕緣膜126a與第二絕緣膜126b構成絕緣區域126，閘電極120上的絕緣區域126則構成保護絕緣膜134。
在第二絕緣膜形成步驟中，形成第二絕緣膜126b使其厚度比閘極絕緣膜118的厚度更厚。第二絕緣膜126b的厚度在0.2μm至5μm的範圍內。另外，第一空隙122的深度在0.5μm至19μm的範圍內，第一空隙122的開口寬度在0.1μm至5μm的範圍內。
在第二絕緣膜形成步驟中，在將第一空隙122的底部與第一溝槽116的底部之間的第二絕緣膜126b的厚度定為D1，第一空隙122的底部的深度位置中第一空隙122的側壁與第一溝槽116的側壁之間的第一絕緣膜126a的厚度定為d，第一空隙122的底部的深度位置中第一空隙122的側壁與第一溝槽116的側壁之間的第二絕緣膜126b的厚度定為D2時，滿足D1＜d+D2的關係（參照第1圖）。
（9）遮罩電極形成步驟
接下來，在半導體基體110的第二半導體層114一側的表面的全部區域上形成多晶矽層124’（參照第5圖（a））。
（10）遮罩電極回蝕步驟
接下來，在將多晶矽層124’藉由回蝕去除至比第二半導體層114的表面更深的深度位置上後，在第一空隙122的上部形成第二空隙142（凹部142）（參照第5圖（b））。這樣，殘留在第一空隙122內部的多晶矽層124’就會成為遮罩電極124。再有，凹部142的最底部的深度（即，遮罩電極124的上端面中最深部分的深度）為：至少到達閘電極120的上端面的深度位置（在實施方式一中比閘電極120的上端面的深度位置更深），並且，比閘電極120的下端面的深度位置更淺。
接著，將從平面上看未形成有第一溝槽116的區域中的第二絕緣膜126b藉由回蝕去除至第二半導體層114的表面的深度位置上（參照第5圖（c））。此時，同樣也將閘電極120上的保護絕緣膜134去除至第二半導體層114的表面的深度位置上。
（11）源電極以及汲電極形成步驟
接下來，在源極區域130、接觸區域132、遮罩電極124以及保護絕緣膜134的表面上，形成源電極136使其與遮罩電極124、源極區域130以及接觸區域132直接連接（參照第5圖（d））。此時，藉由構成源電極的金屬也進入至第二空虛142的內部，從而形成源電極136使其與遮罩電極124以及源電極直接連接。另外，在第一半導體層112的表面上形成汲電極138。
這樣，就能製造實施方式一涉及的半導體裝置100。
4.實施方式一涉及的半導體裝置的製造方法的效果
根據實施方式一涉及的半導體裝置的製造方法，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極124的上部形成絕緣膜（例如，閘極絕緣膜以及保護絕緣膜）。所以，就不再需要進行用於使遮罩電極124與源電極136之間取得連接從而去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極124與源電極136之間取得連接的步驟簡化。
另外，根據實施方式一涉及的半導體裝置的製造方法，由於是在藉由回蝕將遮罩電極124的一部分去除後在第一空隙122的上部形成第二空隙142之後，再形成源電極136，因此，源電極136與遮罩電極124之間就會處於：在它們之間能夠獲得錨固效應的狀態下被電氣連接的狀態，所以，即使是在實際使用（高低溫迴圈）中也不易發生源電極水平方向上的滑移，從而就能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
再有，根據實施方式一涉及的半導體裝置的製造方法，由於是在藉由蝕刻將第一絕緣膜126a的中央部去除後在第一溝槽122內形成第二溝槽140之後，以在第二溝槽140內殘留有第二空隙122為條件在第二溝槽140的內部形成第二絕緣膜126b，因此，就容易將遮罩電極底部一側的絕緣膜（第二絕緣膜126b）的厚度和遮罩電極側部一側的絕緣膜（第一絕緣膜126a以及第二絕緣膜126b）的厚度設定成任意的厚度，其結果就是：能夠以高設計自由度來製造半導體裝置。
再有，一般認為，將單結晶矽熱氧化後形成的氧化膜與將多晶矽熱氧化後形成的氧化膜在膜質上存在有差異。即，一般認為將單結晶矽熱氧化後形成的氧化膜中SiO2 的比例相對較高，與其相對的，將多晶矽熱氧化後形成的氧化膜中除了SiO2 以外SiOx 的比例很高。因此，閘電極120上的將多晶矽熱氧化後形成的氧化膜（閘電極120與遮罩電極124之間的氧化膜）中，就容易發生含量比例上的偏差，從而導致閘電極120與遮罩電極124之間的ESD耐量產生偏差。
但是，根據實施方式一涉及的半導體裝置的製造方法，由於如上述般容易將遮罩電極底部一側的絕緣膜（第二絕緣膜）的厚度和遮罩電極側部一側的絕緣膜（第一絕緣膜以及第二絕緣膜）的厚度設定成任意的厚度，因此也就能夠製造出ESD耐量偏差小的半導體裝置。
另外，根據實施方式一涉及的半導體裝置的製造方法，由於在遮罩電極回蝕步驟中，在以閘電極120上的第二絕緣膜126b的表面為基準時的遮罩電極124的上端面的深度位置在0.01μm至2μm範圍內，因此源電極136與遮罩電極124之間就會處於能夠更加切實地獲得錨固效應的狀態，其結果就是：即使是在源電極水平方向上容易發生滑移的實際使用（高低溫迴圈）時也更加不易發生該滑移，從而就能夠進一步提高實際使用（高低溫迴圈）中電極連接的穩定性。
另外，根據實施方式一涉及的半導體裝置的製造方法，由於在源電極形成步驟中，形成源電極136使其與遮罩電極124直接連接，因此構成源電極136的金屬就會進入至第二空隙142內，從而源電極136與遮罩電極124之間就會處於能夠更加切實地獲得錨固效應的狀態，其結果就是：即使是在源電極水平方向上容易發生滑移的實際使用（高低溫迴圈）時也更加不易發生該滑移，從而就能夠進一步提高實際使用（高低溫迴圈）中電極連接的穩定性。
另外，根據實施方式一涉及的半導體裝置的製造方法，由於在源電極形成步驟中，形成源電極136使其與遮罩電極124、源極區域130以及接觸區域132直接連接，因此源電極136與源極區域130以及接觸區域132之間的接觸面積就大，從而就能夠減少接觸電阻。
另外，根據實施方式一涉及的半導體裝置的製造方法，由於在第二絕緣膜形成步驟中，形成第二絕緣膜126b使其厚度比閘極絕緣膜118的厚度更厚，因此相比以往的半導體裝置900就能夠更加提高閘電極與遮罩電極之間的耐壓。
另外，根據實施方式一涉及的半導體裝置的製造方法，在第二絕緣膜形成步驟中，形成第二絕緣膜126b使其在將第一空隙122的底部與第一溝槽116的底部之間的第二絕緣膜126b的厚度定為D1，第一空隙122的底部的深度位置中第一空隙122的側壁與第一溝槽116的側壁之間的第一絕緣膜126a的厚度定為d，第一空隙122的底部的深度位置中第一空隙122的側壁與第一溝槽116的側壁之間的第二絕緣膜126b的厚度定為D2時，滿足D1＜d+D2的關係。
藉由這樣的方法，（1）能夠將遮罩電極124形成至很深的深度位置上，從而在反向偏置（bias）時使耗盡層能夠到達至很深的深度位置上。其結果就是，能夠提高源極・汲極之間的耐壓。另外（2）能夠增加從容易引發電場集中的第一溝槽116的角部至閘電極120為止的距離，並且還能夠利用第一絕緣膜126a以及第二絕緣膜126b來緩和電場，其結果就是，從此觀點來將也能夠提高耐壓。
實施方式二
實施方式二涉及的半導體裝置100A基本上與實施方式一涉及的半導體裝置100具有同樣的構成，但是在源電極經由遮罩電極連接用金屬塞與遮罩電極連接這一點上不同於實施方式一涉及的半導體裝置100。即，在實施方式二涉及的半導體裝置100A中，如第6圖所示，進一步包括在第二空隙142中填充金屬後形成的遮罩電極連接用金屬塞144，在凹部142中，源電極136經由遮罩電極連接用金屬塞144與遮罩電極124連接。即，在遮罩電極連接用金屬塞144的上端面處，遮罩電極連接用金屬塞144與源電極136相連接。
遮罩電極連接用金屬塞144的厚度可以設置為適宜的厚度，例如可以將其厚度設置為：從遮罩電極124的上端面的深度位置到達閘電極120的上端面的深度位置的程度。
實施方式二涉及的半導體裝置100A能夠藉由下述的實施方式二涉及的半導體裝置的製造方法來進行製造。
實施方式二涉及的半導體裝置的製造方法，基本上與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，但是在包含遮罩電極連接用金屬塞形成步驟這一點上不同於實施方式一涉及的半導體裝置的製造方法。即，在實施方式二涉及的半導體裝置的製造方法中，在遮罩電極回蝕步驟（參照第5圖（b））與源電極形成步驟（參照第5圖（d））之間，包含有：在第二空隙142中填充金屬後形成遮罩電極連接用金屬塞144的遮罩電極連接用金屬塞形成步驟（參照第7圖（b））。
在第二空隙142的內表面上，形成有勢壘金屬（未圖示），並且遮罩電極連接用金屬塞144是在規定的金屬經由該勢壘金屬填充至第二空隙142的內部後形成的。規定的金屬例如為鎢。
然後，在實施第二絕緣膜形成步驟後（參照第7圖（c）），在源電極形成步驟中，形成源電極136使其經由遮罩電極連接用金屬塞144與遮罩電極124連接（參照第7圖（d））。
像這樣，實施方式二涉及的半導體裝置的製造方法雖然在包含遮罩電極連接用金屬塞形成步驟這一點上不同於實施方式一涉及的半導體裝置的製造方法，但是與實施方式一涉及的半導體裝置的製造方法一樣，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極124的上部形成絕緣膜（例如，閘極絕緣膜以及保護絕緣膜）。所以，就不再需要進行用於使遮罩電極124與源電極136之間取得連接從而去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極124與源電極136之間取得連接的步驟簡化。
另外，根據實施方式二涉及的半導體裝置的製造方法，由於在遮罩電極回蝕步驟與源電極形成步驟之間，包含有：在第二空隙142中填充金屬後形成遮罩電極連接用金屬塞144的遮罩電極連接用金屬塞形成步驟。因此遮罩電極連接用金屬塞144就會形成在第二空隙142的內部。而且，由於在源電極形成步驟中，形成源電極136使其經由遮罩電極連接用金屬塞144與遮罩電極124連接，因此，由金屬構成的源電極136與由金屬構成的遮罩電極連接用金屬塞144之間就會具有高密著性，從而遮罩電極連接用金屬塞144就會對源電極136的水平方向上的滑移發揮出錨固效應。因此即使是在源電極136水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
另外，根據實施方式二涉及的半導體裝置100A，由於凹部142的最底部的深度為：至少到達閘電極120的上端面的深度位置，並且，比閘電極120的下端面的深度位置更淺，因此源電極136以及遮罩電極連接用金屬塞144就會從閘電極上的保護絕緣膜134的表面至少以該保護絕緣膜134的厚度的量進入至凹部。所以，源電極136與遮罩電極124之間就會處於能夠更加切實地獲得錨固效應的狀態，這樣即使是在源電極136水平方向上容易發生滑移的實際使用（高低溫迴圈）時也更加不易發生該滑移，從而就能夠進一步提高實際使用（高低溫迴圈）中電極連接的穩定性。
再有，實施方式二涉及的半導體裝置的製造方法由於除了包含遮罩電極連接用金屬塞形成步驟以外與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，因此也同樣具有實施方式一涉及的半導體裝置的製造方法所具有的相關效果。
實施方式三
實施方式三涉及的半導體裝置100B基本上與實施方式一涉及的半導體裝置100具有同樣的構成，但是在源電極經由金屬塞與源極區域連接這一點上不同於實施方式一涉及的半導體裝置100。即，在實施方式三涉及的半導體裝置100B中，如第8圖所示，第二絕緣膜126b也形成在源電極136與源極區域130之間，第二絕緣膜126b上形成有規定的開口146，並且形成有在該開口146的內部填充金屬後形成的金屬塞148。金屬塞148（開口146）最深部的深度比源極區域130最深部的深度位置更深，並且比基極區域128最深部的深度位置更淺。
實施方式三涉及的半導體裝置100B能夠藉由下述的實施方式三涉及的半導體裝置的製造方法來進行製造。
實施方式三涉及的半導體裝置的製造方法，基本上與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，但是在包含金屬塞形成步驟這一點上不同於實施方式一涉及的半導體裝置的製造方法。即，在實施方式三涉及的半導體裝置的製造方法中，在遮罩電極形成步驟（參照第5圖（b））與源電極形成步驟（參照第5圖（d））之間，更進一步包含有：在第二絕緣膜126b上形成規定的開口146的開口形成步驟（參照第9圖（b））；以及在開口146的內部中填充金屬後形成金屬塞148的金屬塞形成步驟（參照第9圖（c））。
然後，在實施第二絕緣膜形成步驟後（參照第9圖（c）），在源電極形成步驟中，形成源電極136使其與遮罩電極124直接連接，並且，使其經由金屬塞148與源極區域130以及基極區域128相連接（參照第9圖（d））。
開口146以及金屬塞148被形成為條紋狀，條紋的寬度例如為0.5μm。在開口146的內表面上，形成有勢壘金屬（未圖示），並且金屬塞148是在規定的金屬經由該勢壘金屬填充至開口146的內部後形成的。規定的金屬例如為鎢。
像這樣，實施方式三涉及的半導體裝置的製造方法雖然在包含金屬塞形成步驟這一點上不同於實施方式一涉及的半導體裝置的製造方法，但是與實施方式一涉及的半導體裝置的製造方法一樣，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極124的上部形成絕緣膜。所以，就不再需要進行去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極124與源電極136之間取得連接的步驟簡化。
另外，根據實施方式三涉及的半導體裝置的製造方法，由於更包含在第二絕緣膜126b上形成規定的開口126的開口形成步驟；以及在開口146的內部中填充金屬後形成金屬塞148的金屬塞形成步驟，因此金屬塞148就會形成在開口146的內部。而且，由於在源電極形成步驟中，形成源電極136使其與遮罩電極124直接連接，並且，使其經由金屬塞148與源極區域130以及基極區域128相連接，因此，由金屬構成的源電極136與由金屬構成的金屬塞148之間就會具有高密著性，從而金屬塞148就會對源電極136的水平方向上的滑移發揮出錨固效應。因此即使是在源電極136水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
另外，根據實施方式三涉及的半導體裝置的製造方法，由於形成源電極136使其與遮罩電極124直接連接，並且，使其經由金屬塞148與源極區域130以及基極區域128相連接，因此與形成源電極使其源極區域直接連接的半導體裝置的製造方法一樣，無需大量去除保護絕緣膜來形成大的開口，從而能夠製造微細化的半導體裝置。其結果就是，實施方式三涉及的半導體裝置的製造方法能夠製造符合電子器件低成本化以及小型化要求的半導體裝置。
再有，實施方式三涉及的半導體裝置的製造方法由於除了包含金屬塞形成步驟以外與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，因此也同樣具有實施方式一涉及的半導體裝置的製造方法所具有的相關效果。
實施方式四
實施方式四涉及的半導體裝置100C基本上與實施方式二涉及的半導體裝置100A具有同樣的構成，但是在源電極經由金屬塞與源極區域連接這一點上不同於實施方式二涉及的半導體裝置100A。即，在實施方式四涉及的半導體裝置100C中，如第10圖所示，第二絕緣膜126b也形成在源電極136與源極區域130之間，第二絕緣膜126b上形成有規定的開口146，並且形成有在該開口146的內部填充金屬後形成的金屬塞148。
在實施方式四涉及的半導體裝置100C中，遮罩電極連接用金屬塞144與金屬塞148由同一種金屬所構成，並且在保護絕緣膜134a上也堆積有該金屬。即，遮罩電極連接用金屬塞144與金屬塞148之間是經由保護絕緣膜134a上的金屬相連接的。
實施方式四涉及的半導體裝置100C能夠藉由下述的實施方式四涉及的半導體裝置的製造方法來進行製造。
實施方式四涉及的半導體裝置的製造方法，基本上與實施方式二涉及的半導體裝置的製造方法具有同樣的步驟，但是在包含取代金屬塞形成步驟的遮罩電極連接用金屬塞・金屬塞形成步驟這一點上不同於實施方式二涉及的半導體裝置的製造方法。即，在實施方式四涉及的半導體裝置的製造方法中，在遮罩電極形成步驟（參照第5圖（b））與源電極形成步驟（參照第5圖（d））之間，如第11圖所示，更進一步包含有在第二絕緣膜126b上形成規定的開口146的開口形成步驟（參照第11圖（b））；以及在第二開口142的內部填充金屬後形成遮罩電極連接用金屬塞144的同時，在開口146的內部填充金屬後形成金屬塞148的遮罩電極連接用金屬塞・金屬塞形成步驟（參照第11圖（c））。在實施方式四涉及的半導體裝置的製造方法中，是將遮罩電極連接用金屬塞144與金屬塞148一併形成的。
在遮罩電極連接用金屬塞・金屬塞形成步驟中，是在半導體基體110上的第二半導體層114一側的整個表面上堆積金屬（參照第11圖（c））。
該金屬也在第二空隙142以及開口146的外部堆積，但是不進行回蝕。藉由這樣的構成，由於能夠省略進行回蝕的步驟所以不僅能夠提高生產性，還能夠利用同一種物質將遮罩電極連接用金屬塞144以及金屬塞148連接，因此，具有遮罩電極連接用金屬塞144以及金屬塞148不易在水平方向上偏移的效果。
在源電極形成步驟中，形成源電極136使其經由遮罩電極連接用金屬塞144與遮罩電極124連接，並且，使其經由金屬塞148與源極區域130以及基極區域128相連接（參照第11圖（d））。
像這樣，實施方式四涉及的半導體裝置的製造方法雖然在包含取代金屬塞形成步驟的遮罩電極連接用金屬塞・金屬塞形成步驟這一點上不同於實施方式二涉及的半導體裝置的製造方法，但是與實施方式二涉及的半導體裝置的製造方法一樣，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極124的上部形成絕緣膜。所以，就不再需要進行去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極124與源電極136之間取得連接的步驟簡化。
另外，根據實施方式四涉及的半導體裝置的製造方法，由於包含在第二開口142中填充金屬後形成遮罩電極連接用金屬塞144的同時，在開口146的內部填充金屬後形成金屬塞148的遮罩電極連接用金屬塞・金屬塞形成步驟，因此相比其分別用不同的步驟來形成的情況，能夠以高生產性來形成遮罩電極連接用金屬塞144以及金屬塞148。
另外，根據實施方式四涉及的半導體裝置的製造方法，由於包含上述的遮罩電極連接用金屬塞・金屬塞形成步驟，並且在源電極形成步驟中，形成源電極136使其經由遮罩電極連接用金屬塞144與遮罩電極124連接，並且，使其經由金屬塞148與源極區域130以及基極區域128相連接，因此遮罩電極連接用金屬塞144和金屬塞148雙者均會發揮出錨固效應，因此即使是在源電極136水平方向上容易發生滑移的實際使用（高低溫迴圈）時就更加不易發生該滑移，從而能夠進一步提高實際使用（高低溫迴圈）中電極連接的穩定性。
再有，實施方式四涉及的半導體裝置的製造方法由於除了包含取代金屬塞形成步驟的遮罩電極連接用金屬塞・金屬塞形成步驟以外與實施方式二涉及的半導體裝置的製造方法具有同樣的步驟，因此也同樣具有實施方式二涉及的半導體裝置的製造方法所具有的相關效果。
實施方式五
實施方式五涉及的半導體裝置100D基本上與實施方式一涉及的半導體裝置100具有同樣的構成，但是在形成有第二空隙的區域上不同於實施方式一涉及的半導體裝置100。即，在實施方式五涉及的半導體裝置100D中，如第12圖所示，僅在從平面上看形成有第一空隙122的區域中的規定的區域上形成有第二空隙142。
第二空隙142按規定的間距形成。在第二空隙142內混入有構成源電極136的金屬。
實施方式五涉及的半導體裝置100D能夠藉由下述的實施方式五涉及的半導體裝置的製造方法來進行製造。
實施方式五涉及的半導體裝置的製造方法（未圖示），基本上與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，但是在形成第二空隙的區域上不同於實施方式一涉及的半導體裝置的製造方法。即，在實施方式五涉及的半導體裝置的製造方法中的遮罩電極回蝕步驟中，僅在從平面上看形成有第一空隙122的區域中的規定的區域上形成第二空隙142。在實施方式五中，按規定的間距來形成第二空隙142。
像這樣，實施方式五涉及的半導體裝置的製造方法雖然在形成第二空隙的區域上不同於實施方式一涉及的半導體裝置的製造方法，但是與實施方式一涉及的半導體裝置的製造方法一樣，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極124的上部形成絕緣膜。所以，就不再需要進行去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極124與源電極136之間取得連接的步驟簡化。
另外，根據實施方式五涉及的半導體裝置的製造方法，由於僅在從平面上看形成有第一空隙122的區域中的規定的區域上形成第二空隙142，因此源電極與遮罩電極就能夠在：不僅是在從第一溝槽116內的一方的閘電極朝另一方的閘電極的方向上，而且在與其方向垂直的方向上也能夠獲得錨固效應的狀態下被電氣連接，所以即使是在源電極136水平方向上容易發生滑移的實際使用（高低溫迴圈）時也不易發生該滑移，從而能夠提高實際使用（高低溫迴圈）中電極連接的穩定性。
再有，實施方式五涉及的半導體裝置的製造方法由於除了包含金屬塞形成步驟以外與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，因此也同樣具有實施方式一涉及的半導體裝置的製造方法所具有的相關效果。
實施方式六
實施方式六涉及的半導體裝置100E基本上與實施方式一涉及的半導體裝置100具有同樣的構成，但是在遮罩電極的形狀上不同於實施方式一涉及的半導體裝置100。即，在實施方式六涉及的半導體裝置100E中，如第13圖所示，遮罩電極124a具有底部漸窄的錐形狀側面，並且呈倒三角形。
實施方式六涉及的半導體裝置100E能夠藉由下述的實施方式六涉及的半導體裝置的製造方法來進行製造。
實施方式六涉及的半導體裝置的製造方法，基本上與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，但是在第二溝槽的形狀上不同於實施方式一涉及的半導體裝置的製造方法。即，在實施方式六涉及的半導體裝置的製造方法中的第二溝槽形成步驟中，如第14圖（a）所述，形成具有底部漸窄的側面的溝槽來作為第二溝槽140a。在第二溝槽形成步驟中，藉由對蝕刻氣體的條件（蝕刻氣體的種類、溫度等）進行調整，從而來形成具有底部漸窄的側面的溝槽。
然後，在第二絕緣膜形成步驟中，由於是沿第二溝槽140a的表面形成第二絕緣膜126b，因此第一空隙122a也會具有底部漸窄的側面（具體來說，第一空隙122a的形狀為下部尖凸的三角形）（參照第14圖（b））。
然後，在實施第二絕緣膜回蝕步驟後（參照第14圖（c）），在遮罩電極形成步驟中，藉由在上述第一空隙122a中填埋入多晶矽就能夠形成具有底部漸窄的側面的遮罩電極124a（參照第14圖（d））。
像這樣，實施方式六涉及的半導體裝置的製造方法雖然在第二溝槽的形狀上不同於實施方式一涉及的半導體裝置的製造方法，但是與實施方式一涉及的半導體裝置的製造方法一樣，由於在閘電極形成步驟的後段中包含遮罩電極形成步驟，因此直到源電極形成步驟的前段為止就不會在遮罩電極124的上部形成絕緣膜。所以，就不再需要進行去除該絕緣膜的絕緣膜去除步驟，因此就能夠將用於使遮罩電極124與源電極136之間取得連接的步驟簡化。
另外，根據實施方式六涉及的半導體裝置的製造方法，由於在第二溝槽形成步驟中，是形成具有底部漸窄的側面的溝槽來作為第二溝槽140a的，因此施加於遮罩電極124a上部的電壓就會高於施加於遮罩電極124a下部的電壓。所以，就能夠在關斷時（switch off）緩和汲電極的電位變化，從而降低關斷時的浪湧電壓。
再有，實施方式六涉及的半導體裝置的製造方法由於除了第二溝槽的形狀以外與實施方式一涉及的半導體裝置的製造方法具有同樣的步驟，因此也同樣具有實施方式一涉及的半導體裝置的製造方法所具有的相關效果。
以上，基於上述實施方式對本發明進行了說明，本發明並不僅限於上述實施方式。本發明能夠在不脫離本發明主旨的範圍內在各種各樣的形態下實施，例如，可以為如下的變形。
（1）上述實施方式中記載的構成要素的數量、材質、形狀、位置、大小等僅為示例，因此能夠在不有損本發明效果的範圍內進行變更。
（2）在上述各實施方式中，雖然是將遮罩電極124的上端面設為平面，但本發明不僅限於此。也可以是在遮罩電極124的上端面中，遮罩電極124的中央部時凹陷的（參照變形例一涉及的半導體裝置100F，第15圖）。換言之，也可以是從截面看凹部142的底面部呈V字狀。藉由這樣的構成，源電極136與遮罩電極124之間的接觸面積就會變大，從而源電極136與遮罩電極124之間就能更加切實地獲得錨固效應。
（3）在上述各實施方式中，雖然是將遮罩電極124的上端面設為平面，但本發明不僅限於此。也可以是在遮罩電極的上端面上，形成有多個凹凸（參照變形例二涉及的半導體裝置100G，第16圖）。藉由這樣的構成，源電極136與遮罩電極124之間的接觸面積就會變大，從而源電極136與遮罩電極124之間就能更加切實地獲得錨固效應。
（4）在上述各實施方式中，雖然是藉由CVD法來形成第一絕緣膜的，但本發明不僅限於此。也可以是藉由熱氧化法來形成第一絕緣膜 。
（5）在上述各實施方式中，雖然是藉由熱氧化法來形成第二絕緣膜的，但本發明不僅限於此。也可以是藉由CVD法來形成第二絕緣膜 。
（6）在上述各實施方式中，雖然在第二溝槽形成步驟中，將第二溝槽形成至第一溝槽的深度位置上，但本發明不僅限於此。可以是在第二溝槽形成步驟中，將第二溝槽形成至比第一溝槽的深度位置更深的深度位置上，也可以是在第二溝槽形成步驟中，將第二溝槽形成至比第一溝槽的深度位置更淺的深度位置上。
（7）在上述各實施方式的第二絕緣膜形成步驟中，雖然將第二絕緣膜形成為滿足D1＜d+D2的關係，但本發明不僅限於此。可以是在第二絕緣膜形成步驟中，將第二絕緣膜形成為滿足D1＝d+D2的關係。這種情況下，在第二溝槽形成步驟中，將第二溝槽形成至比第一溝槽的深度位置更淺的深度位置上。
（8）在上述各實施方式中，雖然使用的是多晶矽來作為遮罩電極的材料，但本發明不僅限於此。也可以是使用金屬來作為遮罩電極的材料。
（9）在上述各實施方式中，在第二溝槽形成步驟與第二絕緣膜形成步驟之間，也可以進一步包含形成第二導電型擴散區域（p型擴散區域）使其與第二溝槽的底部相接觸的第二導電型擴散區域形成步驟。
（10）在上述各實施方式中，雖然是在導入p型摻雜物之後導入n型摻雜物，但本發明不僅限於此。可以是在導入n型摻雜物之後導入p型摻雜物。另外，在上述各實施方式中，雖然是在導入p型摻雜物以及n型摻雜物後一次性啟動摻雜物，但本發明不僅限於此。也可以是在每次導入摻雜物時啟動摻雜物。
（11）在上述各實施方式中，雖然是在形成遮罩電極之前形成基極區域128、源極區域130以及接觸區域132，但本發明不僅限於此。可以是在形成遮罩電極之後形成基極區域128、源極區域130以及接觸區域132。
（12）在上述各實施方式中，雖然溝槽（第一溝槽）、閘電極以及遮罩電極從平面上看分別被形成為條紋狀，但本發明不僅限於此。也可以是溝槽（第一溝槽）、閘電極以及遮罩電極從平面上看被形成為格子狀或點狀（從立體上看呈柱狀）。
（13）在上述實施方式五中，雖然第二空隙是按規定的間隔形成的，但本發明不僅限於此。第二間隙也可以按任意間隔形成。
（14）在上述各實施方式中，雖然是將凹部的最底部的深度設在比閘電極的上端面的深度位置更深，並且比閘電極的下端面的深度位置更淺，但本發明不僅限於此。可以是將凹部的最底部的深度設在與閘電極的上端面的深度位置相同的深度位置上（參照第17圖），也可以是將凹部的最底部的深度設在比閘電極的上端面的深度位置更淺的深度位置上。
（15）在上述各實施方式中，雖然是以MOSFET為例來作為半導體裝置進行了說明，但本發明不僅限於此。在不脫離本發明主旨的範圍內，本發明也可以適用於除MOSFET以外的其他的各種器件。
100、100A、100B、100C、100D、100E、900‧‧‧半導體裝置 110、910‧‧‧半導體基體 112、912‧‧‧第一半導體層 114、914‧‧‧第二半導體層 116、916‧‧‧第一溝槽 118、918‧‧‧閘極絕緣膜 120、920‧‧‧閘電極 120’、124’‧‧‧多晶矽層 122、122a‧‧‧第一空隙 124、124a、924‧‧‧遮罩電極 126‧‧‧絕緣區域 126a、926‧‧‧第一絕緣膜 126b‧‧‧第二絕緣膜 128、928‧‧‧基極區域 130、930‧‧‧源極區域 132、932‧‧‧接觸區域 134、134a、934‧‧‧保護絕緣膜 136、936‧‧‧源電極 138、938‧‧‧汲電極 140、140a‧‧‧第二溝槽 142‧‧‧第二空隙 144‧‧‧遮罩電極連接用金屬塞 146‧‧‧開口 148‧‧‧金屬塞 950‧‧‧凹部 922‧‧‧第一空隙 952‧‧‧第二空隙
第1圖是實施方式一涉及的半導體裝置的說明展示圖，其中：
第1圖（a）是半導體裝置的主要部位放大截面圖（以下，簡稱為截面圖）；
第1圖（b）是半導體裝置的主要部位放大平面圖（以下，簡稱為平面圖）；
第1圖中，符號122表示對應後述的第一空隙的溝槽（凹部）。另外，在第1圖（b）中，為了便於說明，省略了源電極、源極區域以及接觸區域的圖示。
第2圖是用於說明實施方式一涉及的半導體裝置的製造方法的截面圖，其中：
第2圖（a）至第2圖（d）為各步驟圖。
第3圖是用於說明實施方式一涉及的半導體裝置的製造方法的截面圖，其中：
第3圖（a）至第3圖（d）為各步驟圖。
第4圖是用於說明實施方式一涉及的半導體裝置的製造方法的截面圖，其中：
第4圖（a）至圖第4圖（d）為各步驟圖。
第5圖是用於說明實施方式一涉及的半導體裝置的製造方法的截面圖，其中：
第5圖（a）至第5圖（d）為各步驟圖。
第6圖是實施方式二涉及的半導體裝置的截面圖。
第7圖是實施方式二涉及的半導體裝置的製造方法說明展示圖，其中：
第7圖（a）至第7圖（d）為各步驟圖；
第7圖（a）展示的是與第5圖（b）同樣的步驟。
第8圖是實施方式三涉及的半導體裝置的截面圖。
第9圖是實施方式三涉及的半導體裝置的製造方法說明展示圖，其中：
第9圖（a）至第9圖（d）為各步驟圖；
第9圖（a）展示的是與第5圖（b）同樣的步驟。
第10圖是實施方式四涉及的半導體裝置的截面圖。
第11圖是實施方式四涉及的半導體裝置的製造方法說明展示圖，其中：
第11圖（a）至第11圖（d）為各步驟圖；
第11圖（a）展示的是與第5圖（b）同樣的步驟。
第12圖是在未形成有第一溝槽的第二半導體層與源電極之間的介面的高度位置上進行切割後的實施方式五所涉及的半導體的平截面圖。
第13圖是實施方式六涉及的半導體裝置的截面圖。
第14圖是實施方式六涉及的半導體裝置的製造方法說明展示圖，其中：
第14圖（a）至第14圖（d）為各步驟圖。
第15圖是變形例一涉及的半導體裝置的截面圖。
第16圖是變形例二涉及的半導體裝置的截面圖。
第17圖是變形例三涉及的半導體的截面圖。
第18圖是以往的半導體裝置的製造方法說明展示圖，其中：
第18圖（a）至第18圖（d）為各步驟圖。
第19圖是習知的半導體裝置的製造方法說明展示圖，其中：
第19圖（a）至第19圖（d）為各步驟圖。
第20圖是習知的半導體裝置的製造方法說明展示圖，其中：
第20圖（a）至第20圖（d）為各步驟圖。
第21圖是習知的半導體裝置的製造方法說明展示圖，其中：
第21圖（a）至第21圖（c）為各步驟圖；
在第21圖（c）中，符號表示汲電極。
110‧‧‧半導體基體
112‧‧‧第一半導體層
114‧‧‧第二半導體層
116‧‧‧第一溝槽
118‧‧‧閘極絕緣膜
120‧‧‧閘電極
122‧‧‧第一空隙
124、124a‧‧‧遮罩電極
124’‧‧‧多晶矽層
126‧‧‧絕緣區域
126b‧‧‧第二絕緣膜
128‧‧‧基極區域
130‧‧‧源極區域
132‧‧‧接觸區域
134‧‧‧保護絕緣膜
136‧‧‧源電極
138‧‧‧汲電極

Claims (15)

  1. 一種半導體裝置的製造方法，用於製造具備一閘電極與一遮罩電極在平面方向上分離的平面分離型遮罩閘極構造的半導體裝置，其依次包括： 半導體基體準備步驟，準備具有一第一導電型第一半導體層以及比該第一半導體層更低濃度的第一導電型第二半導體層的一半導體基體； 第一溝槽形成步驟，在該第二半導體層上形成規定的一第一溝槽； 第一絕緣膜形成步驟，形成第一絕緣膜並使其填埋該第一溝槽的下部； 閘極絕緣膜形成步驟，在該第一溝槽的上部的側壁形成一閘極絕緣膜； 閘電極形成步驟，經由該閘極絕緣膜，形成由多晶矽構成的一閘電極； 第二溝槽形成步驟，在將該第一絕緣膜的中央部藉由蝕刻去除後在該第一溝槽內形成一第二溝槽； 第二絕緣膜形成步驟，以該第二溝槽內殘留有一第一空隙為條件至少在該第二溝槽的內部形成第二絕緣膜； 遮罩電極形成步驟，在該第一空隙內形成該遮罩電極； 遮罩電極回蝕步驟，在將該遮罩電極的一部分藉由回蝕去除後在該第二溝槽的上部形成一第二空隙；以及 源電極形成步驟，形成一源電極使其與該遮罩電極電氣連接。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中在該第二絕緣膜形成步驟中，在該閘電極上也形成有該第二絕緣膜，在該遮罩電極回蝕步驟中，在以該閘電極上的該第二絕緣膜的表面為基準時的該遮罩電極的上端面的深度位置在0.01μm至2μm範圍內。
  3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中在該源電極形成步驟中，形成該源電極使其與該遮罩電極直接連接。
  4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中在該遮罩電極回蝕步驟與該源電極形成步驟之間，進一步包括在該第二空隙中填充金屬後形成遮罩電極連接用金屬塞的遮罩電極連接用金屬塞形成步驟，在該源電極形成步驟中，形成該源電極使其經由該遮罩電極連接用金屬塞與該遮罩電極連接。
  5. 如申請專利範圍第1項至第4項中任意一項所述之半導體裝置的製造方法，其中在該遮罩電極回蝕步驟中，僅在從平面上看形成有該第一空隙的區域中的規定區域上形成該第二空隙。
  6. 如申請專利範圍第1項至第4項中任意一項所述之半導體裝置的製造方法，其中在該第二溝槽形成步驟中，形成具有底部漸窄的錐形狀側面的溝槽來作為該第二溝槽。
  7. 如申請專利範圍第1項至第4項中任意一項所述之半導體裝置的製造方法，其中在該閘電極形成步驟與該第二溝槽形成步驟之間，進一步包括在從平面上看未形成有該第一溝槽的區域中的該第二半導體層的表面形成第二導電型基極區域的基極區域形成步驟，以及在該基極區域的表面，形成第一導電型高濃度擴散區域使其至少有一部分暴露在該第一溝槽的側壁上的第一導電型高濃度擴散區域形成步驟。
  8. 如申請專利範圍第7項述之半導體裝置的製造方法，其中在該閘電極形成步驟與該第二溝槽形成步驟之間，進一步包括在該基極區域的表面的規定區域上形成第二導電型高濃度擴散區域的第二導電型高濃度擴散區域形成步驟，在該遮罩電極形成步驟與該源電極形成步驟之間，進一步包括將從平面上看未形成有該第一溝槽的區域中的該第二絕緣膜藉由回蝕去除的第二絕緣膜回蝕步驟，在該源電極形成步驟中，形成該源電極使其與該遮罩電極、該第一導電型高濃度擴散區域、以及該第二導電型高濃度擴散區域直接連接。
  9. 如申請專利範圍第7項所述的半導體裝置之製造方法，其中在該遮罩電極形成步驟與該源電極形成步驟之間，其進一步包括： 在該第二絕緣膜上形成規定的開口的開口形成步驟；以及 在該開口的內部填充金屬後形成金屬塞的金屬塞形成步驟，在該源電極形成步驟中，形成該源電極使該遮罩電極與其直接連接，並且，使其經由該金屬塞與該第一導電型高濃度擴散區域以及該基極區域連接。
  10. 如申請專利範圍第7項所述之半導體裝置的製造方法，其中在該遮罩電極回蝕步驟與該源電極形成步驟之間，其進一步包括： 在該第二絕緣膜上形成規定的開口的開口形成步驟；以及 在該第二空隙中填充金屬後形成遮罩電極用金屬塞的同時在該開口的內部填充金屬後形成金屬塞的遮罩電極用金屬塞，金屬塞形成步驟，在該源電極形成步驟中，形成該源電極使其經由該遮罩電極連接用金屬塞與該遮罩電極連接，並且，使其經由該金屬塞與該第一導電型高濃度擴散區域以及該基極區域連接。
  11. 如申請專利範圍第1項至第4項或第8項至第10項中任意一項所述之半導體裝置的製造方法，其中在該第二絕緣膜形成步驟中，形成該第二絕緣膜使其厚度比該閘極絕緣膜的厚度更厚。
  12. 如申請專利範圍第1項至第4項或第8項至第10項中任意一項所述之半導體裝置的製造方法，其中在該第二絕緣膜形成步驟中，在將該空隙的底部與該第一溝槽的底部之間的該第二絕緣膜的厚度定為D1，該空隙的該底部的深度位置中該空隙的側壁與該第一溝槽的側壁之間的該第一絕緣膜的厚度定為d，所屬空隙的該底部的深度位置中該空隙的該側壁與該第一溝槽的該側壁之間的該第二絕緣膜的厚度定為D2時，形成該第二絕緣膜使其滿足D1≤d+D2的關係。
  13. 一種半導體裝置，具備一閘電極與一遮罩電極在平面方向上分離的平面分離型遮罩閘極構造，其包括： 一半導體基體，具有一第一導電型第一半導體層以及比該第一半導體層更低濃度的一第一導電型第二半導體層； 一規定的溝槽，形成在該第二半導體層上； 該閘電極，由多晶矽構成，並且經由一閘極絕緣膜形成在該溝槽的上部的側壁上； 該遮罩電極，在與該閘電極隔開的狀態下形成在該溝槽的中央部上； 一絕緣區域，在該溝槽內，延展於該閘電極與該遮罩電極之間並且將該遮罩電極從該閘電極處隔開，同時，延該溝槽的該側壁以及該底部延展並且將該遮罩電極從該溝槽的該側壁以及該底部處隔開； 一保護絕緣膜，至少形成在該閘電極上；以及 一源電極，直接地或經由該遮罩電極連接用金屬塞配置在該遮罩電極上，並且經由該保護絕緣膜至少配置在該遮罩電極上，並且與該遮罩電極電氣連接， 其中，在該遮罩電極上，形成有由該遮罩電極的上端面和該絕緣區域所構成的一凹部， 該源電極在該凹部處，直接地或經由該遮罩電極連接用金屬塞與該遮罩電極電氣連接， 該凹部的最底部的深度位置為至少到達該閘電極的上端面的深度位置，並且比該閘電極的下端面的深度位置更淺。
  14. 如申請專利範圍第13項所述之半導體裝置，其中在該遮罩電極的上端面上的，該遮罩電極的中央部凹陷。
  15. 如申請專利範圍第13項所述之半導體裝置，其中在該遮罩電極的上端面上，形成有多個凹凸。
TW106109824A 2016-03-31 2017-03-23 半導體裝置的製造方法以及半導體裝置 TWI651781B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/JP2016/060856 2016-03-31
PCT/JP2016/060856 WO2017168734A1 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
TW201737357A true TW201737357A (zh) 2017-10-16
TWI651781B TWI651781B (zh) 2019-02-21

Family

ID=59683992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109824A TWI651781B (zh) 2016-03-31 2017-03-23 半導體裝置的製造方法以及半導體裝置

Country Status (6)

Country Link
US (1) US10825909B2 (zh)
JP (1) JP6367514B2 (zh)
CN (1) CN108886054B (zh)
NL (1) NL2018614B1 (zh)
TW (1) TWI651781B (zh)
WO (1) WO2017168734A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477550B (zh) * 2020-05-26 2022-11-18 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法
JP7394038B2 (ja) * 2020-09-11 2023-12-07 株式会社東芝 半導体装置
CN112271134B (zh) * 2020-10-20 2021-10-22 苏州东微半导体股份有限公司 半导体功率器件的制造方法
KR102500888B1 (ko) 2021-05-31 2023-02-17 주식회사 키파운드리 분할 게이트 전력 모스펫 및 제조 방법
JP7443304B2 (ja) 2021-09-16 2024-03-05 株式会社東芝 半導体装置
CN115938945B (zh) * 2022-11-29 2024-01-23 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US8093621B2 (en) * 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US8101995B2 (en) * 2007-02-08 2012-01-24 International Rectifier Corporation Integrated MOSFET and Schottky device
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US7998808B2 (en) * 2008-03-21 2011-08-16 International Rectifier Corporation Semiconductor device fabrication using spacers
TWI405270B (zh) * 2009-01-07 2013-08-11 Niko Semiconductor Co Ltd 低閘極電荷的溝槽式功率半導體之製造方法及其結構
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8373225B2 (en) 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes
US7977742B1 (en) * 2010-08-20 2011-07-12 Monolithic Power Systems, Inc. Trench-gate MOSFET with capacitively depleted drift region
JP2012064641A (ja) 2010-09-14 2012-03-29 Toshiba Corp 半導体装置
US8796760B2 (en) * 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
US8558308B1 (en) 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
US20140167152A1 (en) * 2012-12-13 2014-06-19 International Rectifier Corporation Reduced Gate Charge Trench Field-Effect Transistor
CN107135668B (zh) * 2015-02-20 2020-08-14 新电元工业株式会社 半导体装置

Also Published As

Publication number Publication date
JPWO2017168734A1 (ja) 2018-06-07
WO2017168734A1 (ja) 2017-10-05
NL2018614A (en) 2017-10-05
NL2018614B1 (en) 2018-02-01
US20190123158A1 (en) 2019-04-25
TWI651781B (zh) 2019-02-21
JP6367514B2 (ja) 2018-08-01
CN108886054A (zh) 2018-11-23
CN108886054B (zh) 2021-05-25
US10825909B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
TWI632621B (zh) 半導體裝置及其製造方法
TW201737357A (zh) 半導體裝置的製造方法以及半導體裝置
US8952430B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
WO2016006263A1 (ja) 半導体装置及び半導体装置の製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
TWI455287B (zh) 功率半導體元件之終端結構及其製作方法
TWI633674B (zh) 半導體裝置以及半導體裝置的製造方法
JP5767857B2 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2009087997A (ja) 半導体ウエハおよびその製造方法
JP2013175655A (ja) 電力用半導体装置及びその製造方法
TW201301359A (zh) 具有源極溝槽之溝槽式功率半導體元件的製造方法
TW201828478A (zh) 半導體裝置及其製造方法
TW201826529A (zh) 半導體裝置及半導體裝置之製造方法
JP2011171632A (ja) 半導体装置の製造方法
JP5446297B2 (ja) 半導体装置の製造方法
JP5397402B2 (ja) 半導体素子の製造方法
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
TWI802305B (zh) 半導體結構以及埋入式場板結構的製造方法
TWI416726B (zh) 接觸孔中具有鎢間隔層的功率mosfet裝置及其製造方法
TW202218164A (zh) 半導體裝置及半導體裝置之製造方法
JP2010219374A (ja) 半導体装置及びその製造方法
JP2014060360A (ja) 電力用半導体装置及びその製造方法