JP2000323727A - ショットキバリアダイオード - Google Patents
ショットキバリアダイオードInfo
- Publication number
- JP2000323727A JP2000323727A JP13227799A JP13227799A JP2000323727A JP 2000323727 A JP2000323727 A JP 2000323727A JP 13227799 A JP13227799 A JP 13227799A JP 13227799 A JP13227799 A JP 13227799A JP 2000323727 A JP2000323727 A JP 2000323727A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- resistance
- layer
- low
- resistance epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 順方向特性及び逆方向特性を維持しつつ、か
つ容量も小さくすることができ、特にミキサ用など高周
波用に適したショットキバリアダイオードを提供する。 【解決手段】 Ｎ++型のシリコン基板１０上に形成した
２〜３Ωｃｍ程度の高抵抗エピタキシャル層２１と、高
抵抗エピタキシャル層２１上に選択的に形成した０．５
Ωｃｍ程度の低抵抗エピタキシャル層２２と、低抵抗エ
ピタキシャル層２２の端面から高抵抗エピタキシャル層
２１表面にかけて導入したＰ型のガードリング層４０
と、低抵抗エピタキシャル層２２及びガードリング層４
０と接する金属層５０を形成した。
つ容量も小さくすることができ、特にミキサ用など高周
波用に適したショットキバリアダイオードを提供する。 【解決手段】 Ｎ++型のシリコン基板１０上に形成した
２〜３Ωｃｍ程度の高抵抗エピタキシャル層２１と、高
抵抗エピタキシャル層２１上に選択的に形成した０．５
Ωｃｍ程度の低抵抗エピタキシャル層２２と、低抵抗エ
ピタキシャル層２２の端面から高抵抗エピタキシャル層
２１表面にかけて導入したＰ型のガードリング層４０
と、低抵抗エピタキシャル層２２及びガードリング層４
０と接する金属層５０を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、特にミキサ用、検
波用または高速スイッチング用など高周波用に適したシ
ョットキバリアダイオード（以下、「ＳＢＤ」とい
う。）に関する。
波用または高速スイッチング用など高周波用に適したシ
ョットキバリアダイオード（以下、「ＳＢＤ」とい
う。）に関する。
【０００２】
【従来の技術】ＳＢＤは、金属と半導体との接触によっ
て生じる電位障壁を利用したダイオードであり、電位障
壁の高さ（バリアハイト）が低くなるよう金属と半導体
を選択することで、ＰＮ接合のダイオードに比べて順方
向電圧を低くすることができるという利点がある反面、
一般に逆方向電流が大きく、耐圧も低いという欠点があ
った。
て生じる電位障壁を利用したダイオードであり、電位障
壁の高さ（バリアハイト）が低くなるよう金属と半導体
を選択することで、ＰＮ接合のダイオードに比べて順方
向電圧を低くすることができるという利点がある反面、
一般に逆方向電流が大きく、耐圧も低いという欠点があ
った。
【０００３】また、ＳＢＤは少数キャリアの蓄積効果が
原理的にゼロであるため、ＰＮ接合のダイオードに比べ
て逆回復時間が短く、スイッチング速度が速いという利
点があることから、ミキサ用、検波用または高速スイッ
チング用などに用いられている。
原理的にゼロであるため、ＰＮ接合のダイオードに比べ
て逆回復時間が短く、スイッチング速度が速いという利
点があることから、ミキサ用、検波用または高速スイッ
チング用などに用いられている。
【０００４】図４（ａ）は一般的なＳＢＤの断面図、図
４（ｂ）はこのＳＢＤの一部を省略した平面図である。
Ｎ++型のシリコン基板１０上に形成したＮ- 型のエピタ
キシャル層２０の表面に環状の熱酸化膜６０を形成し、
この熱酸化膜６０で囲まれたエピタキシャル層２０の表
面と接してショットキメタルとなる金属層５０を形成
し、ショットキ接合面３０を形成している。ショットキ
接合面３０の周縁は電界集中がおこりやすく、これに起
因して耐圧が低下するなど逆方向特性が劣化することを
防ぐため、ショットキ接合面３０の周囲には金属層５０
と接してＰ型のガードリング層４０を環状に形成するこ
とで、逆バイアス時にエピタキシャル層２０とガードリ
ング層４０とのＰＮ接合により発生した空乏層７０の広
がりにより、逆方向特性の劣化を防いでいる。
４（ｂ）はこのＳＢＤの一部を省略した平面図である。
Ｎ++型のシリコン基板１０上に形成したＮ- 型のエピタ
キシャル層２０の表面に環状の熱酸化膜６０を形成し、
この熱酸化膜６０で囲まれたエピタキシャル層２０の表
面と接してショットキメタルとなる金属層５０を形成
し、ショットキ接合面３０を形成している。ショットキ
接合面３０の周縁は電界集中がおこりやすく、これに起
因して耐圧が低下するなど逆方向特性が劣化することを
防ぐため、ショットキ接合面３０の周囲には金属層５０
と接してＰ型のガードリング層４０を環状に形成するこ
とで、逆バイアス時にエピタキシャル層２０とガードリ
ング層４０とのＰＮ接合により発生した空乏層７０の広
がりにより、逆方向特性の劣化を防いでいる。
【０００５】ミキサ用など高周波用に適したＳＢＤに望
まれる電気特性として、順方向電圧が低いこと、耐圧が
高いこと、容量Ｃが小さいことなどが挙げられる。
まれる電気特性として、順方向電圧が低いこと、耐圧が
高いこと、容量Ｃが小さいことなどが挙げられる。
【０００６】このうち、ＳＢＤの容量Ｃは、次式により
与えられる。
与えられる。
【０００７】
【数１】
【０００８】ただし、Ｓ：コンデンサを形成する面積
ε0 ：真空誘電率 εS ：シリコンの比誘電率 Ｗ：空
乏層の距離。
ε0 ：真空誘電率 εS ：シリコンの比誘電率 Ｗ：空
乏層の距離。
【０００９】上記式から明らかなように、コンデンサを
形成する面積Ｓを小さくすることにより容量Ｃを小さく
することができる。
形成する面積Ｓを小さくすることにより容量Ｃを小さく
することができる。
【００１０】図４で示すＳＢＤにおいては、コンデンサ
を形成する面積Ｓは、ショットキ接合面３０の面積とガ
ードリング層４０の面積の和となり、ガードリング層４
０の外径ａが例えば５０μｍである場合、コンデンサを
形成する面積Ｓは６２５πμｍ2 となる。これに対し、
ガードリング層を形成しない場合、コンデンサを形成す
る面積Ｓはショットキ接合面３０の面積のみとなり、シ
ョットキ接合面３０の外径ｂが例えば３０μｍである場
合、コンデンサを形成する面積Ｓは２２５πμｍ2 とな
るため、ガードリング層を形成した場合と比べ、容量を
約３５％に低減することができる。しかしながら、ガー
ドリング層を形成しない場合、ショットキ接合面の周縁
に電界集中がおこり、耐圧が低下するなど逆方向特性が
劣化してしまうという問題がおこる。
を形成する面積Ｓは、ショットキ接合面３０の面積とガ
ードリング層４０の面積の和となり、ガードリング層４
０の外径ａが例えば５０μｍである場合、コンデンサを
形成する面積Ｓは６２５πμｍ2 となる。これに対し、
ガードリング層を形成しない場合、コンデンサを形成す
る面積Ｓはショットキ接合面３０の面積のみとなり、シ
ョットキ接合面３０の外径ｂが例えば３０μｍである場
合、コンデンサを形成する面積Ｓは２２５πμｍ2 とな
るため、ガードリング層を形成した場合と比べ、容量を
約３５％に低減することができる。しかしながら、ガー
ドリング層を形成しない場合、ショットキ接合面の周縁
に電界集中がおこり、耐圧が低下するなど逆方向特性が
劣化してしまうという問題がおこる。
【００１１】このため、上記式から容量Ｃを小さくする
別の手段として、空乏層の距離Ｗを大きくする方法が考
えられ、ＳＢＤの空乏層の距離Ｗは次式により与えられ
る。
別の手段として、空乏層の距離Ｗを大きくする方法が考
えられ、ＳＢＤの空乏層の距離Ｗは次式により与えられ
る。
【００１２】
【数２】
【００１３】ただし、ε0 ：真空誘電率 εS ：シリコ
ンの比誘電率 ｑ：電子の電荷量ＮD：不純物濃度 Ｖ
R ：逆方向電圧。
ンの比誘電率 ｑ：電子の電荷量ＮD：不純物濃度 Ｖ
R ：逆方向電圧。
【００１４】上記式から明らかなように、エピタキシャ
ル層の不純物濃度ＮD を大きく、すなわち比抵抗を小さ
くすることで、ＳＢＤの容量Ｃを小さくすることができ
る。
ル層の不純物濃度ＮD を大きく、すなわち比抵抗を小さ
くすることで、ＳＢＤの容量Ｃを小さくすることができ
る。
【００１５】図４で示すＳＢＤにおいては、エピタキシ
ャル層２０の不純物濃度ＮD が例えば５×１０15ｃ
ｍ-3、すなわち比抵抗が１．０Ωｃｍ程度である場合、
空乏層の距離Ｗは０．７μｍ程度となる。これに対し、
例えばエピタキシャル層の不純物濃度が例えば８×１０
14ｃｍ-3、すなわち比抵抗が５Ωｃｍ程度である場合、
空乏層の距離Ｗは２．２３μｍと広くなり、容量Ｃを約
３０％に小さくすることができる。しかしながら、エピ
タキシャル層２０の不純物濃度を小さく、すなわち比抵
抗を高くすると、バリアハイトが高くなり、順方向電圧
が高くなってしまうという別の問題が発生する。
ャル層２０の不純物濃度ＮD が例えば５×１０15ｃ
ｍ-3、すなわち比抵抗が１．０Ωｃｍ程度である場合、
空乏層の距離Ｗは０．７μｍ程度となる。これに対し、
例えばエピタキシャル層の不純物濃度が例えば８×１０
14ｃｍ-3、すなわち比抵抗が５Ωｃｍ程度である場合、
空乏層の距離Ｗは２．２３μｍと広くなり、容量Ｃを約
３０％に小さくすることができる。しかしながら、エピ
タキシャル層２０の不純物濃度を小さく、すなわち比抵
抗を高くすると、バリアハイトが高くなり、順方向電圧
が高くなってしまうという別の問題が発生する。
【００１６】
【発明が解決しようとする課題】上記説明したように、
ＳＢＤの容量を小さくする手段として、ガードリング層
を形成しないと逆方向特性が劣化し、エピタキシャル層
の比抵抗を高くすると順方向特性が劣化してしまうとい
う問題がおこる。
ＳＢＤの容量を小さくする手段として、ガードリング層
を形成しないと逆方向特性が劣化し、エピタキシャル層
の比抵抗を高くすると順方向特性が劣化してしまうとい
う問題がおこる。
【００１７】本発明は上記問題点を解決するものであ
り、順方向特性及び逆方向特性を劣化させることなく、
かつ容量も小さくすることができるＳＢＤを提供するこ
とを目的とする。
り、順方向特性及び逆方向特性を劣化させることなく、
かつ容量も小さくすることができるＳＢＤを提供するこ
とを目的とする。
【００１８】
【課題を解決するための手段】上記課題を解決するため
に本発明は、第１導電型の半導体基板上に形成した高抵
抗エピタキシャル層と、前記高抵抗エピタキシャル層上
に選択的に形成した低抵抗エピタキシャル層と、前記低
抵抗エピタキシャル層の端部から前記高抵抗エピタキシ
ャル層表面にかけて形成した第２導電型のガードリング
層と、前記低抵抗エピタキシャル層及び前記ガードリン
グ層と接する金属層を備えたＳＢＤである。高抵抗エピ
タキシャル層の比抵抗は２〜５Ωｃｍ、低抵抗エピタキ
シャル層の比抵抗は０．１〜１．０Ωｃｍであることが
好ましい。
に本発明は、第１導電型の半導体基板上に形成した高抵
抗エピタキシャル層と、前記高抵抗エピタキシャル層上
に選択的に形成した低抵抗エピタキシャル層と、前記低
抵抗エピタキシャル層の端部から前記高抵抗エピタキシ
ャル層表面にかけて形成した第２導電型のガードリング
層と、前記低抵抗エピタキシャル層及び前記ガードリン
グ層と接する金属層を備えたＳＢＤである。高抵抗エピ
タキシャル層の比抵抗は２〜５Ωｃｍ、低抵抗エピタキ
シャル層の比抵抗は０．１〜１．０Ωｃｍであることが
好ましい。
【００１９】上記説明したように本発明によれば、エピ
タキシャル層の不純物濃度を小さく、すなわち比抵抗を
高くすることにより、逆バイアス時に空乏層の広がりを
大きくすることができるため、容量Ｃを小さくすること
ができる。
タキシャル層の不純物濃度を小さく、すなわち比抵抗を
高くすることにより、逆バイアス時に空乏層の広がりを
大きくすることができるため、容量Ｃを小さくすること
ができる。
【００２０】また、低抵抗エピタキシャル層と金属層と
でショットキ接合面を形成するため、バリアハイトを下
げることができ、順方向電圧を低くすることができる。
でショットキ接合面を形成するため、バリアハイトを下
げることができ、順方向電圧を低くすることができる。
【００２１】また、低抵抗エピタキシャル層の端面は金
属層を均一に形成することが困難であるため、ショット
キ接合が不安定となり逆方向特性が劣化してしまうこと
を防ぐため、低抵抗エピタキシャル層の端面を含めてガ
ードリング層を形成することで、低抵抗エピタキシャル
層の端面を安定化し、逆方向特性が劣化することを防い
でいる。
属層を均一に形成することが困難であるため、ショット
キ接合が不安定となり逆方向特性が劣化してしまうこと
を防ぐため、低抵抗エピタキシャル層の端面を含めてガ
ードリング層を形成することで、低抵抗エピタキシャル
層の端面を安定化し、逆方向特性が劣化することを防い
でいる。
【００２２】また、前記低抵抗エピタキシャル層直下の
前記高抵抗エピタキシャル層内に前記高抵抗エピタキシ
ャル層の不純物濃度より高濃度の埋め込み層を形成する
ことが好ましい。これによれば、エピタキシャル層のシ
リーズ抵抗を小さくすることができ、大電流時における
順方向電圧も低くすることができる。
前記高抵抗エピタキシャル層内に前記高抵抗エピタキシ
ャル層の不純物濃度より高濃度の埋め込み層を形成する
ことが好ましい。これによれば、エピタキシャル層のシ
リーズ抵抗を小さくすることができ、大電流時における
順方向電圧も低くすることができる。
【００２３】
【発明の実施の形態】以下、本発明の一実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００２４】図１は本実施形態に係るＳＢＤの断面図で
ある。Ｎ++型のシリコン基板１０上の全面に形成した高
抵抗エピタキシャル層２１上に、低抵抗エピタキシャル
層２２を選択的に形成している。低抵抗エピタキシャル
層２２の端部から高抵抗エピタキシャル層２１の表面に
かけて、Ｐ型のガードリング層４０を環状に形成してい
る。高抵抗エピタキシャル層２１の周辺部には環状の熱
酸化膜６０を形成し、高抵抗エピタキシャル層２１の表
面に露出するガードリング層４０の一方の周縁を覆って
いる。低抵抗エピタキシャル層２２、及び高抵抗エピタ
キシャル層２１の表面に露出するガードリング層４０と
接してショットキメタルとなる金属層５０を形成し、シ
ョットキ接合面３０を形成している。ショットキメタル
には、例えばＴｉ、Ｍｏ、及びＣｒから選ばれる金属材
料が用いられる。各エピタキシャル層の比抵抗について
は、高抵抗エピタキシャル層２１が例えば２〜３Ωｃｍ
程度であるのに対して、低抵抗エピタキシャル層は例え
ば０．５Ωｃｍ程度とした。
ある。Ｎ++型のシリコン基板１０上の全面に形成した高
抵抗エピタキシャル層２１上に、低抵抗エピタキシャル
層２２を選択的に形成している。低抵抗エピタキシャル
層２２の端部から高抵抗エピタキシャル層２１の表面に
かけて、Ｐ型のガードリング層４０を環状に形成してい
る。高抵抗エピタキシャル層２１の周辺部には環状の熱
酸化膜６０を形成し、高抵抗エピタキシャル層２１の表
面に露出するガードリング層４０の一方の周縁を覆って
いる。低抵抗エピタキシャル層２２、及び高抵抗エピタ
キシャル層２１の表面に露出するガードリング層４０と
接してショットキメタルとなる金属層５０を形成し、シ
ョットキ接合面３０を形成している。ショットキメタル
には、例えばＴｉ、Ｍｏ、及びＣｒから選ばれる金属材
料が用いられる。各エピタキシャル層の比抵抗について
は、高抵抗エピタキシャル層２１が例えば２〜３Ωｃｍ
程度であるのに対して、低抵抗エピタキシャル層は例え
ば０．５Ωｃｍ程度とした。
【００２５】このように、低抵抗エピタキシャル層と金
属層とでショットキ接合を形成しているため、バリアハ
イトが下がり順方向電圧を低くすることができる。ま
た、低抵抗エピタキシャル層の端面を含んでガードリン
グ層を形成しているため、不安定な低抵抗エピタキシャ
ル層の端面をＰＮ接合で保護することができ、逆方向特
性が劣化することを防いでいる。
属層とでショットキ接合を形成しているため、バリアハ
イトが下がり順方向電圧を低くすることができる。ま
た、低抵抗エピタキシャル層の端面を含んでガードリン
グ層を形成しているため、不安定な低抵抗エピタキシャ
ル層の端面をＰＮ接合で保護することができ、逆方向特
性が劣化することを防いでいる。
【００２６】また、図２に別の実施形態を示しており、
低抵抗エピタキシャル層２２直下の高抵抗エピタキシャ
ル層２１からシリコン基板１０の界面にかけて、高抵抗
エピタキシャル層２１の不純物濃度より高濃度のＮ+ 型
埋め込み層８０を形成することにより、高抵抗エピタキ
シャル層２１内のシリーズ抵抗を小さくし、大電流時に
おける順方向電圧を低くすることができる。埋め込み層
８０は不純物濃度が７〜８×１０19ｃｍ-3程度となるよ
うリン（Ｐ）などのＮ型不純物をドーピングして形成し
た。
低抵抗エピタキシャル層２２直下の高抵抗エピタキシャ
ル層２１からシリコン基板１０の界面にかけて、高抵抗
エピタキシャル層２１の不純物濃度より高濃度のＮ+ 型
埋め込み層８０を形成することにより、高抵抗エピタキ
シャル層２１内のシリーズ抵抗を小さくし、大電流時に
おける順方向電圧を低くすることができる。埋め込み層
８０は不純物濃度が７〜８×１０19ｃｍ-3程度となるよ
うリン（Ｐ）などのＮ型不純物をドーピングして形成し
た。
【００２７】以下、図３を用いて本実施形態に係るＳＢ
Ｄの製造方法について説明する。図３（ａ）に示すよう
に、比抵抗が３〜５Ωｃｍ程度（不純物濃度が２〜３×
１０ 19ｃｍ-3程度）で厚さ４００μｍ程度のシリコン基
板１０上に、比抵抗が２〜３Ωｃｍ程度（不純物濃度が
１〜２×１０15ｃｍ-3程度）で厚さ３〜５μｍ程度の高
抵抗エピタキシャル層２１を成長させる。
Ｄの製造方法について説明する。図３（ａ）に示すよう
に、比抵抗が３〜５Ωｃｍ程度（不純物濃度が２〜３×
１０ 19ｃｍ-3程度）で厚さ４００μｍ程度のシリコン基
板１０上に、比抵抗が２〜３Ωｃｍ程度（不純物濃度が
１〜２×１０15ｃｍ-3程度）で厚さ３〜５μｍ程度の高
抵抗エピタキシャル層２１を成長させる。
【００２８】次いで、図３（ｂ）に示すように、高抵抗
エピタキシャル層２１上の全面に比抵抗が０．４〜０．
６Ωｃｍ程度（不純物濃度が２〜４×１０17ｃｍ-3程
度）で厚さ０．３〜０．７μｍ程度の低抵抗エピタキシ
ャル層（図示せず）を形成した後、高抵抗エピタキシャ
ル層２１上の周辺部をエッチングより除去し、選択的に
低抵抗エピタキシャル層２２を形成する。低抵抗エピタ
キシャル層２２は、熱酸化膜などのマスクを利用して選
択的に形成する方法を採用してもよい。
エピタキシャル層２１上の全面に比抵抗が０．４〜０．
６Ωｃｍ程度（不純物濃度が２〜４×１０17ｃｍ-3程
度）で厚さ０．３〜０．７μｍ程度の低抵抗エピタキシ
ャル層（図示せず）を形成した後、高抵抗エピタキシャ
ル層２１上の周辺部をエッチングより除去し、選択的に
低抵抗エピタキシャル層２２を形成する。低抵抗エピタ
キシャル層２２は、熱酸化膜などのマスクを利用して選
択的に形成する方法を採用してもよい。
【００２９】次に、図３（ｃ）に示すように、低抵抗エ
ピタキシャル層２２の端部、及び高抵抗エピタキシャル
層２１表面にかけて、ボロン（Ｂ）などのＰ型の不純物
を熱拡散またはイオン注入し、ガードリング層４０を形
成する。
ピタキシャル層２２の端部、及び高抵抗エピタキシャル
層２１表面にかけて、ボロン（Ｂ）などのＰ型の不純物
を熱拡散またはイオン注入し、ガードリング層４０を形
成する。
【００３０】この後、図３（ｄ）に示すように、低抵抗
エピタキシャル層２２、高抵抗エピタキシャル層２１の
表面に露出するガードリング層４０と接して、ショット
キメタルとなる金属層５０を形成し、ショットキ接合面
３０を得る。
エピタキシャル層２２、高抵抗エピタキシャル層２１の
表面に露出するガードリング層４０と接して、ショット
キメタルとなる金属層５０を形成し、ショットキ接合面
３０を得る。
【００３１】
【発明の効果】以上説明したように本発明によれば、Ｓ
ＢＤの順方向特性及び逆方向特性を向上させ、かつ容量
も小さくすることができる。このため、特にミキサ用、
検波用または高速スイッチング用など高周波用に適した
ＳＢＤを得ることができる。
ＢＤの順方向特性及び逆方向特性を向上させ、かつ容量
も小さくすることができる。このため、特にミキサ用、
検波用または高速スイッチング用など高周波用に適した
ＳＢＤを得ることができる。
【図１】本発明の実施形態に係るＳＢＤの断面図
【図２】本発明の他の実施形態に係るＳＢＤの断面図
【図３】本発明の実施形態に係るＳＢＤの製造方法説明
図
図
【図４】（ａ）一般的なＳＢＤの断面図 （ｂ）図４（ａ）のＳＢＤの一部を取り除いた平面図
１０ シリコン基板 ２０ エピタキシャル層 ２１ 高抵抗エピタキシャル層 ２２ 低抵抗エピタキシャル層 ３０ ショットキ接合面 ４０ ガードリング層 ５０ 金属層 ６０ 熱酸化膜 ７０ 空乏層 ８０ 埋め込み層
Claims (3)
- 【請求項１】 第１導電型の半導体基板上に形成した高
抵抗エピタキシャル層と、前記エピタキシャル層上に選
択的に形成した低抵抗エピタキシャル層と、前記低抵抗
エピタキシャル層の端部から前記エピタキシャル層表面
にかけて形成した第２導電型のガードリング層と、前記
低抵抗エピタキシャル層及び前記ガードリング層と接す
る金属層を備えたことを特徴とするショットキバリアダ
イオード。 - 【請求項２】 前記低抵抗エピタキシャル層直下の前記
高抵抗エピタキシャル層内に前記高抵抗エピタキシャル
層の不純物濃度より高濃度の埋め込み層を形成したこと
を特徴とするショットキバリアダイオード。 - 【請求項３】 前記高抵抗エピタキシャル層の比抵抗は
２〜５Ωｃｍ、前記低抵抗エピタキシャル層の比抵抗は
０．１〜１．０Ωｃｍである請求項１及び２記載のショ
ットキバリアダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13227799A JP3627572B2 (ja) | 1999-05-13 | 1999-05-13 | ショットキバリアダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13227799A JP3627572B2 (ja) | 1999-05-13 | 1999-05-13 | ショットキバリアダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323727A true JP2000323727A (ja) | 2000-11-24 |
| JP3627572B2 JP3627572B2 (ja) | 2005-03-09 |
Family
ID=15077530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13227799A Expired - Fee Related JP3627572B2 (ja) | 1999-05-13 | 1999-05-13 | ショットキバリアダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3627572B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246609A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Inter Electronics Corp | 半導体装置 |
| JP2003504855A (ja) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 |
| JP2006505955A (ja) * | 2002-11-06 | 2006-02-16 | インターナショナル レクティファイアー コーポレイション | チップスケールのショットキーデバイス |
| JP2008135592A (ja) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | ショットキバリア半導体装置 |
| CN100437221C (zh) * | 2005-10-14 | 2008-11-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其制造方法 |
| WO2014038225A1 (ja) * | 2012-09-06 | 2014-03-13 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
-
1999
- 1999-05-13 JP JP13227799A patent/JP3627572B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504855A (ja) * | 1999-07-03 | 2003-02-04 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 |
| JP2002246609A (ja) * | 2001-02-13 | 2002-08-30 | Nippon Inter Electronics Corp | 半導体装置 |
| JP4614554B2 (ja) * | 2001-02-13 | 2011-01-19 | 日本インター株式会社 | 半導体装置 |
| JP2006505955A (ja) * | 2002-11-06 | 2006-02-16 | インターナショナル レクティファイアー コーポレイション | チップスケールのショットキーデバイス |
| US8921969B2 (en) | 2002-11-06 | 2014-12-30 | Siliconix Technology C. V. | Chip-scale Schottky device |
| CN100437221C (zh) * | 2005-10-14 | 2008-11-26 | 群康科技(深圳)有限公司 | 液晶显示装置及其制造方法 |
| JP2008135592A (ja) * | 2006-11-29 | 2008-06-12 | Shindengen Electric Mfg Co Ltd | ショットキバリア半導体装置 |
| WO2014038225A1 (ja) * | 2012-09-06 | 2014-03-13 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3627572B2 (ja) | 2005-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221688B1 (en) | Diode and method for manufacturing the same | |
| TWI362737B (en) | High energy esd structure | |
| US7588958B2 (en) | Schottky barrier diode and manufacturing method thereof | |
| US20030045035A1 (en) | Novel edge termination structure for semiconductor devices | |
| US20040031971A1 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| CN106531813A (zh) | 半导体装置 | |
| JPH0734479B2 (ja) | 半導体デバイス | |
| TW201351665A (zh) | 具有相反極性蕭基二極體場防護環之蕭基二極體 | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| US6727525B1 (en) | Diode comprising a metal semiconductor contact and a method for the production thereof | |
| US20210098579A1 (en) | Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers | |
| JP2000323727A (ja) | ショットキバリアダイオード | |
| US10304971B2 (en) | High speed Schottky rectifier | |
| JPH06283727A (ja) | 電力用半導体素子 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| JP2000294805A (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3947921B2 (ja) | ショットキバリアを有する半導体装置 | |
| JPH09283771A (ja) | ショットキーバリアダイオード | |
| JPH04233281A (ja) | 半導体装置 | |
| JPH03185870A (ja) | 半導体装置 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP2004221456A (ja) | 半導体装置 | |
| JPH0969637A (ja) | ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20041116 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20041129 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20091217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20101217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20111217 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20121217 |
|
| LAPS | Cancellation because of no payment of annual fees |