JP2003504855A - 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 - Google Patents
金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法Info
- Publication number
- JP2003504855A JP2003504855A JP2001508515A JP2001508515A JP2003504855A JP 2003504855 A JP2003504855 A JP 2003504855A JP 2001508515 A JP2001508515 A JP 2001508515A JP 2001508515 A JP2001508515 A JP 2001508515A JP 2003504855 A JP2003504855 A JP 2003504855A
- Authority
- JP
- Japan
- Prior art keywords
- zone
- diode
- electrode
- semiconductor substrate
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 19
- 230000015556 catabolic process Effects 0.000 claims description 17
- 238000005520 cutting process Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- -1 argon ions Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
ダイオードは２つの金属電極（５、６）の間に配置された半導体基板を有しており、この半導体基板は高濃度にドープされた第１のゾーン（３）と、同じ導電型で低濃度にドープされた第２のゾーン（１）と、同じ導電型で第２のゾーン（１）よりも低濃度にドープされた第３のゾーン（２）とを有しており、第１のゾーンは第１の電極（６）へのオーム抵抗性の接合領域を形成しており、第２のゾーンは第２の電極（５）への整流性の接合領域を有しており、第３のゾーン（２）は第１のゾーン（３）と第２のゾーン（１）とを分離しており、第２のゾーン（１）は第２の電極（５）と第３のゾーン（２）との間に挿入されている。
Description
【０００１】
従来の技術
本発明は、第１のゾーンは高濃度にドープされて第１の電極に対するオーム抵
抗性の接合領域を形成しており、第２のゾーンは同じ導電型で低濃度にドープさ
れて第２の電極に対する整流性の接合領域を形成している、２つの金属電極の間
に配置された半導体基板を備えたダイオードに関する。
抗性の接合領域を形成しており、第２のゾーンは同じ導電型で低濃度にドープさ
れて第２の電極に対する整流性の接合領域を形成している、２つの金属電極の間
に配置された半導体基板を備えたダイオードに関する。
【０００２】
この種の半導体ダイオードはショットキーダイオードとも称され、以前から周
知である。このダイオードは順方向での僅かな電圧降下と短いターンオフ時間と
を特徴としている。なぜならこれはｐｎダイオードまたはｐｉｎダイオードとは
異なり、少数キャリアを低下させて電流を止める必要がないからである。
知である。このダイオードは順方向での僅かな電圧降下と短いターンオフ時間と
を特徴としている。なぜならこれはｐｎダイオードまたはｐｉｎダイオードとは
異なり、少数キャリアを低下させて電流を止める必要がないからである。
【０００３】
図４にはこのようなダイオードの簡単な実施例が示されている。高濃度にドー
プされたゾーン３の上方に低濃度にドープされたゾーン１が存在している。これ
ら２つのゾーン上にそれぞれ１つずつ薄い金属層、例えばアルミニウムから成る
層が堆積されている。基板の下面の金属層は第１の電極６を形成しており、この
電極は上方に位置する半導体基板のゾーン３とオーム抵抗的に接触している。半
導体の表面の金属層は第２の電極５を形成しており、この電極はゾーン１ととも
にダイオード特性を備えた金属‐半導体コンタクト部を形成している。第１の電
極６はダイオードのカソードであり、第２の電極５はダイオードのアノードであ
る。
プされたゾーン３の上方に低濃度にドープされたゾーン１が存在している。これ
ら２つのゾーン上にそれぞれ１つずつ薄い金属層、例えばアルミニウムから成る
層が堆積されている。基板の下面の金属層は第１の電極６を形成しており、この
電極は上方に位置する半導体基板のゾーン３とオーム抵抗的に接触している。半
導体の表面の金属層は第２の電極５を形成しており、この電極はゾーン１ととも
にダイオード特性を備えた金属‐半導体コンタクト部を形成している。第１の電
極６はダイオードのカソードであり、第２の電極５はダイオードのアノードであ
る。
【０００４】
この種のモジュールを逆方向（阻止方向）で駆動する場合、所定の限界電圧で
、一方側の急激なｐｎ接合の発生に相応してアバランシェ増幅による強い逆方向
電流の上昇が発生する。ただしこのような電流の上昇を発生させる限界電圧は、
たいていの場合ゾーン１で選択されたドープ濃度に相応して予測される値よりも
格段に小さい。この差は典型的には係数３程度である。その理由として、電極５
、６の縁部に電界強度の過上昇が発生することが挙げられる。したがってアバラ
ンシェ増幅がモジュールの縁部で始まる。その結果、図４に示されている構造を
有するダイオードはブレークダウン電圧の下方で高い逆方向電流を示す。アバラ
ンシェブレークダウンの際には高い損失電力がダイオードの縁部で発生する。こ
れは全ブレークダウン電流がこの領域に集中するためである。したがって図４に
示されている簡単な構造のダイオードは電圧制限素子としては適していない。
、一方側の急激なｐｎ接合の発生に相応してアバランシェ増幅による強い逆方向
電流の上昇が発生する。ただしこのような電流の上昇を発生させる限界電圧は、
たいていの場合ゾーン１で選択されたドープ濃度に相応して予測される値よりも
格段に小さい。この差は典型的には係数３程度である。その理由として、電極５
、６の縁部に電界強度の過上昇が発生することが挙げられる。したがってアバラ
ンシェ増幅がモジュールの縁部で始まる。その結果、図４に示されている構造を
有するダイオードはブレークダウン電圧の下方で高い逆方向電流を示す。アバラ
ンシェブレークダウンの際には高い損失電力がダイオードの縁部で発生する。こ
れは全ブレークダウン電流がこの領域に集中するためである。したがって図４に
示されている簡単な構造のダイオードは電圧制限素子としては適していない。
【０００５】
こうした問題点の周知の解決手段は図５に示された構造である。こうした構造
は例えば B.J.Baliga, Power Semiconductor Devices, PWS Publishing Company
, Boston, USA, 1995 から知られる。ここではｎ型にドープされたゾーン１内へ
付加的にリング状に延在するｐ型にドープされた層７が埋め込まれている。アノ
ード５はプレーナ技術による通常のステップで、一方ではｎ型にドープされた第
２のゾーン１とｐ型にドープされた層７とにコンタクト接続されており、他方で
はアノード５の外側縁部が半導体基板の表面の酸化層８上に位置している。延在
するｐ型ドープ層７はガードリングと称される。このようにして縁部の電界強度
の低減が達成される。アバランシェブレークダウンは有利にはもはや縁部では発
生せず、電流は均一にガードリング７内の第２のゾーン１の表面にわたって分布
するようになる。縁部での局所的なブレークダウンは所望のブレークダウン限界
電圧を下回る電圧でも発生しないので、ガードリングを備えたショットキーダイ
オードは電圧制限に使用される。
は例えば B.J.Baliga, Power Semiconductor Devices, PWS Publishing Company
, Boston, USA, 1995 から知られる。ここではｎ型にドープされたゾーン１内へ
付加的にリング状に延在するｐ型にドープされた層７が埋め込まれている。アノ
ード５はプレーナ技術による通常のステップで、一方ではｎ型にドープされた第
２のゾーン１とｐ型にドープされた層７とにコンタクト接続されており、他方で
はアノード５の外側縁部が半導体基板の表面の酸化層８上に位置している。延在
するｐ型ドープ層７はガードリングと称される。このようにして縁部の電界強度
の低減が達成される。アバランシェブレークダウンは有利にはもはや縁部では発
生せず、電流は均一にガードリング７内の第２のゾーン１の表面にわたって分布
するようになる。縁部での局所的なブレークダウンは所望のブレークダウン限界
電圧を下回る電圧でも発生しないので、ガードリングを備えたショットキーダイ
オードは電圧制限に使用される。
【０００６】
ただしこの種のダイオードの製造には高いコストがかかる。というのは、１つ
にはゾーン１のような平坦で低濃度のドープゾーンをゾーン３のような高濃度の
ドープゾーンの上方に製造することは、一般にエピタキシプロセスを適用しなけ
ればならないため複雑である点が挙げられる。さらにガードリング７をパターニ
ングして埋め込まなければならず、また酸化層８をパターニングし、続いてアノ
ード５を所望の形状でその上に堆積できるようにしなければならない。
にはゾーン１のような平坦で低濃度のドープゾーンをゾーン３のような高濃度の
ドープゾーンの上方に製造することは、一般にエピタキシプロセスを適用しなけ
ればならないため複雑である点が挙げられる。さらにガードリング７をパターニ
ングして埋め込まなければならず、また酸化層８をパターニングし、続いてアノ
ード５を所望の形状でその上に堆積できるようにしなければならない。
【０００７】
本発明の利点
本発明によれば、電圧制限素子として適しており簡単かつ低コストに製造でき
る冒頭に言及した形式のダイオードが提供される。こうした利点は、本発明のダ
イオードで第１のゾーンおよび第２のゾーンが半導体基板の第３のゾーンによっ
て分離されており、この第３のゾーンは同じ導電型で第２のゾーンよりも低濃度
にドープされていることにより達成される。
る冒頭に言及した形式のダイオードが提供される。こうした利点は、本発明のダ
イオードで第１のゾーンおよび第２のゾーンが半導体基板の第３のゾーンによっ
て分離されており、この第３のゾーンは同じ導電型で第２のゾーンよりも低濃度
にドープされていることにより達成される。
【０００８】
個々のゾーンの寸法およびドープ濃度を適切に選択することにより、第２の電
極から第３のゾーンへの接合領域でのブレークダウン電圧は第２の電極から高濃
度にドープされた第２のゾーンへの接合領域でのブレークダウン電圧よりも大き
いことが保証される。このため第２のゾーンがブレークダウン電圧に達した場合
にも第３のゾーンに接する第２の電極の縁部での縁部電界強度は第２のゾーンに
接する領域の電界強度よりも小さく、アバランシェブレークダウンは第２のゾー
ン内でしか発生しない。
極から第３のゾーンへの接合領域でのブレークダウン電圧は第２の電極から高濃
度にドープされた第２のゾーンへの接合領域でのブレークダウン電圧よりも大き
いことが保証される。このため第２のゾーンがブレークダウン電圧に達した場合
にも第３のゾーンに接する第２の電極の縁部での縁部電界強度は第２のゾーンに
接する領域の電界強度よりも小さく、アバランシェブレークダウンは第２のゾー
ン内でしか発生しない。
【０００９】
したがって周知のガードリングおよびこのガードリングの製造に必要なプロセ
スステップを省略することができる。本発明のダイオードは同じ導電型のゾーン
しか必要としないので、唯一のドーパント剤を使用するだけでよい。
スステップを省略することができる。本発明のダイオードは同じ導電型のゾーン
しか必要としないので、唯一のドーパント剤を使用するだけでよい。
【００１０】
有利には寸法およびゾーンのドープ濃度は第２の電極と第３のゾーンとのコン
タクト領域で計算されるブレークダウン電圧が第２の電極と第２のゾーンとのコ
ンタクト領域でのブレークダウン電圧の少なくとも３倍の大きさとなるように選
定される。
タクト領域で計算されるブレークダウン電圧が第２の電極と第２のゾーンとのコ
ンタクト領域でのブレークダウン電圧の少なくとも３倍の大きさとなるように選
定される。
【００１１】
第１の実施形態によれば、第２のゾーンは第３のゾーンの表面上方で隆起して
おり、第２の電極は蓋状に第２のゾーンをカバーしており、かつ第３のゾーンに
接触して包囲するフランジを有している。この種のダイオードは例えば、最初に
第２のゾーンを第３のゾーンの全表面上に形成し、続いて局所的に除去し、第３
のゾーンを局所的に再び露出させる製造プロセスにより形成される。
おり、第２の電極は蓋状に第２のゾーンをカバーしており、かつ第３のゾーンに
接触して包囲するフランジを有している。この種のダイオードは例えば、最初に
第２のゾーンを第３のゾーンの全表面上に形成し、続いて局所的に除去し、第３
のゾーンを局所的に再び露出させる製造プロセスにより形成される。
【００１２】
局所的な除去のステップはブレードソーを用いた切削またはマスキングプロセ
スおよびエッチングプロセスを含む。
スおよびエッチングプロセスを含む。
【００１３】
第２の実施形態では、第２のゾーンはプレーナかつアイランド状に第３のゾー
ン内へ埋め込まれており、第２の電極は平坦でありかつ縁部領域で第３のゾーン
に接触している。このダイオードは例えば、ドーパント剤を第３のゾーンの濃度
でドープされた半導体基板の表面上に堆積し、このドーパントを拡散させる製造
プロセスにより形成される。
ン内へ埋め込まれており、第２の電極は平坦でありかつ縁部領域で第３のゾーン
に接触している。このダイオードは例えば、ドーパント剤を第３のゾーンの濃度
でドープされた半導体基板の表面上に堆積し、このドーパントを拡散させる製造
プロセスにより形成される。
【００１４】
電極と半導体基板とのコンタクト接続を改善するために、有利には少なくとも
１つの電極が酸素を含まない半導体基板の表面に被着される。通常は半導体結晶
上に存在する酸素を除去するために、スパッタリング、超高真空での加熱、また
は適切なエッチングによる表面処理が課題となる。スパッタリング処理（例えば
アルゴンイオンによるスパッタリング）は特に続いて電極を金属のスパッタリン
グにより半導体基板上に形成する場合に簡単かつ有利である。
１つの電極が酸素を含まない半導体基板の表面に被着される。通常は半導体結晶
上に存在する酸素を除去するために、スパッタリング、超高真空での加熱、また
は適切なエッチングによる表面処理が課題となる。スパッタリング処理（例えば
アルゴンイオンによるスパッタリング）は特に続いて電極を金属のスパッタリン
グにより半導体基板上に形成する場合に簡単かつ有利である。
【００１５】
本発明の別の特徴および利点を以下に図示の実施例に則して説明する。
【００１６】
図面
図１、図２、図３にはそれぞれ本発明の半導体ダイオードの構造が断面図で示
されている。図４、図５には前述した通り従来のショットキーダイオードの同様
の断面図が示されている。
されている。図４、図５には前述した通り従来のショットキーダイオードの同様
の断面図が示されている。
【００１７】
実施例の説明
図１には本発明のダイオードが概略的な断面図で示されている。高濃度でｎ型
にドープされたいわゆるｎ＋の幅Ｗ３の第１の半導体ゾーン３の上方に、低濃度
でｎ型にドープされたいわゆるｎ−の幅Ｗ２の第３のゾーン２が存在している。
ここで幅Ｗ３は有利には幅Ｗ２より小さい。
にドープされたいわゆるｎ＋の幅Ｗ３の第１の半導体ゾーン３の上方に、低濃度
でｎ型にドープされたいわゆるｎ−の幅Ｗ２の第３のゾーン２が存在している。
ここで幅Ｗ３は有利には幅Ｗ２より小さい。
【００１８】
このことは製造上の観点から有利である。なぜなら第１のゾーンの形成はドー
パント原子が表面からｎ−ドープ基板内へ拡散することにより行われ、これに対
して低濃度にドープされた薄い層を高濃度にドープされた支持体上に形成するに
は複雑なエピタキシプロセスの適用が必要となるからである。
パント原子が表面からｎ−ドープ基板内へ拡散することにより行われ、これに対
して低濃度にドープされた薄い層を高濃度にドープされた支持体上に形成するに
は複雑なエピタキシプロセスの適用が必要となるからである。
【００１９】
ゾーン２の上方には平均的な濃度でｎ型にドープされたいわゆるｎの幅Ｗ１の
第２のゾーン１が存在している。このゾーンはアノード５の薄い金属層とともに
図示のダイオードの本来のショットキーコンタクトを形成している。ゾーン１は
幅およびドープ濃度に関して所望の阻止電圧ＵＺが得られるように構成されてい
る。
第２のゾーン１が存在している。このゾーンはアノード５の薄い金属層とともに
図示のダイオードの本来のショットキーコンタクトを形成している。ゾーン１は
幅およびドープ濃度に関して所望の阻止電圧ＵＺが得られるように構成されてい
る。
【００２０】
基板の全ての縁部に深さＴの凹部４が切削されている。この凹部は第２のゾー
ン１を通って低濃度でｎ型にドープされた第３のゾーン２へ達している。アノー
ド５は蓋状にゾーン１の表面全体にわたって延在しており、凹部４の領域では垂
直方向の側方エッジ９を有している。凹部４内で露出している第３のゾーン２の
表面は蓋状部分のフランジ１０によりカバーされている。
ン１を通って低濃度でｎ型にドープされた第３のゾーン２へ達している。アノー
ド５は蓋状にゾーン１の表面全体にわたって延在しており、凹部４の領域では垂
直方向の側方エッジ９を有している。凹部４内で露出している第３のゾーン２の
表面は蓋状部分のフランジ１０によりカバーされている。
【００２１】
第２のゾーン３の下面のメタライゼーション層はダイオードのカソード６を形
成している。
成している。
【００２２】
凹部４の領域で低減されている幅ＷＲ２と低濃度でｎ型にドープされた第３の
ゾーン２のドープ濃度とは、アノード５と第３のゾーン２との直接の接合領域で
アノード５から第２のゾーン１への接合領域でのブレークダウン電圧ＵＺの少な
くとも３倍の大きさのブレークダウン電圧ＵＺＲが生じるように選定されている
。この理由は、前述したように、縁部領域すなわちフランジ１０および側方エッ
ジ９の領域での電界強度をアノードの中央部での電界強度よりも小さくして、第
２のゾーン１でのアバランシェブレークダウンを制限するためである。
ゾーン２のドープ濃度とは、アノード５と第３のゾーン２との直接の接合領域で
アノード５から第２のゾーン１への接合領域でのブレークダウン電圧ＵＺの少な
くとも３倍の大きさのブレークダウン電圧ＵＺＲが生じるように選定されている
。この理由は、前述したように、縁部領域すなわちフランジ１０および側方エッ
ジ９の領域での電界強度をアノードの中央部での電界強度よりも小さくして、第
２のゾーン１でのアバランシェブレークダウンを制限するためである。
【００２３】
さらにｐｎダイオードの場合とは異なってショットキーダイオードの逆方向電
流の主成分はバリアの高さ（熱電子電流）によって求められ、しかもこのバリア
の高さは阻止電圧に依存しているので（鏡面電荷によるバリアの低減）、アノー
ド５の縁部の第３のゾーン２への接合領域の逆方向電流は第２のゾーン１の中央
領域の逆方向電流よりも小さい。
流の主成分はバリアの高さ（熱電子電流）によって求められ、しかもこのバリア
の高さは阻止電圧に依存しているので（鏡面電荷によるバリアの低減）、アノー
ド５の縁部の第３のゾーン２への接合領域の逆方向電流は第２のゾーン１の中央
領域の逆方向電流よりも小さい。
【００２４】
図示のダイオードは次のように製造される。均一にｎ−ドープされた半導体基
板から基板の表面近傍の層へドーパント原子が埋め込まれる。この埋め込みは例
えば表面にドーパント原子を印加して続いて拡散させるか、またはイオンインプ
ランテーションすることにより行われる。これによりガウスプロフィルを備えた
濃度分布が得られる。このようにしてドープされた２つの表面ゾーンと不変のド
ーパント濃度を有する中央のゾーンとを備えた半導体基板が得られる。２つの表
面ゾーンはダイオード完成後のゾーン１、３に相応し、中央のゾーンは第３のゾ
ーン２する。
板から基板の表面近傍の層へドーパント原子が埋め込まれる。この埋め込みは例
えば表面にドーパント原子を印加して続いて拡散させるか、またはイオンインプ
ランテーションすることにより行われる。これによりガウスプロフィルを備えた
濃度分布が得られる。このようにしてドープされた２つの表面ゾーンと不変のド
ーパント濃度を有する中央のゾーンとを備えた半導体基板が得られる。２つの表
面ゾーンはダイオード完成後のゾーン１、３に相応し、中央のゾーンは第３のゾ
ーン２する。
【００２５】
これに続くステップでは２つの表面ゾーンのうち低濃度にドープされたゾーン
が局所的に除去され、ドープ濃度不変の第３のゾーンが露出される。こうした局
所的な除去のステップはブレードソーを用いて例えば複数の溝を基板表面に切削
することにより行われる。溝の間にアイランド状に隆起した高いドープ濃度を有
する領域が残ることになる。
が局所的に除去され、ドープ濃度不変の第３のゾーンが露出される。こうした局
所的な除去のステップはブレードソーを用いて例えば複数の溝を基板表面に切削
することにより行われる。溝の間にアイランド状に隆起した高いドープ濃度を有
する領域が残ることになる。
【００２６】
当該の表面に堆積されるショットキーコンタクトの特性を改善するために、切
削に続けて半導体表面の表面エッチング（Anaetung）を行うことができる。これ
により結晶構造内部への切削によって障害を受けた表面が除去され、その下方の
損なわれていない結晶領域が露出される。
削に続けて半導体表面の表面エッチング（Anaetung）を行うことができる。これ
により結晶構造内部への切削によって障害を受けた表面が除去され、その下方の
損なわれていない結晶領域が露出される。
【００２７】
凹部の形成はウェットケミカルエッチングまたは気相エッチングなどの他のプ
ロセスにより相応のマスク技術を使用して行うことができる。
ロセスにより相応のマスク技術を使用して行うことができる。
【００２８】
電極５、６を被着する前に付加的に適切な基板の表面処理、例えばフッ化水素
酸ＨＦでのエッチングまたは超高真空でのアニーリングなどを行うことができる
。これにより通常ならば基板表面につねに存在する酸素が除去され、ショットキ
ーコンタクトに対する改善された表面特性が得られる。
酸ＨＦでのエッチングまたは超高真空でのアニーリングなどを行うことができる
。これにより通常ならば基板表面につねに存在する酸素が除去され、ショットキ
ーコンタクトに対する改善された表面特性が得られる。
【００２９】
続いて基板の２つの表面に金属層が設けられる。このために有利にはスパッタ
リングプロセスが使用される。これは金属を堆積する前に、例えばアルゴンイオ
ンによる通常の酸化層のスパッタリング除去をその場で行うことができるからで
ある。金属層の堆積後、基板を個々のモジュールとして通常のように個別化する
。このために局所的な除去のステップと同様に有利にはブレードソーが使用され
、基板はそれぞれ予め切削された凹部の中央で相互に切断される（ダイシング）
。基板のダイシングに使用されるブレードソーのブレードは凹部４を切削するの
に使用されるブレードよりも格段に狭い。基板のダイシング後、図１に断面図で
示されている構造が得られる。
リングプロセスが使用される。これは金属を堆積する前に、例えばアルゴンイオ
ンによる通常の酸化層のスパッタリング除去をその場で行うことができるからで
ある。金属層の堆積後、基板を個々のモジュールとして通常のように個別化する
。このために局所的な除去のステップと同様に有利にはブレードソーが使用され
、基板はそれぞれ予め切削された凹部の中央で相互に切断される（ダイシング）
。基板のダイシングに使用されるブレードソーのブレードは凹部４を切削するの
に使用されるブレードよりも格段に狭い。基板のダイシング後、図１に断面図で
示されている構造が得られる。
【００３０】
具体的な実施例の数値を挙げると、シリコンから成るショットキーダイオード
の製造には４８Ｖの制限電圧が採用される。均一なドープ濃度１．８×１０１５ ／ｃｍ３、ウェハ厚さＷ１＋Ｗ２＋Ｗ３＝１２０μｍの基板内でドープ物質がゾ
ーン１（前面）およびゾーン３（後面）へ印加および拡散により埋め込まれる。
ガウス分布型のドープ濃度プロフィルがゾーン１、３で得られる。ｎドープされ
た第２のゾーン１では表面濃度は１．０７５×１０１６／ｃｍ３、ｎ＋ドープさ
れた第１のゾーン３の表面濃度は１×１０２０／ｃｍ３に選定されている。拡散
長さはどちらの場合にも１７μｍである。第２のゾーン１をリング状に包囲する
凹部４の深さＴは３５μｍである。個々のモジュールをダイシングする前の凹部
４の幅は約１００μｍである。電極５、６ははんだ付け可能な層の系から成り、
Ｃｒ、ＮｉＶ、Ａｇから成る層の厚さはそれぞれ約８０ｎｍ、約１５０ｎｍ、約
８０ｎｍである。ダイオードを相互に分離する際には、例えば４０μｍ幅の狭い
ブレードのブレードソーが使用され、これにより凹部４とこの凹部内で露出され
金属でカバーされた第３のゾーン２の表面とが得られる。
の製造には４８Ｖの制限電圧が採用される。均一なドープ濃度１．８×１０１５ ／ｃｍ３、ウェハ厚さＷ１＋Ｗ２＋Ｗ３＝１２０μｍの基板内でドープ物質がゾ
ーン１（前面）およびゾーン３（後面）へ印加および拡散により埋め込まれる。
ガウス分布型のドープ濃度プロフィルがゾーン１、３で得られる。ｎドープされ
た第２のゾーン１では表面濃度は１．０７５×１０１６／ｃｍ３、ｎ＋ドープさ
れた第１のゾーン３の表面濃度は１×１０２０／ｃｍ３に選定されている。拡散
長さはどちらの場合にも１７μｍである。第２のゾーン１をリング状に包囲する
凹部４の深さＴは３５μｍである。個々のモジュールをダイシングする前の凹部
４の幅は約１００μｍである。電極５、６ははんだ付け可能な層の系から成り、
Ｃｒ、ＮｉＶ、Ａｇから成る層の厚さはそれぞれ約８０ｎｍ、約１５０ｎｍ、約
８０ｎｍである。ダイオードを相互に分離する際には、例えば４０μｍ幅の狭い
ブレードのブレードソーが使用され、これにより凹部４とこの凹部内で露出され
金属でカバーされた第３のゾーン２の表面とが得られる。
【００３１】
アイランド状の第２のゾーン１がその間に存在する第３のゾーン２の領域によ
り分離された表面はプレーナのパターニングによっても達成することができる。
この実施例は図２に示されている。ここではｎドープされた第２のゾーン１とｎ − ドープされた第３のゾーン２とが共通の平坦な表面を有しており、この表面で
はアノード５が第２のゾーン１の全体、縁部領域１１、および第３のゾーン２の
表面の一部をカバーしている。こうした構成から得られる効果は図１のケースと
同様である。ゾーン１、３に対するドープ濃度プロフィルは図１に関して上述し
たように選定される。その際に低濃度にドープされるゾーンの幅はさらに幾分小
さく選定してもよい（４８Ｖのブレークダウン電圧ＵＺに対してＷ１＋Ｗ２≧８
μｍでなければならない）。重要なのはアノード５が全ての方向で第２のゾーン
１の側方の拡散に関して突出しており、縁部領域１１が第３のゾーン２の表面で
第２のゾーン１を完全に包囲するリングを形成することである。
り分離された表面はプレーナのパターニングによっても達成することができる。
この実施例は図２に示されている。ここではｎドープされた第２のゾーン１とｎ − ドープされた第３のゾーン２とが共通の平坦な表面を有しており、この表面で
はアノード５が第２のゾーン１の全体、縁部領域１１、および第３のゾーン２の
表面の一部をカバーしている。こうした構成から得られる効果は図１のケースと
同様である。ゾーン１、３に対するドープ濃度プロフィルは図１に関して上述し
たように選定される。その際に低濃度にドープされるゾーンの幅はさらに幾分小
さく選定してもよい（４８Ｖのブレークダウン電圧ＵＺに対してＷ１＋Ｗ２≧８
μｍでなければならない）。重要なのはアノード５が全ての方向で第２のゾーン
１の側方の拡散に関して突出しており、縁部領域１１が第３のゾーン２の表面で
第２のゾーン１を完全に包囲するリングを形成することである。
【００３２】
本発明のショットキーダイオードの第３の実施例が図３に示されている。この
実施例は図２の実施例に相応している。ここでは付加的に例えばＳｉＯ２から成
る絶縁層８が半導体基板の縁部に設けられており、この絶縁層上にアノード５の
縁部が延在している。したがってこの実施例では、縁部が高オーム抵抗性の第３
のゾーン２による電界強度の低減手段に加えてさらにフィールドプレートの効果
が得られる。
実施例は図２の実施例に相応している。ここでは付加的に例えばＳｉＯ２から成
る絶縁層８が半導体基板の縁部に設けられており、この絶縁層上にアノード５の
縁部が延在している。したがってこの実施例では、縁部が高オーム抵抗性の第３
のゾーン２による電界強度の低減手段に加えてさらにフィールドプレートの効果
が得られる。
【００３３】
ここで説明したダイオードおよびその製造方法、特に図１の手法はシリコンを
有するダイオードの製造にも適しているが、特にシリコンカーバイドを半導体材
料として有するダイオードの製造に適している。この種のＳｉＣダイオードは高
温および高電圧（５０Ｖ以上）での適用に対して特に重要である。このような電
圧のもとでは従来のシリコンから成るダイオードは高い逆方向電流および阻止損
失のために使用が困難となっている。ここでシリコンカーバイドはドーパント原
子の拡散係数が低いために半導体材料として良好に適している。ただし拡散係数
が低いと同時にこの材料の処理は困難となる。なぜならドーパント剤を半導体基
板の表面へ印加して拡散させるドープが阻害されたり不可能となったりするから
である。したがって図１に示されている構造のシリコンカーバイドから成るショ
ットキーダイオードを製造するには、ゾーン１、２をエピタキシによりＳｉＣ基
板上に堆積する。その場合凹部４の形成は例えばフッ素を含有するガスに基づく
ドライエッチングにより行われる。
有するダイオードの製造にも適しているが、特にシリコンカーバイドを半導体材
料として有するダイオードの製造に適している。この種のＳｉＣダイオードは高
温および高電圧（５０Ｖ以上）での適用に対して特に重要である。このような電
圧のもとでは従来のシリコンから成るダイオードは高い逆方向電流および阻止損
失のために使用が困難となっている。ここでシリコンカーバイドはドーパント原
子の拡散係数が低いために半導体材料として良好に適している。ただし拡散係数
が低いと同時にこの材料の処理は困難となる。なぜならドーパント剤を半導体基
板の表面へ印加して拡散させるドープが阻害されたり不可能となったりするから
である。したがって図１に示されている構造のシリコンカーバイドから成るショ
ットキーダイオードを製造するには、ゾーン１、２をエピタキシによりＳｉＣ基
板上に堆積する。その場合凹部４の形成は例えばフッ素を含有するガスに基づく
ドライエッチングにより行われる。
【図１】
本発明の半導体ダイオードの構造の断面図である。
【図２】
本発明の半導体ダイオードの構造の断面図である。
【図３】
本発明の半導体ダイオードの構造の断面図である。
【図４】
従来のショットキーダイオードの断面図である。
【図５】
従来のショットキーダイオードの断面図である。
Claims (16)
- 【請求項１】 第１のゾーン（３）は高濃度にドープされて第１の電極（６
）に対するオーム抵抗性の接合領域を形成しており、第２のゾーン（１）は同じ
導電型で低濃度にドープされて第２の電極（５）に対する整流性の接合領域を形
成している、 ２つの金属電極（５、６）の間に配置された半導体基板を備えたダイオードにお
いて、 ２つのゾーン（１、３）は同じ導電型で第２のゾーン（１）よりも低濃度にド
ープされた半導体基板の第３のゾーン（２）によって分離されており、 第２のゾーン（１）は第２の電極（５）と第３のゾーン（２）との間に含まれ
ている、 ことを特徴とする２つの金属電極の間に配置された半導体基板を備えたダイオー
ド。 - 【請求項２】 第２の電極（５）と第３のゾーン（２）との間のブレークダ
ウン電圧は第２の電極（５）と第２のゾーン（１）との間のブレークダウン電圧
の少なくとも３倍の高さである、請求項１記載のダイオード。 - 【請求項３】 第２のゾーン（１）は第３のゾーン（２）の表面上方で隆起
しており、第２の電極（５）は蓋状に第２のゾーン（１）をカバーしており、か
つ第３のゾーン（２）に接触して包囲するフランジ（１０）を有する、請求項１
または２記載のダイオード。 - 【請求項４】 第２のゾーン（１）はプレーナかつアイランド状に第３のゾ
ーン（２）の表面に構成されており、第２の電極（５）は平坦でありかつ縁部領
域（１１）で第３のゾーン（２）に接触している、請求項１または２記載のダイ
オード。 - 【請求項５】 絶縁層（８）が第３のゾーン（２）の表面に第２のゾーン（
１）を包囲して構成されており、第２の電極（５）は縁部で絶縁層（８）に接触
している、請求項１から４までのいずれか１項記載のダイオード。 - 【請求項６】 少なくとも１つの電極（５、６）は半導体基板の酸素を含ま
ない表面に設けられている、請求項１から５までのいずれか１項記載のダイオー
ド。 - 【請求項７】 半導体基板はＳｉまたはＳｉＣである、請求項１から６まで
のいずれか１項記載のダイオード。 - 【請求項８】 ダイオードの製造方法、例えば請求項１から７までのいずれ
か１項記載のダイオードの製造方法において、 高濃度にドープされた第１のゾーン（３）と同じ導電型で低濃度にドープされ
た第３のゾーン（２）とを設け、同じ導電型で第３のゾーン（２）よりは高い濃
度でドープされた第２のゾーン（１）を形成し、第３のゾーン（２）の表面に金
属電極（５）を堆積し、 該金属電極と第３のゾーン（２）とによって第２のゾーン（１）を包囲する、
ことを特徴とするダイオードの製造方法。 - 【請求項９】 第２のゾーン（１）を第３のゾーン（２）の全表面上に形成
し、続いて局所的に除去し、第３のゾーン（２）を局所的に再び露出させる、請
求項８記載の方法。 - 【請求項１０】 第２のゾーン（１）をエピタキシャル層成長により形成す
る、請求項８記載の方法。 - 【請求項１１】 局所的な除去のステップはブレードソーを用いた切削を含
む、請求項９または１０記載の方法。 - 【請求項１２】 局所的な除去のステップはマスキングおよびエッチングを
含む、請求項９または１０記載の方法。 - 【請求項１３】 電極（５、６）をスパッタリングにより堆積する、請求項
８から１２までのいずれか１項記載の方法。 - 【請求項１４】 半導体基板の表面を電極（５、６）の堆積前にスパッタリ
ングにより酸素なしで形成する、請求項８から１３までのいずれか１項記載の方
法。 - 【請求項１５】 半導体基板を電極（５、６）の堆積前に超高真空で加熱し
、表面から酸素を除去する、請求項８から１４までのいずれか１項記載の方法。 - 【請求項１６】 半導体基板を電極（５、６）の堆積前にエッチングする、
請求項８から１５までのいずれか１項記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19930781.4 | 1999-07-03 | ||
| DE19930781A DE19930781B4 (de) | 1999-07-03 | 1999-07-03 | Diode mit Metall-Halbleiterkontakt und Verfahren zu ihrer Herstellung |
| PCT/DE2000/001812 WO2001003204A1 (de) | 1999-07-03 | 2000-06-03 | Diode mit metall-halbleiterkontakt und verfahren zu ihrer herstellung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003504855A true JP2003504855A (ja) | 2003-02-04 |
Family
ID=7913590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001508515A Pending JP2003504855A (ja) | 1999-07-03 | 2000-06-03 | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6727525B1 (ja) |
| EP (1) | EP1198844B1 (ja) |
| JP (1) | JP2003504855A (ja) |
| CZ (1) | CZ20026A3 (ja) |
| DE (2) | DE19930781B4 (ja) |
| HU (1) | HUP0201871A2 (ja) |
| WO (1) | WO2001003204A1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313850A (ja) * | 2005-05-09 | 2006-11-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| JP2006352014A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2010283403A (ja) * | 2010-09-27 | 2010-12-16 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| KR20200039905A (ko) * | 2018-10-05 | 2020-04-17 | 한국전기연구원 | SiC 반도체의 깊은 준위 결함 제거 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002351686B2 (en) * | 2002-01-15 | 2008-04-10 | Robert Bosch Gmbh | Semiconductor arrangement comprising a pn-transition and method for producing a semiconductor arrangement |
| US6825073B1 (en) * | 2003-09-17 | 2004-11-30 | Chip Integration Tech Co., Ltd. | Schottky diode with high field breakdown and low reverse leakage current |
| US7189610B2 (en) * | 2004-10-18 | 2007-03-13 | Semiconductor Components Industries, L.L.C. | Semiconductor diode and method therefor |
| DE102004063180B4 (de) * | 2004-12-29 | 2020-02-06 | Robert Bosch Gmbh | Verfahren zum Herstellen von Halbleiterchips aus einem Siliziumwafer und damit hergestellte Halbleiterbauelemente |
| US7560355B2 (en) * | 2006-10-24 | 2009-07-14 | Vishay General Semiconductor Llc | Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same |
| EP2311094B1 (en) * | 2008-07-31 | 2014-01-01 | Hewlett-Packard Development Company, L.P. | Multi-layer reconfigurable switches |
| RU2484553C2 (ru) * | 2011-04-11 | 2013-06-10 | ООО "ПСиЭл" | Ограничитель напряжения с отрицательным участком динамического сопротивления |
| CN108198857A (zh) * | 2017-12-28 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4837227B1 (ja) * | 1968-12-20 | 1973-11-09 | ||
| JPS5320774A (en) * | 1976-08-09 | 1978-02-25 | Philips Nv | Semiconductor device |
| JPS5394767A (en) * | 1977-01-31 | 1978-08-19 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5555578A (en) * | 1978-10-18 | 1980-04-23 | Matsushita Electronics Corp | Method of fabricating schottky barrier type semiconductor device |
| JPH03276679A (ja) * | 1990-03-26 | 1991-12-06 | Yokogawa Electric Corp | ショットキーバリアダイオード |
| JPH08264811A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | ショットキーバリアダイオード |
| JPH09107072A (ja) * | 1995-10-12 | 1997-04-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH10303417A (ja) * | 1997-04-24 | 1998-11-13 | Nec Corp | 半導体装置の製造方法 |
| JP2000252479A (ja) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JP2000323727A (ja) * | 1999-05-13 | 2000-11-24 | Matsushita Electronics Industry Corp | ショットキバリアダイオード |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2077474B1 (ja) * | 1969-12-24 | 1973-10-19 | Labo Electronique Physique | |
| JPS5378788A (en) * | 1976-12-23 | 1978-07-12 | Hitachi Ltd | Temperature-compensation-type constant voltage element |
| JPS6084878A (ja) | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 負性抵抗特性をもつ半導体装置およびその製造方法 |
| CA1285334C (en) | 1987-01-13 | 1991-06-25 | Rick C. Jerome | Schottky barrier diode with highly doped surface region |
| JP2809826B2 (ja) * | 1990-06-29 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE19705728C2 (de) * | 1997-02-14 | 1999-01-21 | Gen Semiconductor Ireland Macr | Schottky-Diode und Verfahren zu deren Herstellung |
| DE69834096T2 (de) | 1997-09-03 | 2007-01-04 | Koninklijke Philips Electronics N.V. | Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang |
-
1999
- 1999-07-03 DE DE19930781A patent/DE19930781B4/de not_active Expired - Fee Related
-
2000
- 2000-06-03 US US10/030,309 patent/US6727525B1/en not_active Expired - Fee Related
- 2000-06-03 DE DE50014143T patent/DE50014143D1/de not_active Expired - Lifetime
- 2000-06-03 HU HU0201871A patent/HUP0201871A2/hu unknown
- 2000-06-03 JP JP2001508515A patent/JP2003504855A/ja active Pending
- 2000-06-03 WO PCT/DE2000/001812 patent/WO2001003204A1/de active IP Right Grant
- 2000-06-03 EP EP00951204A patent/EP1198844B1/de not_active Expired - Lifetime
- 2000-06-03 CZ CZ20026A patent/CZ20026A3/cs unknown
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4837227B1 (ja) * | 1968-12-20 | 1973-11-09 | ||
| JPS5320774A (en) * | 1976-08-09 | 1978-02-25 | Philips Nv | Semiconductor device |
| JPS5394767A (en) * | 1977-01-31 | 1978-08-19 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5555578A (en) * | 1978-10-18 | 1980-04-23 | Matsushita Electronics Corp | Method of fabricating schottky barrier type semiconductor device |
| JPH03276679A (ja) * | 1990-03-26 | 1991-12-06 | Yokogawa Electric Corp | ショットキーバリアダイオード |
| JPH08264811A (ja) * | 1995-03-27 | 1996-10-11 | Toshiba Corp | ショットキーバリアダイオード |
| JPH09107072A (ja) * | 1995-10-12 | 1997-04-22 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH10303417A (ja) * | 1997-04-24 | 1998-11-13 | Nec Corp | 半導体装置の製造方法 |
| JP2000252479A (ja) * | 1999-03-01 | 2000-09-14 | Fuji Electric Co Ltd | ショットキーバリアダイオードおよびその製造方法 |
| JP2000323727A (ja) * | 1999-05-13 | 2000-11-24 | Matsushita Electronics Industry Corp | ショットキバリアダイオード |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313850A (ja) * | 2005-05-09 | 2006-11-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
| JP4613682B2 (ja) * | 2005-05-09 | 2011-01-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2006352014A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP4715324B2 (ja) * | 2005-06-20 | 2011-07-06 | 住友電気工業株式会社 | 整流素子 |
| JP2010283403A (ja) * | 2010-09-27 | 2010-12-16 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| KR20200039905A (ko) * | 2018-10-05 | 2020-04-17 | 한국전기연구원 | SiC 반도체의 깊은 준위 결함 제거 방법 |
| KR102563890B1 (ko) * | 2018-10-05 | 2023-08-10 | 한국전기연구원 | SiC 반도체의 깊은 준위 결함 제거 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6727525B1 (en) | 2004-04-27 |
| EP1198844A1 (de) | 2002-04-24 |
| EP1198844B1 (de) | 2007-03-07 |
| HUP0201871A2 (en) | 2003-01-28 |
| WO2001003204A1 (de) | 2001-01-11 |
| DE19930781A1 (de) | 2001-01-11 |
| DE19930781B4 (de) | 2006-10-12 |
| CZ20026A3 (cs) | 2002-05-15 |
| DE50014143D1 (de) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707127B1 (en) | Trench schottky rectifier | |
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US7397102B2 (en) | Junction barrier schottky with low forward drop and improved reverse block voltage | |
| US6426541B2 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US6083814A (en) | Method for producing a pn-junction for a semiconductor device of SiC | |
| US6175143B1 (en) | Schottky barrier | |
| US6404033B1 (en) | Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication | |
| EP1255302B1 (en) | Method for fabricating forward and reverse blocking devices | |
| EP1359624A2 (en) | Vertical type MOSFET and manufacturing method thereof | |
| US6825073B1 (en) | Schottky diode with high field breakdown and low reverse leakage current | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| US7368371B2 (en) | Silicon carbide Schottky diode and method of making the same | |
| US8183660B2 (en) | Semiconductor component having rectifying junctions of different magnitudes and method for producing the same | |
| JP2003504855A (ja) | 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法 | |
| US6936905B2 (en) | Two mask shottky diode with locos structure | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| TW201330283A (zh) | 具有台面終端的碳化矽蕭基二極體元件及製造方法 | |
| US11616123B2 (en) | Enhancement on-state power semiconductor device characteristics utilizing new cell geometries | |
| KR19990024988A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법 | |
| WO2000074130A1 (en) | Discrete schottky diode device with reduced leakage current | |
| US7521774B2 (en) | Semiconductor diode and method for the production thereof | |
| JP7505892B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| WO2012054032A1 (en) | Embedded wells merged pn/schottky diode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100226 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100521 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110623 |