JP2000252479A - ショットキーバリアダイオードおよびその製造方法 - Google Patents

ショットキーバリアダイオードおよびその製造方法

Info

Publication number
JP2000252479A
JP2000252479A JP11052303A JP5230399A JP2000252479A JP 2000252479 A JP2000252479 A JP 2000252479A JP 11052303 A JP11052303 A JP 11052303A JP 5230399 A JP5230399 A JP 5230399A JP 2000252479 A JP2000252479 A JP 2000252479A
Authority
JP
Japan
Prior art keywords
trench
schottky
impurity concentration
barrier diode
concentration region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11052303A
Other languages
English (en)
Inventor
Hiroshi Kanamaru
浩 金丸
Shinji Ogino
慎次 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP11052303A priority Critical patent/JP2000252479A/ja
Publication of JP2000252479A publication Critical patent/JP2000252479A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Abstract

(57)【要約】 【課題】ショットキーバリアダイオードにおいて、順方
向電圧と、逆もれ電流との間のトレードオフ関係を改善
する。 【解決手段】半導体基板表面のトレンチの頂上部では高
い不純物濃度領域からなるバリア高さの低い第一のショ
ットキー接合を、トレンチの底部および側部では、より
低い不純物濃度からなるバリア高さの高い第二のショッ
トキー接合を有するショットキーバリアダイオードとす
る。製造方法としてはイオン注入あるいはエピタキシャ
ル成長により、高濃度領域を形成した後、トレンチを掘
り下げ、ショットキー電極を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、金属と半導体との界面
に生ずるショットキー接合の整流作用を利用するショッ
トキーバリアダイオード(以下SBDと略す)およびそ
の製造方法に関する。
【0002】
【従来の技術】半導体に対してショットキーバリアを生
じる材料を接合すると、thermo-emmisionが支配的な場
合には式(1)で示す整流特性が得られる。 J =J0 {exp(qV/kT)-1} (1) J0は逆方向飽和電流密度であり、次式であらわされる。 J0=A* T2exp {-q( φb - Δφb )/kT} (2) Δφb は鏡像効果によるバリア高さの減少分であり、次
式であらわされる。 Δφb =(qE/4πεs )1/2 (3) ここで、 J : 電流密度 V : 印加電圧 φb : バリア高さ A * : リチャードソン定数 T : 温度 q : 電荷量 k : ボルツマン定数 E : ショットキー接合における最大電界強度 である。
【0003】バリア高さφb が高くなると、J0が小さく
なるので、逆漏れ電流を抑えることができる。しかし式
(2) から明らかなように、実効的なバリア高さは、( φ
b -Δφb ) であり、鏡像効果によるバリア高さの低下
分Δφb が逆方向特性を劣化させている。また、式(1)
から、より大きい順方向電圧V を印加しないと、同じ順
方向電流は得られないことがわかる。
【0004】バリア高さφb が低くなると、J0が大きく
なるので、逆漏れ電流が増大する。しかしながら、より
小さい順方向電圧Vf で、同じ順方向電流を得ることが
できることがわかる。
【0005】このようにSBDでは、順方向電圧Vf
逆方向漏れ電流Ir とを両立させ難いトレードオフの関
係がある。このトレードオフの関係を改善して、順方向
電圧を低くし、かつ逆方向特性も改善する様々な試みが
なされている。
【0006】ジャンクションバリアコントロールドショ
ットキー(Junction Barrier Controlled Schottky 以下
JBSと略す)構造は、半導体表面にショットキー接合
部とpn接合部を混在させ、このpn接合の間隔を狭く
し、逆方向電圧が印可された時にpn接合間で発生する
空乏層が左右に重なるようにして、ショットキー接合界
面の電界強度を小さくし、その結果、逆方向電流を低減
できる。トレンチモスバリアショットキー(Trench MOS
Barrier Schottky 以下TMBSと略す)構造は、上記
のpn接合をMOS構造で置き換えたもので、JBSと
比べてトレードオフの関係がより改善されている。上記
の構造は、逆方向バイアス時の接合部の電界強度Eを小
さくし、鏡像効果によるφbの低下を抑制することでIR
を改善している。
【0007】USP5,262,668に開示されたS
BDは、バリア高さの異なる2種類の金属(デュアルメ
タル)をショットキー電極として用いるものであり、デ
ュアルメタルトレンチSBD(Dual Metal Trench Scot
tky Diode,以下DMTSと略す)と称される。
【0008】図7は、そのDMTS型SBDの断面図で
ある。半導体基板11の表面11aから掘り下げたトレ
ンチ15の底部15aにバリア高さの高い第一ショット
キー電極16を配し、基板11の表面11aおよびトレ
ンチ15の側壁15bにはショットキーバリアの低い第
二ショットキー電極17を設けている。
【0009】シェーン等は炭化ケイ素を用いてDMTS
型SBDを試作した( K. J. Schoen, J. P. Henning,
J. M. Woodall, J. A. Cooper, Jr., M. R. Melloch, I
EEEElectron Device Lett.,vol.19, 1998, pp.97 〜99
参照 )。バリア高さの異なるデュアルメタルとしては、
バリア高さの高いニッケル(以下Niと記す)と、バリ
ア高さの低いチタン(以下Tiと記す)とを用いた。
そして、そのDMTS型SBDでは、バリア高さの低い
Tiを使ったSBDと同等の順方向特性を有しながら、
逆方向特性はバリア高さが高いNiのSBDと同等で、
TiのSBDよりも逆もれ電流を1/100以下に少な
くできると報告している。
【0010】
【発明が解決しようとする課題】図8は、USP5,2
62,668において開示された別のSBDの断面図で
ある。半導体基板21の表面21aからトレンチ25を
形成し、そのトレンチ25の底部25aに逆導電型の不
純物を導入してバリア高さの高い高バリア領域23を形
成している。そして図7のようなバリア高さの異なる2
種類の金属(デュアルメタル)を用いる代わりに、一種
類のショットキー電極27でトレンチ25の上下面21
a、25aに同時にショットキー接合を形成している。
【0011】不純物濃度の制御によってバリア高さを制
御できることは、例えばシャノンの報文[SHANONN, J.
M.,Solid-State Electronics, VOL.19, pp.537-543,(19
76)]に記載されている。従って、このショットキーバ
リアダイオードでも、図7のDMTS型SBDと同様に
順方向電圧Vf と逆方向漏れ電流Ir との間のトレード
オフの関係は改善される。
【0012】しかしながら、図8のショットキーダイオ
ードを製造するには、トレンチ25を形成した後、その
トレンチの底部25aにだけ選択的に逆導電型の不純物
を導入する必要があり、特にトレンチ25の幅が狭い場
合には非常な困難を伴う。
【0013】このような状況に鑑み本発明の目的は、順
方向特性と逆方向特性とのトレードオフの関係を一層改
善して、順方向電圧が低く、逆漏れ電流が小さく、しか
も製造の容易なショットキーバリアダイオードおよびそ
の製造方法を提供することにある。
【0014】
【課題を解決するための手段】上記課題解決のため本発
明は、半導体基板の一方の主表面から掘り下げられたト
レンチを有し、そのトレンチの頂上部ではバリア高さの
低い第一のショットキー接合を、トレンチの底部ではバ
リア高さの高い第二のショットキー接合をそれぞれ有す
るショットキーバリアダイオードにおいて、トレンチの
頂上部がトレンチの底部および側壁部と同じ導電型で、
それより高い不純物濃度領域からなるものとする。
【0015】高不純物濃度にドーピングすると、トンネ
ル効果により、電気伝導に寄与する実効的なショットキ
ーバリアが小さくなってしまう、これを利用してドーピ
ング濃度で実効的なバリア高さを制御できる。上記のよ
うにすれば、トレンチの頂上部ではバリア高さの低い第
一のショットキー接合が順電流通路となるので、順方向
電圧Vf が低く、またトレンチの底部ではバリア高さの
高い第二のショットキー接合が逆方向電圧を担うので、
逆もれ電流Ir が低くなる。しかもトレンチの側壁部に
もバリア高さの高い第二のショットキー接合が形成され
ているので、逆電圧印加時の空乏層の広がりが速く、図
8のSBDより一層もれ電流を低減できる。
【0016】特に、第一のショットキー接合および第二
のショットキー接合を形成する金属膜が同一の金属であ
るものとする。第一のショットキー接合および第二のシ
ョットキー接合を形成する金属膜は同一の金属でよい。
図7のように別の金属とすることもできるが、工程が煩
雑になる。
【0017】トレンチの平面的な形状が短冊状であって
もよいし、また、トレンチの頂上部の平面的な形状が円
形、方形または多角形のいずれかであり、それを囲むよ
うにトレンチが形成されていてもよい。
【0018】第二のショットキー接合が、第一のショッ
トキー接合を囲むように形成されていれば、逆電圧印加
時の空乏層によるピンチオフが速いので、逆もれ電流を
低減できる。
【0019】上記のようなショットキーバリアダイオー
ドの製造方法としては、半導体基板の全面の表面層に高
不純物濃度領域を形成した後、表面から高不純物濃度領
域を越えて下の層に達するトレンチを形成するものとす
る。高不純物濃度領域を形成するとしては、半導体基板
の表面層に不純物をイオン注入してもよいし、また、エ
ピタキシャル成長により形成してもよい。
【0020】いずれの方法によっても高不純物濃度領域
を形成できる。また高不純物濃度領域を形成した後にト
レンチを形成するようにすれば、従来の狭いトレンチ内
へのイオン注入のような困難な工程は不要である。
【0021】
【発明の実施の形態】以下実施例をもとに本発明の実施
の形態を説明する。 [実施例1]図1(a)は本発明第一の実施例のSBD
(以下D−SBDと記す)の断面図、図1(b)は電極
を透視したSi基板の平面図である。
【0022】低抵抗のn+ サブストレート31c上に、
nエピタキシャル層31dを成長したエピタキシャルウ
ェハ31を使用している。nエピタキシャル層31cに
は表面31aからトレンチ35が設けられ、トレンチ3
5の頂上部分にはn+ 高濃度領域34が形成されてい
る。n+ 高濃度領域34の表面およびトレンチ35の底
面35a、側面35bに、モリブデン(Mo)ショット
キー電極36が接触している。ショットキー電極36の
上にアルミニウム(Al)のアノード電極39が積層さ
れている。nサブストレート基板31cの裏面31bに
は、Ti/Ni/金(Au)の3層構造のオーミックな
カソード電極38が設けられている。
【0023】n+ サブストレート31cの比抵抗は0.
002Ωcm、厚さ300μm 、nエピタキシャル層31
dの比抵抗は1.0Ωcm、厚さ5μm であり、トレンチ
35の幅およびその間の頂上部分の幅は、共に約1.3
μm 、トレンチ35の深さは2μm である。n+ 高濃度
領域34の比抵抗は0.1Ωcm、厚さ0.02μm であ
る。ショットキー電極36の厚さは250nm、アノード
電極39の厚さは5μm である。チップサイズは、3mm
角である。
【0024】図1(b)の平面図においては、短冊状の
+ 高濃度領域34の間に短冊状のトレンチ35の底部
35aが見られる。製造方法としては、エピタキシャル
ウェハ31のnエピタキシャル層31dの表面31a
に、燐(以下Pと記す)イオンを注入してn+ 高濃度領
域34を形成する。Pイオン注入条件は、加速電圧10
kV、ドーズ量は1×1011cm-2である。イオン注入後9
00℃で10分間アニールした。その後、フォトレジス
トによりSiO2 膜をパターニングし、CCl4 とO2
との混合ガスでエッチングしてトレンチ35を形成す
る。更に、全面にモリブデン(Mo)をスパッタ法にて
堆積して、ショットキー電極36とした。その上に電子
ビーム蒸着によりAlのアノード電極39の蒸着をおこ
なった。裏面のカソード電極38としては、それぞれ
0.2μmのチタン(Ti)/ニッケル(Ni)/金
(Au)の3層膜を電子ビーム蒸着により成膜した。な
お、n+ 高濃度領域34を形成するイオンとしては、P
の他に砒素、アンチモンなどが使用できる。
【0025】図2(a)は、試作した実施例1のD−S
BDの順方向の電流−電圧特性図である(△印)。横軸
は順電圧Vf 、縦軸は対数表示した順電流密度Jf であ
る。比較のために、エピタキシャル層の比抵抗を0.1
Ωcmまたは0.1Ωcmとし、n+ 高濃度領域を形成せず
にMoのショットキー電極を形成したSBDの順方向特
性も併記した。それぞれn+ /Mo(□印)、n- /M
o(●印)と記した。
【0026】順方向特性としては、Jf =200mA/mm2
における順電圧Vf で見ると、本実施例のD−SBDの
順電圧Vf は0.415V であり、n+ /Mo、n-
MoのSBDの順電圧Vf はそれぞれ、0.410V 、
0.450V である。本実施例のD−SBDは、n+
MoのSBDと同程度の低い順電圧Vf を示したといえ
る。
【0027】図2(b)は、試作した実施例1のD−S
BDの逆方向の電流−電圧特性図である(△印)。横軸
は逆バイアス電圧Vr 、縦軸は対数表示した単位面積当
たりの逆もれ電流Ir である。図2(a)と同様に比較
用のn+ /Mo、n- /MoSBDの順方向特性をそれ
ぞれ□印(n+ /Mo)、●印(n- /Mo)で併記し
た。
【0028】逆方向特性は、Vr =20V でのもれ電流
で見ると、本実施例のD−SBDの逆もれ電流Ir
0.014mA/mm2、n+ /Mo、n- /MoSBDの逆
もれ電流Ir はそれぞれ、0.17mA/mm2、0.009
mA/mm2である。本実施例のD−SBDの逆もれ電流Ir
は、n- /MoSBDと略同等で、n + /MoSBDよ
り約10分の1以下に低減できた。
【0029】この結果から、本実施例のD−SBDは、
逆漏れ電流Ir を余り増加させることなく順方向電圧V
f を小さくでき、Vf とIr のトレードオフの改善に有
効であることがわかる。
【0030】しかも、n+ 高濃度領域34を形成した後
にトレンチ35を形成しているので、図8のSBDの際
の狭いトレンチ内へのイオン注入のような困難な工程が
不要である。この実施例では、n+ 高濃度領域34をイ
オン注入により形成したが、エピタキシャル成長により
形成してもよい。
【0031】また、トレンチ35の平面的な形状として
は、図1(b)のような短冊状の他に、図4または5に
示すような多角形、円形とすることもできる。図3に示
すように、多角形の角を丸めた形でもよい。
【0032】[実施例2]図6は本発明第二の実施例の
SBDの断面図である。低抵抗のp+ サブストレート4
1c上に、pエピタキシャル層41dを成長したエピタ
キシャルウェハ41を使用している。pエピタキシャル
層41dの表面41aからトレンチ45が設けられ、ト
レンチ45の頂上部分にはp+ 高濃度領域44が形成さ
れている。p+ 高濃度領域44の表面およびトレンチ4
5の底部45a、側面45bに、チタン(Ti)ショッ
トキー電極46が接触している。ショットキー電極46
の上にアルミニウム(Al)のカソード電極48が積層
されている。nサブストレート基板41cの裏面41b
には、Ti/Ni/金(Au)の3層構造のオーミック
なアノード電極49が設けられている。
【0033】p+ 高濃度領域44を形成するイオンとし
ては、ほう素、インジウム、アルミニウム等が使用でき
る。その場合も、実施例1のD−SBDと同様に逆漏れ
電流Ir を余り増加させることなく順方向電圧Vf を小
さくでき、Vf とIr とのトレードオフの改善に有効で
ある。
【0034】
【発明の効果】以上説明したように本発明は、半導体基
板表面のトレンチの頂上部では高い不純物濃度領域から
なるバリア高さの低い第一のショットキー接合を、トレ
ンチの底部および側部では、より低い不純物濃度からな
るバリア高さの高い第二のショットキー接合を有するシ
ョットキーバリアダイオードとすることにより、順方向
特性と逆方向特性とを同時に改善したショットキーバリ
アダイオードを供給することを可能とした。
【0035】例えば、実施例に示したように、順方向特
性が最良のシヨットキー電極を有するショットキーバリ
アダイオードとほぼ同じ順方向特性をもちながら、逆漏
れ電流は、その約10分の1に低減できた。従って、特
に低耐圧のダイオードの損失低減および、高速化に極め
て有効な発明である。
【図面の簡単な説明】
【図1】(a)は本発明実施例1のD−SBDの断面
図、(b)実施例1のD−SBDの電極を透視した平面
【図2】(a)は実施例1のD−SBDおよび比較例の
SBDの順方向特性図、(b)は同じく逆方向特性図
【図3】D−SBDの変形例の電極を透視した平面図
(角を丸めた方形)
【図4】D−SBDの変形例の電極を透視した平面図
(多角形)
【図5】D−SBDの変形例の電極を透視した平面図
(円形)
【図6】本発明実施例2のD−SBDの断面図
【図7】従来のDMTS型SBDの断面図
【図8】従来の別のSBDの断面図
【符号の説明】
11、21、31、41 半導体基板 11a、21a、31a、41a トレンチ頂上面 11b、31b、41b 半導体基板の裏面 15、25、35、45 トレンチ 15a、25a、35a トレンチ底部 15b、25b、35b トレンチ側壁部 16 ショットキー電極または第一のショット
キー電極 17 第二のショットキー電極 18、28、38、48 カソード電極 23 高バリア領域 27 ショットキー電極 31c n+ サブストレート 31d nエピタキシャル層 34 n+ 高濃度領域 36、46 ショットキー電極 39、49 アノード電極 41c p+ サブストレート 41d pエピタキシャル層 44 p+ 高濃度領域
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB14 BB16 CC03 DD24 DD26 DD34 DD37 FF04 FF06 FF11 FF13 FF27 FF31 GG03 HH17 HH20

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体基板の一方の主表面から掘り下げら
    れたトレンチを有し、そのトレンチの頂上部ではバリア
    高さの低い第一のショットキー接合を、トレンチの底部
    ではバリア高さの高い第二のショットキー接合をそれぞ
    れ有するショットキーバリアダイオードにおいて、トレ
    ンチの頂上部がトレンチの底部および側壁部と同じ導電
    型で、それより高い不純物濃度領域からなることを特徴
    とするショットキーバリアダイオード。
  2. 【請求項2】第一のショットキー接合および第二のショ
    ットキー接合を形成する金属膜が同一の金属であること
    を特徴とする請求項1記載のショットキーバリアダイオ
    ード。
  3. 【請求項3】トレンチの平面的な形状が短冊状であるこ
    とを特徴とする請求項1または2に記載のショットキー
    バリアダイオード。
  4. 【請求項4】トレンチの頂上部の平面的な形状が円形、
    方形または多角形のいずれかであり、それを囲むように
    トレンチが形成されていることを特徴とする請求項1ま
    たは2に記載のショットキーバリアダイオード。
  5. 【請求項5】半導体基板の一方の主表面から掘り下げら
    れたトレンチを有し、そのトレンチの頂上部ではバリア
    高さの低い第一のショットキー接合を、トレンチの底部
    ではバリア高さの高い第二のショットキー接合をそれぞ
    れ有するショットキーバリアダイオードの製造方法にお
    いて、半導体基板の全面の表面層に高不純物濃度領域を
    形成した後、表面から高不純物濃度領域を越えて下の層
    に達するトレンチを形成することを特徴とするショット
    キーバリアダイオードの製造方法。
  6. 【請求項6】半導体基板の表面層に不純物のイオン注入
    により高不純物濃度領域を形成することを特徴とする請
    求項5に記載のショットキーバリアダイオードの製造方
    法。
  7. 【請求項7】半導体基板の表面層にエピタキシャル成長
    により高不純物濃度領域を形成することを特徴とする請
    求項5に記載のショットキーバリアダイオードの製造方
    法。
JP11052303A 1999-03-01 1999-03-01 ショットキーバリアダイオードおよびその製造方法 Withdrawn JP2000252479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11052303A JP2000252479A (ja) 1999-03-01 1999-03-01 ショットキーバリアダイオードおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11052303A JP2000252479A (ja) 1999-03-01 1999-03-01 ショットキーバリアダイオードおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2000252479A true JP2000252479A (ja) 2000-09-14

Family

ID=12911033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11052303A Withdrawn JP2000252479A (ja) 1999-03-01 1999-03-01 ショットキーバリアダイオードおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2000252479A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504855A (ja) * 1999-07-03 2003-02-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法
KR100483074B1 (ko) * 2002-08-28 2005-04-14 정상구 쇼트키 다이오드 및 그 제조방법
JP2006186134A (ja) * 2004-12-28 2006-07-13 Nippon Inter Electronics Corp 半導体装置
JP2006318956A (ja) * 2005-05-10 2006-11-24 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2006352014A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2010283403A (ja) * 2010-09-27 2010-12-16 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
CN103378133A (zh) * 2012-04-13 2013-10-30 立锜科技股份有限公司 肖特基位障二极管及其制造方法
JP2016096351A (ja) * 2015-12-17 2016-05-26 ローム株式会社 ショットキバリアダイオード
JPWO2014038225A1 (ja) * 2012-09-06 2016-08-08 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2016171324A (ja) * 2015-03-10 2016-09-23 アーベーベー・テクノロジー・アーゲー 制御可能なオン状態の電圧を備えるパワー半導体整流器
US9859370B2 (en) 2010-07-14 2018-01-02 Rohm Co., Ltd. Schottky barrier diode
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法
CN115274827A (zh) * 2022-08-29 2022-11-01 弘大芯源(深圳)半导体有限公司 一种高压肖特基二极管及其制造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003504855A (ja) * 1999-07-03 2003-02-04 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 金属半導体コンタクトを備えたダイオード、および金属半導体コンタクトを備えたダイオードの製造方法
KR100483074B1 (ko) * 2002-08-28 2005-04-14 정상구 쇼트키 다이오드 및 그 제조방법
JP2006186134A (ja) * 2004-12-28 2006-07-13 Nippon Inter Electronics Corp 半導体装置
JP2006318956A (ja) * 2005-05-10 2006-11-24 Sumitomo Electric Ind Ltd ショットキーダイオードを有する半導体装置
JP2006352028A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP2006352014A (ja) * 2005-06-20 2006-12-28 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
JP4715324B2 (ja) * 2005-06-20 2011-07-06 住友電気工業株式会社 整流素子
US9859370B2 (en) 2010-07-14 2018-01-02 Rohm Co., Ltd. Schottky barrier diode
US10559658B2 (en) 2010-07-14 2020-02-11 Rohm Co., Ltd. Schottky barrier diode
US10186578B2 (en) 2010-07-14 2019-01-22 Rohm Co., Ltd. Schottky barrier diode
JP2010283403A (ja) * 2010-09-27 2010-12-16 Sumitomo Electric Ind Ltd 整流素子およびその製造方法
CN103378133A (zh) * 2012-04-13 2013-10-30 立锜科技股份有限公司 肖特基位障二极管及其制造方法
JPWO2014038225A1 (ja) * 2012-09-06 2016-08-08 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN105977289A (zh) * 2015-03-10 2016-09-28 Abb 技术有限公司 具有可控通态电压的功率半导体整流器
JP2016171324A (ja) * 2015-03-10 2016-09-23 アーベーベー・テクノロジー・アーゲー 制御可能なオン状態の電圧を備えるパワー半導体整流器
JP2016096351A (ja) * 2015-12-17 2016-05-26 ローム株式会社 ショットキバリアダイオード
CN113964210A (zh) * 2021-09-13 2022-01-21 西安电子科技大学 一种低开启电压氧化镓功率二极管及其制备方法
CN115274827A (zh) * 2022-08-29 2022-11-01 弘大芯源(深圳)半导体有限公司 一种高压肖特基二极管及其制造方法

Similar Documents

Publication Publication Date Title
US7102207B2 (en) Semiconductor device having rectifying action
US5262668A (en) Schottky barrier rectifier including schottky barrier regions of differing barrier heights
JP4746927B2 (ja) 半導体装置の製造方法
JP2000252479A (ja) ショットキーバリアダイオードおよびその製造方法
JP6334465B2 (ja) 半導体装置
JPH05347413A (ja) 半導体装置の製造方法
JPH1197716A (ja) Mosコントロールダイオード及びその製造方法
JP7155641B2 (ja) 半導体装置
JP2009224485A (ja) ダイオードとその製造方法
JP4416288B2 (ja) 逆導通サイリスタ
JP2001060685A (ja) 高耐圧トランジスタ
JP3076638B2 (ja) 整流用半導体装置
JP2006237553A (ja) 半導体装置およびその製造方法
JP2001068689A (ja) ショットキーバリアダイオードの製造方法
WO2022193357A1 (zh) 一种肖特基二极管结构及其制造方法
JP3799714B2 (ja) 半導体装置
JP2000196107A (ja) ショットキ―バリアダイオ―ド
JP3051528B2 (ja) 整流用半導体装置
JP2004303927A (ja) 半導体素子
JPH0964381A (ja) ショットキーバリアダイオード
JP2008103392A (ja) 半導体装置および半導体装置の製造方法
JP3103665B2 (ja) 半導体装置
JP2004111760A (ja) 炭化けい素のオーミック電極構造および半導体装置
JP4383250B2 (ja) ショットキバリアダイオード及びその製造方法
JP3173186B2 (ja) ショットキーバリア半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050610

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070709