JP3103665B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3103665B2 JP3103665B2 JP8605892A JP8605892A JP3103665B2 JP 3103665 B2 JP3103665 B2 JP 3103665B2 JP 8605892 A JP8605892 A JP 8605892A JP 8605892 A JP8605892 A JP 8605892A JP 3103665 B2 JP3103665 B2 JP 3103665B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type semiconductor
- semiconductor
- electrode
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の構造に関
するものである。
するものである。
【０００２】
【従来の技術】周知のように、半導体装置の特性、特
に、順方向特性、逆方向特性、及びス（２）イッチング
特性の改善のための開発が進められ、種々の構造が提案
されている。
に、順方向特性、逆方向特性、及びス（２）イッチング
特性の改善のための開発が進められ、種々の構造が提案
されている。
【０００３】図１に、周知のショットキバリア型半導体
装置の断面構造図を示す。１は一導電型半導体（例えば
Ｎ型）、１′は高濃度一導電型半導体(例えばＮ+型)、２
はガ−ドリング領域（例えばＰ+型）、３は絶縁膜、４
は電極、５はオ−ミック電極である。このような構造で
は、ガ−ドリング領域２の形成により耐圧を高めている
が、電極４と一導電型半導体１の接触の中央部における
逆漏れ電流を減少していない。又、図１の従来構造を改
善するため、特公昭５９−３５１８３等が提案されてい
る。
装置の断面構造図を示す。１は一導電型半導体（例えば
Ｎ型）、１′は高濃度一導電型半導体(例えばＮ+型)、２
はガ−ドリング領域（例えばＰ+型）、３は絶縁膜、４
は電極、５はオ−ミック電極である。このような構造で
は、ガ−ドリング領域２の形成により耐圧を高めている
が、電極４と一導電型半導体１の接触の中央部における
逆漏れ電流を減少していない。又、図１の従来構造を改
善するため、特公昭５９−３５１８３等が提案されてい
る。
【０００４】
【発明が解決しようとする課題】半導体装置の利用上、
前記せる従来構造より、更に、逆漏れ電流が小さく、し
かも順方向特性及びスイッチング特性がＰＮ接合構造の
それらより改善された半導体装置が要求されている。
前記せる従来構造より、更に、逆漏れ電流が小さく、し
かも順方向特性及びスイッチング特性がＰＮ接合構造の
それらより改善された半導体装置が要求されている。
【０００５】
【課題を解決するための手段】一導電型半導体の表面に
複数の逆導電型半導体領域を形成し、該逆導電型半導体
領域ではさまれた一導電型半導体の表面に電極を設け、
一対の逆導電型半導体領域ではさまれた一導電型半導体
の最短距離をＷN、一導電型半導体と逆導電型半導体領
域の比抵抗で決まる零電位の空乏層幅をＷbiとしたと
き、０＜ＷN≦２Ｗbiであるように構成し、かつ、電極
と接する部分の一導電型半導体を他の部分の一導電型半
導体とは抵抗値の異なる第２の一導電型半導体とするこ
とを基本的な特徴とするものであり、それにより前記の
課題を解決する。
複数の逆導電型半導体領域を形成し、該逆導電型半導体
領域ではさまれた一導電型半導体の表面に電極を設け、
一対の逆導電型半導体領域ではさまれた一導電型半導体
の最短距離をＷN、一導電型半導体と逆導電型半導体領
域の比抵抗で決まる零電位の空乏層幅をＷbiとしたと
き、０＜ＷN≦２Ｗbiであるように構成し、かつ、電極
と接する部分の一導電型半導体を他の部分の一導電型半
導体とは抵抗値の異なる第２の一導電型半導体とするこ
とを基本的な特徴とするものであり、それにより前記の
課題を解決する。
【０００６】
【実施例】（３）図２及び図３は本発明の実施例を示す
断面構造図であり、図１と同一符号は同一部分をあらわ
す、一導電型半導体の表面形状を、図２では平面状に、
又、図３では凹凸状とした実施例である。
断面構造図であり、図１と同一符号は同一部分をあらわ
す、一導電型半導体の表面形状を、図２では平面状に、
又、図３では凹凸状とした実施例である。
【０００７】本発明の主たる構造的特徴は、第１に、逆
導電型半導体領域６（例えば、Ｐ+型）を形成し、一導
電型半導体１と逆導電型半導体領域６の比抵抗で決まる
零電位の空乏層をＷbiとしたとき、一対の逆導電型半導
体領域６ではさまれた一導電型半導体１の最短距離ＷN
が０＜ＷN≦２Ｗbiの関係にあること、及び第２に、一
導電型半導体１とは抵抗値の異なる第２の一導電型半導
体８を電極４と接触せしむることにある。なお、抵抗値
の異なる第２の一導電型半導体８の形成の一般的手段
は、一導電型半導体１の不純物濃度より高濃度又は低濃
度にすることにより得られる。
導電型半導体領域６（例えば、Ｐ+型）を形成し、一導
電型半導体１と逆導電型半導体領域６の比抵抗で決まる
零電位の空乏層をＷbiとしたとき、一対の逆導電型半導
体領域６ではさまれた一導電型半導体１の最短距離ＷN
が０＜ＷN≦２Ｗbiの関係にあること、及び第２に、一
導電型半導体１とは抵抗値の異なる第２の一導電型半導
体８を電極４と接触せしむることにある。なお、抵抗値
の異なる第２の一導電型半導体８の形成の一般的手段
は、一導電型半導体１の不純物濃度より高濃度又は低濃
度にすることにより得られる。
【０００８】電極４として周知のバリア金属を用いた本
発明構造のショットキバリア半導体装置を制作し、図４
に逆方向特性図、図５に順方向特性図、及び図６にスイ
ッチング特性図をそれぞれ示し、本発明構造の優れた特
性を、従来構造の特性に対比した。いずれもａ及びｂの
曲線が本発明構造による特性を示し、従来構造として、
図１の構造のものと、図２の形状であっても一導電型半
導体１の最短距離ＷNと零電位の空乏層幅Ｗbiの関係が
ＷN＞２Ｗbiの構造のものを比較のために示した。
発明構造のショットキバリア半導体装置を制作し、図４
に逆方向特性図、図５に順方向特性図、及び図６にスイ
ッチング特性図をそれぞれ示し、本発明構造の優れた特
性を、従来構造の特性に対比した。いずれもａ及びｂの
曲線が本発明構造による特性を示し、従来構造として、
図１の構造のものと、図２の形状であっても一導電型半
導体１の最短距離ＷNと零電位の空乏層幅Ｗbiの関係が
ＷN＞２Ｗbiの構造のものを比較のために示した。
【０００９】図２及び図３の電極４は第２の一導電型半
導体８の表面と逆導電型半導体領域６の表面にまたがっ
て設けられているが、実施の態様によっては必ずしもま
たがって設ける必要はなく、少なくとも、第２の一導電
型半導体８の表面、及び一対の逆導電型半導体領域６の
表面に存在すればよい。
導体８の表面と逆導電型半導体領域６の表面にまたがっ
て設けられているが、実施の態様によっては必ずしもま
たがって設ける必要はなく、少なくとも、第２の一導電
型半導体８の表面、及び一対の逆導電型半導体領域６の
表面に存在すればよい。
【００１０】電極４の材料としてはショットキ接触をな
すバリア金属でなくともよく、オ−ミック金属、その他
の導電材料など電極を形成し得る材料のいずれであっ
（４）てもよい。
すバリア金属でなくともよく、オ−ミック金属、その他
の導電材料など電極を形成し得る材料のいずれであっ
（４）てもよい。
【００１１】次いで、本発明構造の作用を具体的な実施
例にもとづいて説明する。図７は電子ポテンシアルダイ
アグラムであり、ａ及びｂに本発明構造の曲線を示し
た。即ち、ａは第２の一導電型半導体８として、厚さ
０.７μｍ、比抵抗０.５Ω・ｃｍ、ｂは第２の一導電型
半導体８として、厚さ０.７μｍ、比抵抗８Ω・ｃｍを
公知のエピタキシアルシリコン堆積により形成して得た
ものである。第２のＮ型半導体８とショットキバリア金
属４が０.５ｅＶの接触電位、Ｎ型半導体１として５Ω
ｃｍ比抵抗、ＷNとして０.５μｍ、Ｐ+半導体領域６は
不純物表面濃度１×１０20Ａtoms／ｃｍ3、Ｓide Ｄif
fusion率０.１、Ｐ+半導体領域６の拡散深さ２μｍ、Ｐ
+半導体領域６の幅２μｍの場合における一対のＰ+半導
体領域６の最短距離ＷNの中央点ＯからＮ型半導体１の
深さ方向への距離Ｘに至る電子ポテンシアルを示してい
る。図７のごとく、ＷN＞２Ｗbiの従来構造ではみられ
ない電子ポテンシアルのもち上がり現象が生じた。
例にもとづいて説明する。図７は電子ポテンシアルダイ
アグラムであり、ａ及びｂに本発明構造の曲線を示し
た。即ち、ａは第２の一導電型半導体８として、厚さ
０.７μｍ、比抵抗０.５Ω・ｃｍ、ｂは第２の一導電型
半導体８として、厚さ０.７μｍ、比抵抗８Ω・ｃｍを
公知のエピタキシアルシリコン堆積により形成して得た
ものである。第２のＮ型半導体８とショットキバリア金
属４が０.５ｅＶの接触電位、Ｎ型半導体１として５Ω
ｃｍ比抵抗、ＷNとして０.５μｍ、Ｐ+半導体領域６は
不純物表面濃度１×１０20Ａtoms／ｃｍ3、Ｓide Ｄif
fusion率０.１、Ｐ+半導体領域６の拡散深さ２μｍ、Ｐ
+半導体領域６の幅２μｍの場合における一対のＰ+半導
体領域６の最短距離ＷNの中央点ＯからＮ型半導体１の
深さ方向への距離Ｘに至る電子ポテンシアルを示してい
る。図７のごとく、ＷN＞２Ｗbiの従来構造ではみられ
ない電子ポテンシアルのもち上がり現象が生じた。
【００１２】即ち、第２のＮ型半導体８と電極４による
ショットキ接触電位φM、Ｐ+半導体領域６ではさまれる
Ｎ型半導体１内の伝導帯ポテンシアルφX、図１のごと
くＮ導電型半導体と電極４のみの構成によって生じるＮ
導電型半導体１内の伝導帯ポテンシアルをφNとしたと
き、ａ曲線によるφM≧φX＞φN、又はｂ曲線によるφM
≦φXの状態を形成できる。
ショットキ接触電位φM、Ｐ+半導体領域６ではさまれる
Ｎ型半導体１内の伝導帯ポテンシアルφX、図１のごと
くＮ導電型半導体と電極４のみの構成によって生じるＮ
導電型半導体１内の伝導帯ポテンシアルをφNとしたと
き、ａ曲線によるφM≧φX＞φN、又はｂ曲線によるφM
≦φXの状態を形成できる。
【００１３】前記の最短距離ＷNと零電位の空乏層幅Ｗb
iの関係でみると、ＷN＞２Ｗbiのときは、図１の特性の
曲線のポテンシアル分布となり、ＷNの中心線上のポテ
ンシアルは、元のＮ型半導体の伝導帯及び価電帯の高さ
となる。しかして、ＷN＝２Ｗbiのときは、Ｐ+半導体領
域から延びるポテンシアルの中心線ＯＸ上におけるｘの
位置での伝導帯ポテンシアルはφNに一致する。又、ＷN
＜２Ｗbiのときは、中心線ＯＸ上のポテンシアルはφN
より高い位置（５）で、二つのＰ+半導体領域から延び
るポテンシアルが交差する。従って、図７のａ及びｂに
示すように、電極４と接する第２のＮ型半導体８の不純
物濃度を操作することと、さらに、隣接するＰ+半導体
領域の距離を接近させることで、ポテンシアルを調整で
きる。このことは、ポテンシアルφXを調整できる疑似
Ｐ領域を形成したことになる。
iの関係でみると、ＷN＞２Ｗbiのときは、図１の特性の
曲線のポテンシアル分布となり、ＷNの中心線上のポテ
ンシアルは、元のＮ型半導体の伝導帯及び価電帯の高さ
となる。しかして、ＷN＝２Ｗbiのときは、Ｐ+半導体領
域から延びるポテンシアルの中心線ＯＸ上におけるｘの
位置での伝導帯ポテンシアルはφNに一致する。又、ＷN
＜２Ｗbiのときは、中心線ＯＸ上のポテンシアルはφN
より高い位置（５）で、二つのＰ+半導体領域から延び
るポテンシアルが交差する。従って、図７のａ及びｂに
示すように、電極４と接する第２のＮ型半導体８の不純
物濃度を操作することと、さらに、隣接するＰ+半導体
領域の距離を接近させることで、ポテンシアルを調整で
きる。このことは、ポテンシアルφXを調整できる疑似
Ｐ領域を形成したことになる。
【００１４】本発明構造は、疑似Ｐ領域の形成によっ
て、Ｐ+半導体領域６ではさまれるＮ型半導体１内の伝
導帯ポテンシアルφXは、φM≧φX＞φN、又はφM≦φX
の状態に変化し得る。
て、Ｐ+半導体領域６ではさまれるＮ型半導体１内の伝
導帯ポテンシアルφXは、φM≧φX＞φN、又はφM≦φX
の状態に変化し得る。
【００１５】第２の一導電型半導体８として高濃度層を
形成したφM≧φX＞φNの場合、順方向特性は、図５の
ａ曲線で示され、主として、φMの高さで決まる。又、電
極４と接する第２の一導電型半導体８を一導電型半導体
１と同一の不純物濃度としたときより、実効的φMが小
さくなることと、シリ−ズ抵抗が小さくなるため、順方
向特性は更に改善される。逆方向特性については、φM
で決まるのみでなく、φXが形成する電極４と第２のＮ
型半導体８の接合面における電界強度Ｅは、図１の構
造、及びＷN＞２Ｗbiの構造に較べて、前記せる疑似Ｐ
領域の形成によるφXの増加分だけ電界強度Ｅが小さく
なる。従って、逆漏れ電流は、公知の逆漏れ電流の式か
ら明らかなように減少し、電圧依存性も小さくなり、図
４のａ曲線のごとく優れた特性を示す。又、φM＝φXの
場合、接合を横切る電界強度Ｅは、ほぼ、零となるた
め、逆漏れ電流は、そのバリア金属で決まるショットキ
バリア・ダイオ−ドとして最小の飽和電流値になる。
形成したφM≧φX＞φNの場合、順方向特性は、図５の
ａ曲線で示され、主として、φMの高さで決まる。又、電
極４と接する第２の一導電型半導体８を一導電型半導体
１と同一の不純物濃度としたときより、実効的φMが小
さくなることと、シリ−ズ抵抗が小さくなるため、順方
向特性は更に改善される。逆方向特性については、φM
で決まるのみでなく、φXが形成する電極４と第２のＮ
型半導体８の接合面における電界強度Ｅは、図１の構
造、及びＷN＞２Ｗbiの構造に較べて、前記せる疑似Ｐ
領域の形成によるφXの増加分だけ電界強度Ｅが小さく
なる。従って、逆漏れ電流は、公知の逆漏れ電流の式か
ら明らかなように減少し、電圧依存性も小さくなり、図
４のａ曲線のごとく優れた特性を示す。又、φM＝φXの
場合、接合を横切る電界強度Ｅは、ほぼ、零となるた
め、逆漏れ電流は、そのバリア金属で決まるショットキ
バリア・ダイオ−ドとして最小の飽和電流値になる。
【００１６】第２の一導電型半導体８として低濃度層を
形成したφM≦φXの場合、順方向及び逆方向特性は、シ
ョットキ接触電位φMの高さで支配されなくなり、φXの
高さで支配される特性となる。即ち、逆漏れ電流は、前
記の最小の飽和電流値より、更に小となり、図４のｂ曲
線のようになる。又、電極４と接する（６）第２の一導
電型半導体８を一導電型半導体１と同一の不純物濃度と
したときよりφXを高くすることができるため逆漏れ電
流は小さくなる。しかしながら、順方向特性は、φXに
見合うだけのしきい値電圧が必要になると共に、シリ−
ズ抵抗が若干大きくなるため、ダイオ−ドとしての順方
向電圧降下ＶFはｂ曲線のように若干、大とならざるを
得ない。ただし、ＰＩＮ接合のしきい値電圧より小とな
る。
形成したφM≦φXの場合、順方向及び逆方向特性は、シ
ョットキ接触電位φMの高さで支配されなくなり、φXの
高さで支配される特性となる。即ち、逆漏れ電流は、前
記の最小の飽和電流値より、更に小となり、図４のｂ曲
線のようになる。又、電極４と接する（６）第２の一導
電型半導体８を一導電型半導体１と同一の不純物濃度と
したときよりφXを高くすることができるため逆漏れ電
流は小さくなる。しかしながら、順方向特性は、φXに
見合うだけのしきい値電圧が必要になると共に、シリ−
ズ抵抗が若干大きくなるため、ダイオ−ドとしての順方
向電圧降下ＶFはｂ曲線のように若干、大とならざるを
得ない。ただし、ＰＩＮ接合のしきい値電圧より小とな
る。
【００１７】次いで、図６のスイッチング特性図につい
て説明する。ｔｒｒは、順方向電流通電時から逆極性に
スイッチしてキャリアが消滅するまでの、いわゆる逆回
復時間である。例えば、Ｎ型高抵抗層として５Ω・ｃ
ｍ、厚さ３０μｍのシリコンに、Ｐ+型高濃度層として
表面濃度１×１０20Ａtoms／cm3の接合深さ３μｍ、接
合面積１ｃｍ2を形成したＰＩＮ接合では、１７５Ａmp
／cm2の順方向電流通電時から逆方向電圧５０Ｖでスイ
ッチすると約４００ｎｓｅｃのｔｒｒを必要とする。
て説明する。ｔｒｒは、順方向電流通電時から逆極性に
スイッチしてキャリアが消滅するまでの、いわゆる逆回
復時間である。例えば、Ｎ型高抵抗層として５Ω・ｃ
ｍ、厚さ３０μｍのシリコンに、Ｐ+型高濃度層として
表面濃度１×１０20Ａtoms／cm3の接合深さ３μｍ、接
合面積１ｃｍ2を形成したＰＩＮ接合では、１７５Ａmp
／cm2の順方向電流通電時から逆方向電圧５０Ｖでスイ
ッチすると約４００ｎｓｅｃのｔｒｒを必要とする。
【００１８】本発明構造の０＜ＷN≦２Ｗbiで、Ｔｉ金
属とＮ型半導体をショットキ接触し、Ｐ+半導体領域と
はオ−ミック接触させ、その他の構造条件を前記のＰＩ
Ｎと同等とした場合は、図６のようにｔｒｒを５０ｎｓ
ｅｃ以下にできた。
属とＮ型半導体をショットキ接触し、Ｐ+半導体領域と
はオ−ミック接触させ、その他の構造条件を前記のＰＩ
Ｎと同等とした場合は、図６のようにｔｒｒを５０ｎｓ
ｅｃ以下にできた。
【００１９】そのメカニズムを本発明構造のφM≧φX＞
φNとφM≦φXの二つの実施態様に分けて説明する。第
２の一導電型半導体８が高濃度層のφM≧φX＞φNの場
合は、図７のポテンシアル分布でわかるようにφMの影
響の大なる範囲であり、Ｔｉショットキ性の少数キャリ
アの注入そのものが少ないこと、及びＷNの比較的広い
ことから、図１のような単純なショットキ接合と同等の
短いｔｒｒ、即ち、数ｎｓｅｃ〜２０ｎｓｅｃの高速を
得る。
φNとφM≦φXの二つの実施態様に分けて説明する。第
２の一導電型半導体８が高濃度層のφM≧φX＞φNの場
合は、図７のポテンシアル分布でわかるようにφMの影
響の大なる範囲であり、Ｔｉショットキ性の少数キャリ
アの注入そのものが少ないこと、及びＷNの比較的広い
ことから、図１のような単純なショットキ接合と同等の
短いｔｒｒ、即ち、数ｎｓｅｃ〜２０ｎｓｅｃの高速を
得る。
【００２０】第２の一導電型半導体８が低濃度のφM≦
φXの場合は、図８の電子ポテンシアルダイアグラムに
示すように、外部電圧が印加されなくとも、Ｐ+半導体
（７）領域の深さ形成領域における伝導帯ＥＣにφMよ
りもエネルギレベルの高いコブ状ポテンシアルが形成さ
れる。又、価電子帯ＥＶのコブ状ポテンシアルの上端は
Ｐ+半導体領域の価電子帯に可成り近づくため、順方向
電流の通電期間中にホ−ルがコブ状ポテンシアル形成部
分に蓄積される。その結果、ＷNの距離が２Ｗbiよりも十
分せまく、完全に空乏化すべき距離にありながら、コブ
状ポテンシアル形成部分に多量のホ−ルを蓄積し、前記
せる疑似Ｐ領域の形成を容易とする。この疑似Ｐ領域は
Ｐ+半導体領域ではさまれた第２のＮ型半導体８の表面
に設けた電極の直下のＮ型半導体内に形成される。しか
も、電気的中性条件を満たすため、コブ状ポテンシアル
形成部分の伝導帯にもホ−ルと同等濃度の電子が存在し
ており、ショットキ接触に向かって強いポテンシアル勾
配（内部電界）を有している。
φXの場合は、図８の電子ポテンシアルダイアグラムに
示すように、外部電圧が印加されなくとも、Ｐ+半導体
（７）領域の深さ形成領域における伝導帯ＥＣにφMよ
りもエネルギレベルの高いコブ状ポテンシアルが形成さ
れる。又、価電子帯ＥＶのコブ状ポテンシアルの上端は
Ｐ+半導体領域の価電子帯に可成り近づくため、順方向
電流の通電期間中にホ−ルがコブ状ポテンシアル形成部
分に蓄積される。その結果、ＷNの距離が２Ｗbiよりも十
分せまく、完全に空乏化すべき距離にありながら、コブ
状ポテンシアル形成部分に多量のホ−ルを蓄積し、前記
せる疑似Ｐ領域の形成を容易とする。この疑似Ｐ領域は
Ｐ+半導体領域ではさまれた第２のＮ型半導体８の表面
に設けた電極の直下のＮ型半導体内に形成される。しか
も、電気的中性条件を満たすため、コブ状ポテンシアル
形成部分の伝導帯にもホ−ルと同等濃度の電子が存在し
ており、ショットキ接触に向かって強いポテンシアル勾
配（内部電界）を有している。
【００２１】本発明構造におけるスイッチング動作時の
逆回復時間は、擬似Ｐ領域によるコブ状ポテンシアルの
形成により、従来構造のごとく、単に、ホ−ルは陰極側
へ、又、電子は陽極側に移動することにより、消滅する
現象ではなく、特異な現象によって短縮することを発見
した。
逆回復時間は、擬似Ｐ領域によるコブ状ポテンシアルの
形成により、従来構造のごとく、単に、ホ−ルは陰極側
へ、又、電子は陽極側に移動することにより、消滅する
現象ではなく、特異な現象によって短縮することを発見
した。
【００２２】即ち、Ｐ+半導体領域の深さ形成領域にお
ける伝導帯ＥＣ及び価電子帯ＥＶに蓄積された各々のキ
ャリアは逆極性に切り換わった直後の数ｎｓｅｃ以内の
短時間に強い内部電界に吸引され、電子は外部電界にさ
からってショットキ金属電極の方へ流れ、ホ−ルはＰ+
半導体領域からショットキ金属電極内へ流れ込む。即
ち、従来構造と異なり、ホ−ルも電子も、それぞれ同一
方向の電極金属に流れる期間が存在する。そして、ショ
ットキ接触電極金属内で電子及びホ−ルが再結合して消
滅する。この動作は電極金属に取り付けた電流計で観測
することは困難であり、Ｐ+半導体領域の電荷の振るま
いにより観測し得る。
ける伝導帯ＥＣ及び価電子帯ＥＶに蓄積された各々のキ
ャリアは逆極性に切り換わった直後の数ｎｓｅｃ以内の
短時間に強い内部電界に吸引され、電子は外部電界にさ
からってショットキ金属電極の方へ流れ、ホ−ルはＰ+
半導体領域からショットキ金属電極内へ流れ込む。即
ち、従来構造と異なり、ホ−ルも電子も、それぞれ同一
方向の電極金属に流れる期間が存在する。そして、ショ
ットキ接触電極金属内で電子及びホ−ルが再結合して消
滅する。この動作は電極金属に取り付けた電流計で観測
することは困難であり、Ｐ+半導体領域の電荷の振るま
いにより観測し得る。
【００２３】以上の現象は、本発明構造である逆導電型
半導体領域（Ｐ+）ではさまれた（８）一導電型半導体
（Ｎ）の最短距離ＷNが０＜ＷN≦２Ｗbiの範囲において
生じる前記せる伝導帯と価電子帯のもち上がり現象によ
るものである。従って、０＜ＷN≦２Ｗbiの範囲で設計
配分することにより、逆回復時間ｔｒｒを通常のショッ
トキ接触の領域からＰＩＮ接合の約１／８以下の範囲の
高速に調整設計し得るものである。このように、逆回復
時間の短縮に利用されていた重金属によるライフタイム
キラ−の拡散等の必要がない。
半導体領域（Ｐ+）ではさまれた（８）一導電型半導体
（Ｎ）の最短距離ＷNが０＜ＷN≦２Ｗbiの範囲において
生じる前記せる伝導帯と価電子帯のもち上がり現象によ
るものである。従って、０＜ＷN≦２Ｗbiの範囲で設計
配分することにより、逆回復時間ｔｒｒを通常のショッ
トキ接触の領域からＰＩＮ接合の約１／８以下の範囲の
高速に調整設計し得るものである。このように、逆回復
時間の短縮に利用されていた重金属によるライフタイム
キラ−の拡散等の必要がない。
【００２４】本発明構造の他の実施例として、図９に高
耐圧トランジスタの断面構造図、図１０にＳＩＴのゲ−
ト部の断面構造図を示し、同一符号は同一部分をあらわ
す。その他ＩＧＢＴをはじめ各種の半導体装置に利用で
きる。
耐圧トランジスタの断面構造図、図１０にＳＩＴのゲ−
ト部の断面構造図を示し、同一符号は同一部分をあらわ
す。その他ＩＧＢＴをはじめ各種の半導体装置に利用で
きる。
【００２５】導電型の等価的変換をはじめ、本発明の構
造要件を満足するならば、いずれの変形、付加、変換等
の変更を行っても本発明の範囲に含まれるものである。
造要件を満足するならば、いずれの変形、付加、変換等
の変更を行っても本発明の範囲に含まれるものである。
【００２６】
【発明の効果】以上、説明したごとく、本発明の半導体
装置は特に、低損失、高耐圧、かつ高速の特性を得るこ
とができ、パワ−用をはじめ各種の産業機器に利用され
る整流素子、トランジスタ、スイッチ素子等の半導体装
置として広く適用でき、その効果きわめて大なるもので
ある。
装置は特に、低損失、高耐圧、かつ高速の特性を得るこ
とができ、パワ−用をはじめ各種の産業機器に利用され
る整流素子、トランジスタ、スイッチ素子等の半導体装
置として広く適用でき、その効果きわめて大なるもので
ある。
【図１】従来の半導体装置の断面構造図である。
【図２】本発明の実施例を示した断面構造図である。
【図３】本発明の他の実施例を示した断面構造図であ
る。
る。
【図４】逆方向特性図である。（９）
【図５】順方向特性図である。
【図６】スイッチング特性図である。
【図７】
【図８】電子ポテンシアルダイアグラムである。
【図９】本発明を高耐圧トランジスタに実施した断面構
造図である。
造図である。
【図１０】本発明をＳＩＴのゲ−ト部に実施した断面構
造図である。
造図である。
１ 一導電型半導体（例えば、Ｎ型） １′ 高濃度一導電型半導体（例えば、Ｎ+型） ２ ガ−ドリング領域（例えばＰ+） ３ 絶縁膜 ４ 電極 ５ オ−ミック電極 ６ 逆導電型半導体領域（例えば、Ｐ+型） ７ 凹部 ８ 一導電型半導体１と抵抗値の異なる第２の一
導電型半導体（例えば、Ｎ+型又はＮ-型） Ａ 陽極 Ｃ 陰極 ＷN ６ではさまれた１の最短距離 Ｗbi １と６の比抵抗で決まる零電位の空乏層幅 φM １と４によるショットキ接触電位 φN １と４のみの構成により生じる１内の伝導帯
ポテンシアル φX ６ではさまれた１内の伝導帯ポテンシアル （１０）ＶF 順方向電圧 ＩF 順方向電流 ＶR 逆方向電圧 ＩR 逆方向電流 ａ 本発明実施例で８が高濃度層の場合のφM≧
φX＞φNの特性曲線 ｂ 本発明実施例で８が低濃度の場合のφM≦φX
の特性曲線 ＥC 伝導帯 ＥV 価電子帯
導電型半導体（例えば、Ｎ+型又はＮ-型） Ａ 陽極 Ｃ 陰極 ＷN ６ではさまれた１の最短距離 Ｗbi １と６の比抵抗で決まる零電位の空乏層幅 φM １と４によるショットキ接触電位 φN １と４のみの構成により生じる１内の伝導帯
ポテンシアル φX ６ではさまれた１内の伝導帯ポテンシアル （１０）ＶF 順方向電圧 ＩF 順方向電流 ＶR 逆方向電圧 ＩR 逆方向電流 ａ 本発明実施例で８が高濃度層の場合のφM≧
φX＞φNの特性曲線 ｂ 本発明実施例で８が低濃度の場合のφM≦φX
の特性曲線 ＥC 伝導帯 ＥV 価電子帯
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/872 H01L 21/331 H01L 29/73 H01L 29/80
Claims (4)
- 【請求項１】 一導電型半導体の表面に複数の逆導電型
半導体領域を形成し、該逆導電型半導体領域ではさまれ
た一導電型半導体の表面に電極を設け、一対の逆導電型
半導体領域ではさまれた一導電型半導体の最短距離をＷ
N、一導電型半導体と逆導電型半導体領域の比抵抗で決
まる零電位の空乏層幅をＷbiとしたとき、０＜ＷN≦２
Ｗbiであるように構成した半導体装置において、電極と
接する部分の一導電型半導体を他の部分の一導電型半導
体とは抵抗値の異なる第２の一導電型半導体にしたこと
を特徴とする半導体装置。 - 【請求項２】 第２の一導電型半導体の表面と逆導電型
半導体領域にまたがって電極を設け、その電極は第２の
一導電型半導体の表面とはショットキ接触又はオ−ミッ
ク接触を形成し、逆導電型半導体領域とはオ−ミック接
触を形成していることを特徴とする請求項１の半導体装
置。 - 【請求項３】 一対の逆導電型半導体領域ではさまれた
一導電型半導体内に生じる電子ポテンシアルの高さが、
第２の一導電型半導体の表面と電極のみの構成によって
生じる電子ポテンシアルの高さより大きくなるように構
成したことを特徴とする請求項１又は請求項２の半導体
装置。 - 【請求項４】 一導電型半導体の表面形状を凹凸状と
し、その凹部の底面又は側面又はそれら両面に逆導電型
半導体領域を形成したことを特徴とする請求項１、請求
項２、又は請求項３の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8605892A JP3103665B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8605892A JP3103665B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259437A JPH05259437A (ja) | 1993-10-08 |
| JP3103665B2 true JP3103665B2 (ja) | 2000-10-30 |
Family
ID=13876099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8605892A Expired - Fee Related JP3103665B2 (ja) | 1992-03-09 | 1992-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103665B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3498580B2 (ja) * | 1998-07-27 | 2004-02-16 | 日産自動車株式会社 | 単極性整流素子 |
| JP2006352006A (ja) * | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
| JP2011142355A (ja) * | 2011-04-21 | 2011-07-21 | Sumitomo Electric Ind Ltd | 整流素子 |
| JP2011166181A (ja) * | 2011-05-31 | 2011-08-25 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
-
1992
- 1992-03-09 JP JP8605892A patent/JP3103665B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259437A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456484B2 (en) | Semiconductor device having IGBT and diode | |
| US11081598B2 (en) | Trench MOS Schottky diode | |
| US5289019A (en) | Insulated gate bipolar transistor | |
| JP3417013B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US20190081163A1 (en) | Semiconductor device | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP3099557B2 (ja) | ダイオード | |
| JP3103655B2 (ja) | 半導体装置 | |
| TW201537750A (zh) | 半導體裝置 | |
| US5079607A (en) | Mos type semiconductor device | |
| CN111092114A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP3103665B2 (ja) | 半導体装置 | |
| JP2002076370A (ja) | 超接合ショットキーダイオード | |
| WO2022193357A1 (zh) | 一种肖特基二极管结构及其制造方法 | |
| JP7257912B2 (ja) | 半導体装置 | |
| US11233158B2 (en) | Semiconductor power device and method for manufacture | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| JP3327571B2 (ja) | 半導体装置 | |
| JP2017139415A (ja) | 半導体装置 | |
| JP6658560B2 (ja) | 半導体装置 | |
| JPH0328836B2 (ja) | ||
| JP2018137389A (ja) | 半導体装置 | |
| JP3551153B2 (ja) | 半導体装置 | |
| JP3198757B2 (ja) | 静電誘導サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080825 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |