JP3103655B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3103655B2 JP3103655B2 JP5716392A JP5716392A JP3103655B2 JP 3103655 B2 JP3103655 B2 JP 3103655B2 JP 5716392 A JP5716392 A JP 5716392A JP 5716392 A JP5716392 A JP 5716392A JP 3103655 B2 JP3103655 B2 JP 3103655B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type semiconductor
- semiconductor
- potential
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の構造に関
するものである。
するものである。
【０００２】
【従来の技術】周知のように、半導体装置の特性、特
に、順方向特性、逆方向特性、及びスイッチング特性の
改善のための開発が進められ、種々の構造が提案されて
い（２）る。
に、順方向特性、逆方向特性、及びスイッチング特性の
改善のための開発が進められ、種々の構造が提案されて
い（２）る。
【０００３】図１に、周知のショットキバリア型半導体
装置の断面構造図を示す。１は一導電型半導体（例えば
Ｎ型）、１′は高濃度一導電型半導体(例えばＮ+型)、２
はガ−ドリング領域（例えばＰ+型）、３は絶縁膜、４
は電極、５はオ−ミック電極である。このような構造で
は、ガ−ドリング領域２の形成により耐圧を高めている
が、電極４と一導電型半導体１の接触の中央部における
逆漏れ電流を減少していない。又、図１の従来構造を改
善するため、特公昭５９−３５１８３等が提案されてい
る。
装置の断面構造図を示す。１は一導電型半導体（例えば
Ｎ型）、１′は高濃度一導電型半導体(例えばＮ+型)、２
はガ−ドリング領域（例えばＰ+型）、３は絶縁膜、４
は電極、５はオ−ミック電極である。このような構造で
は、ガ−ドリング領域２の形成により耐圧を高めている
が、電極４と一導電型半導体１の接触の中央部における
逆漏れ電流を減少していない。又、図１の従来構造を改
善するため、特公昭５９−３５１８３等が提案されてい
る。
【０００４】
【発明が解決しようとする課題】半導体装置の利用上、
前記せる従来構造より、更に、逆漏れ電流が小さく、し
かも順方向特性及びスイッチング特性がＰＮ接合構造の
それらより改善された半導体装置が要求されている。
前記せる従来構造より、更に、逆漏れ電流が小さく、し
かも順方向特性及びスイッチング特性がＰＮ接合構造の
それらより改善された半導体装置が要求されている。
【０００５】
【課題を解決するための手段】一導電型半導体の表面に
複数の逆導電型半導体領域を形成し、該逆導電型半導体
領域ではさまれた一導電型半導体の表面に電極を設けた
半導体装置において、一対の逆導電型半導体領域ではさ
まれた一導電型半導体の最短距離をＷN、一導電型半導
体と逆導電型半導体領域の比抵抗で決まる零電位の空乏
層幅をＷbiとしたとき、０＜ＷN≦２Ｗbiであるように
構成することを基本的な特徴とするものであり、それに
より前記の課題を解決する。
複数の逆導電型半導体領域を形成し、該逆導電型半導体
領域ではさまれた一導電型半導体の表面に電極を設けた
半導体装置において、一対の逆導電型半導体領域ではさ
まれた一導電型半導体の最短距離をＷN、一導電型半導
体と逆導電型半導体領域の比抵抗で決まる零電位の空乏
層幅をＷbiとしたとき、０＜ＷN≦２Ｗbiであるように
構成することを基本的な特徴とするものであり、それに
より前記の課題を解決する。
【０００６】
【実施例】図２及び図３は本発明の実施例を示す断面構
造図であり、図１と同一符号は同一部分をあらわす、一
導電型半導体１の表面形状を、図２では平面状に、又、
図３では凹凸状とした実施例である。（３）
造図であり、図１と同一符号は同一部分をあらわす、一
導電型半導体１の表面形状を、図２では平面状に、又、
図３では凹凸状とした実施例である。（３）
【０００７】６は逆導電型半導体領域（例えば、Ｐ+
型）であり、一導電型半導体１と逆導電型半導体領域６
の比抵抗で決まる零電位の空乏層をＷbiとしたとき、一
対の逆導電型半導体領域６ではさまれた一導電型半導体
１の最短距離ＷNが０＜ＷN≦２Ｗbiの関係にあること
が、本発明の主たる特徴である。
型）であり、一導電型半導体１と逆導電型半導体領域６
の比抵抗で決まる零電位の空乏層をＷbiとしたとき、一
対の逆導電型半導体領域６ではさまれた一導電型半導体
１の最短距離ＷNが０＜ＷN≦２Ｗbiの関係にあること
が、本発明の主たる特徴である。
【０００８】電極４として周知のバリア金属を用いた本
発明構造のショットキバリア半導体装置を製作し、図４
に逆方向特性図、図５に順方向特性図、及び図６にスイ
ッチング特性図をそれぞれ示し、本発明構造の優れた特
性を、従来構造の特性に対比した。いずれもａ及びｂの
曲線が本発明構造による特性を示し、従来構造として、
図１の構造のものと、図２の形状であっても一導電型半
導体１の最短距離ＷNと零電位の空乏層幅Ｗbiの関係が
ＷN＞２Ｗbiの構造のものを比較のために示した。
発明構造のショットキバリア半導体装置を製作し、図４
に逆方向特性図、図５に順方向特性図、及び図６にスイ
ッチング特性図をそれぞれ示し、本発明構造の優れた特
性を、従来構造の特性に対比した。いずれもａ及びｂの
曲線が本発明構造による特性を示し、従来構造として、
図１の構造のものと、図２の形状であっても一導電型半
導体１の最短距離ＷNと零電位の空乏層幅Ｗbiの関係が
ＷN＞２Ｗbiの構造のものを比較のために示した。
【０００９】図２及び図３の電極４は一導電型半導体１
の表面と逆導電型半導体領域６の表面にまたがって設け
られているが、実施の態様によっては必ずしもまたがっ
て設ける必要はなく、少なくとも一対の一導電型半導体
１の表面に存在すればよい。又、１又は６の表面の全部
をおおわず、部分的に設けてもよい。
の表面と逆導電型半導体領域６の表面にまたがって設け
られているが、実施の態様によっては必ずしもまたがっ
て設ける必要はなく、少なくとも一対の一導電型半導体
１の表面に存在すればよい。又、１又は６の表面の全部
をおおわず、部分的に設けてもよい。
【００１０】電極４の材料としてはショットキ接触をな
すバリア金属でなくともよく、オ−ミック金属、その他
の導電材料など電極を形成し得る材料のいずれであって
もよい。
すバリア金属でなくともよく、オ−ミック金属、その他
の導電材料など電極を形成し得る材料のいずれであって
もよい。
【００１１】次いで、本発明構造の作用を具体的な実施
例にもとづいて説明する。図７は電子ポテンシアルダイ
アグラムであり、ａ及びｂに本発明構造の曲線を示し
た。Ｎ型半導体１とショットキバリア金属４が０.５ｅ
Ｖの接触電位、Ｎ型半導体１として５Ωｃｍ比抵抗、Ｗ
Nとして０.５μｍ、Ｐ+半導体領域６は不純物表面濃度
１×１０20Ａtoms／ｃｍ3、Ｓide Ｄiffusion Ｒatio
０.１（４）、Ｐ+半導体領域６の拡散深さ２μｍ、Ｐ+
半導体領域６の幅２μｍの場合における一対のＰ+半導
体領域６の最短距離ＷNの中央点０からＮ型半導体１の
深さ方向への距離Ｘに至る電子ポテンシアルを示してい
る。図７のごとく、ＷN＞２Ｗbiの従来構造ではみられ
ない電子ポテンシアルのもち上がり現象が生じた。
例にもとづいて説明する。図７は電子ポテンシアルダイ
アグラムであり、ａ及びｂに本発明構造の曲線を示し
た。Ｎ型半導体１とショットキバリア金属４が０.５ｅ
Ｖの接触電位、Ｎ型半導体１として５Ωｃｍ比抵抗、Ｗ
Nとして０.５μｍ、Ｐ+半導体領域６は不純物表面濃度
１×１０20Ａtoms／ｃｍ3、Ｓide Ｄiffusion Ｒatio
０.１（４）、Ｐ+半導体領域６の拡散深さ２μｍ、Ｐ+
半導体領域６の幅２μｍの場合における一対のＰ+半導
体領域６の最短距離ＷNの中央点０からＮ型半導体１の
深さ方向への距離Ｘに至る電子ポテンシアルを示してい
る。図７のごとく、ＷN＞２Ｗbiの従来構造ではみられ
ない電子ポテンシアルのもち上がり現象が生じた。
【００１２】即ち、Ｎ型半導体１と電極４によるショッ
トキ接触電位φM、Ｐ+半導体領域６ではさまれるＮ型半
導体１内の伝導帯ポテンシアルφX、図１のごとくＮ導
電型半導体１と電極４のみの構成によって生じるＮ導電
型半導体１内の伝導帯ポテンシアルをφNとしたとき、
ａ曲線によるφM≧φX＞φN、又はｂ曲線によるφM＜φ
Xの状態を形成できる。
トキ接触電位φM、Ｐ+半導体領域６ではさまれるＮ型半
導体１内の伝導帯ポテンシアルφX、図１のごとくＮ導
電型半導体１と電極４のみの構成によって生じるＮ導電
型半導体１内の伝導帯ポテンシアルをφNとしたとき、
ａ曲線によるφM≧φX＞φN、又はｂ曲線によるφM＜φ
Xの状態を形成できる。
【００１３】前記の最短距離ＷNと零電位の空乏層幅Ｗb
iの関係でみると、ＷN＞２Ｗbiのときは、Ｃ曲線のよう
なポテンシアル分布となり、ＷNの中心線上のポテンシ
アルは、元のＮ型半導体の伝導帯及び価電帯の高さとな
る。しかして、ＷN＝２Ｗｂｉのときは、Ｐ+半導体領域
から延びるポテンシアルの中心線ＯＸ上におけるｘの位
置での伝導帯ポテンシアルはφNに一致する。又、ＷN＜
２Ｗbiのときは、中心線ＯＸ上のポテンシアルはφより
高い位置で、二つのＰ+半導体領域から延びるポテンシ
アルが交差する。従って、図７のａ及びｂに示すよう
に、中心線ＯＸ上のＮ型半導体は不純物濃度を操作する
ことなく、隣接するＰ+半導体領域の距離を接近させる
だけで、高いポテンシアルを得られる。このことは、ポ
テンシアルφXをもつ擬似Ｐ領域を形成したことにな
る。
iの関係でみると、ＷN＞２Ｗbiのときは、Ｃ曲線のよう
なポテンシアル分布となり、ＷNの中心線上のポテンシ
アルは、元のＮ型半導体の伝導帯及び価電帯の高さとな
る。しかして、ＷN＝２Ｗｂｉのときは、Ｐ+半導体領域
から延びるポテンシアルの中心線ＯＸ上におけるｘの位
置での伝導帯ポテンシアルはφNに一致する。又、ＷN＜
２Ｗbiのときは、中心線ＯＸ上のポテンシアルはφより
高い位置で、二つのＰ+半導体領域から延びるポテンシ
アルが交差する。従って、図７のａ及びｂに示すよう
に、中心線ＯＸ上のＮ型半導体は不純物濃度を操作する
ことなく、隣接するＰ+半導体領域の距離を接近させる
だけで、高いポテンシアルを得られる。このことは、ポ
テンシアルφXをもつ擬似Ｐ領域を形成したことにな
る。
【００１４】本発明構造は、擬似Ｐ領域の形成によっ
て、Ｐ+半導体領域６ではさまれるＮ型半導体内の伝導
帯ポテンシアルφXは、φM≧φX＞φN、又はφM＜φXの
状態に変化し得る。（５）
て、Ｐ+半導体領域６ではさまれるＮ型半導体内の伝導
帯ポテンシアルφXは、φM≧φX＞φN、又はφM＜φXの
状態に変化し得る。（５）
【００１５】φM≧φX＞φNの場合、順方向特性は、図
５のａ曲線で示され、主として、φMの高さで決まる。
逆方向特性については、φMで決まるのみでなく、φXが
形成する電極４とＮ型半導体１の接合面における電界強
度Ｅは、図１の構造、及びＷN＞２Ｗbiの構造に較べ
て、前記せる擬似Ｐ領域の形成によるφXの増加分だけ
電界強度Ｅが小さくなる。従って、逆漏れ電流は、公知
の逆漏れ電流の式から明らかなように減少し、電圧依存
性も小さくなり、図４のａ曲線のごとく優れた特性を示
す。又、φM＝φXの場合、接合を横切る電界強度Ｅは、
ほぼ、零となるため、逆漏れ電流は、そのバリア金属で
決まるショットキバリア・ダイオ−ドとして最小の飽和
電流値になる。
５のａ曲線で示され、主として、φMの高さで決まる。
逆方向特性については、φMで決まるのみでなく、φXが
形成する電極４とＮ型半導体１の接合面における電界強
度Ｅは、図１の構造、及びＷN＞２Ｗbiの構造に較べ
て、前記せる擬似Ｐ領域の形成によるφXの増加分だけ
電界強度Ｅが小さくなる。従って、逆漏れ電流は、公知
の逆漏れ電流の式から明らかなように減少し、電圧依存
性も小さくなり、図４のａ曲線のごとく優れた特性を示
す。又、φM＝φXの場合、接合を横切る電界強度Ｅは、
ほぼ、零となるため、逆漏れ電流は、そのバリア金属で
決まるショットキバリア・ダイオ−ドとして最小の飽和
電流値になる。
【００１６】φM＜φXの場合、順方向及び逆方向特性
は、ショットキ接触電位φMの高さで支配されなくな
り、φXの高さで支配される特性となる。即ち、逆漏れ
電流は、前記の最小の飽和電流値より、更に小となり、
図４のｂ曲線のようになる。しかしながら、順方向特性
は、φXに見合うだけのしきい値電圧が必要になり、ダ
イオ−ドとしての順方向電圧降下ＶFはｂ曲線のように
若干、大とならざるを得ない。ただし、点線で示すよう
にＰＩＮ接合のしきい値電圧より小となる。
は、ショットキ接触電位φMの高さで支配されなくな
り、φXの高さで支配される特性となる。即ち、逆漏れ
電流は、前記の最小の飽和電流値より、更に小となり、
図４のｂ曲線のようになる。しかしながら、順方向特性
は、φXに見合うだけのしきい値電圧が必要になり、ダ
イオ−ドとしての順方向電圧降下ＶFはｂ曲線のように
若干、大とならざるを得ない。ただし、点線で示すよう
にＰＩＮ接合のしきい値電圧より小となる。
【００１７】次いで、図６のスイッチング特性図につい
て説明する。ｔrrは、順方向電流通電時から逆極性にス
イッチしてキャリアが消滅するまでの、いわゆる逆回復
時間である。例えば、Ｎ型高抵抗層として５Ω・ｃｍ、
厚さ３０μｍのシリコンに、Ｐ+型高濃度層として表面
濃度１×１０20Ａtoms／cm3の接合深さ３μｍ、接合面
積１ｃｍ2を形成したＰＩＮ接合では、１７５Ａmpの順
方向電流通電時から逆方向電圧５０Ｖでスイッチすると
約４００ｎｓｅｃのｔrrを必要とする。
て説明する。ｔrrは、順方向電流通電時から逆極性にス
イッチしてキャリアが消滅するまでの、いわゆる逆回復
時間である。例えば、Ｎ型高抵抗層として５Ω・ｃｍ、
厚さ３０μｍのシリコンに、Ｐ+型高濃度層として表面
濃度１×１０20Ａtoms／cm3の接合深さ３μｍ、接合面
積１ｃｍ2を形成したＰＩＮ接合では、１７５Ａmpの順
方向電流通電時から逆方向電圧５０Ｖでスイッチすると
約４００ｎｓｅｃのｔrrを必要とする。
【００１８】本発明構造の０＜ＷN≦２Ｗbiで、Ｔi金属
とＮ型半導体をショットキ接触し、（６）Ｐ+半導体領域
とはオ−ミック接触させ、その他の構造条件を前記のＰ
ＩＮと同等とした場合は、図６のようにｔrrを５０ｎｓ
ｅｃ以下にできた。
とＮ型半導体をショットキ接触し、（６）Ｐ+半導体領域
とはオ−ミック接触させ、その他の構造条件を前記のＰ
ＩＮと同等とした場合は、図６のようにｔrrを５０ｎｓ
ｅｃ以下にできた。
【００１９】そのメカニズムを本発明構造のφM≧φX＞
φNとφM＜φXの二つの実施態様に分けて説明する。φM
≧φX＞φNの範囲では、図７のポテンシアル分布でわか
るようにφMの影響の大なる範囲であり、Ｔiショットキ
性の少数キャリアの注入そのものが少ないこと、及びＷ
Nの比較的広いことから、図１のような単純なショット
キ接合と同等の短いｔrr、即ち、数ｎｓｅｃ〜２０ｎｓ
ｅｃの高速を得る。
φNとφM＜φXの二つの実施態様に分けて説明する。φM
≧φX＞φNの範囲では、図７のポテンシアル分布でわか
るようにφMの影響の大なる範囲であり、Ｔiショットキ
性の少数キャリアの注入そのものが少ないこと、及びＷ
Nの比較的広いことから、図１のような単純なショット
キ接合と同等の短いｔrr、即ち、数ｎｓｅｃ〜２０ｎｓ
ｅｃの高速を得る。
【００２０】φM＜φXの範囲では、図８の電子ポテンシ
アルダイアグラムに示すように、外部電圧が印加されな
くとも、Ｐ+半導体領域の深さ形成領域における伝導帯
ＥＣ及び価電子帯ＥＶにφMよりもエネルギレベルの高
いコブ状ポテンシアルが形成される。又、価電子帯ＥＶ
のコブ状ポテンシアルの上端はＰ+半導体領域の価電子
帯に可成り近づくため、順方向電流の通電期間中にホ−
ルがコブ状ポテンシアル形成部分に蓄積される。その結
果、ＷNの距離が２Ｗbiよりも十分せまく、完全に空乏化
すべき距離にありながら、コブ状ポテンシアル形成部分
に多量のホ−ルを蓄積し、前記せる擬似Ｐ領域の形成を
容易とする。この疑似Ｐ領域はＰ+半導体領域ではさま
れたＮ型半導体の表面に設けた電極の直下のＮ型半導体
内に形成される。しかも、電気的中性条件を満たすた
め、コブ状ポテンシアル形成部分の伝導帯にもホ−ルと
同等濃度の電子が存在しており、ショットキ接触に向か
って強いポテンシアル勾配（内部電界）を有している。
アルダイアグラムに示すように、外部電圧が印加されな
くとも、Ｐ+半導体領域の深さ形成領域における伝導帯
ＥＣ及び価電子帯ＥＶにφMよりもエネルギレベルの高
いコブ状ポテンシアルが形成される。又、価電子帯ＥＶ
のコブ状ポテンシアルの上端はＰ+半導体領域の価電子
帯に可成り近づくため、順方向電流の通電期間中にホ−
ルがコブ状ポテンシアル形成部分に蓄積される。その結
果、ＷNの距離が２Ｗbiよりも十分せまく、完全に空乏化
すべき距離にありながら、コブ状ポテンシアル形成部分
に多量のホ−ルを蓄積し、前記せる擬似Ｐ領域の形成を
容易とする。この疑似Ｐ領域はＰ+半導体領域ではさま
れたＮ型半導体の表面に設けた電極の直下のＮ型半導体
内に形成される。しかも、電気的中性条件を満たすた
め、コブ状ポテンシアル形成部分の伝導帯にもホ−ルと
同等濃度の電子が存在しており、ショットキ接触に向か
って強いポテンシアル勾配（内部電界）を有している。
【００２１】本発明構造におけるスイッチング動作時の
逆回復時間は、擬似Ｐ領域によるコブ状ポテンシアル形
成部分の形成により、従来構造のごとく、単に、ホ−ル
は陰極側へ、又、電子は陽極側に移動することにより、
消滅する現象ではなく、特異な現象によって短縮するこ
とを発見した。（７）
逆回復時間は、擬似Ｐ領域によるコブ状ポテンシアル形
成部分の形成により、従来構造のごとく、単に、ホ−ル
は陰極側へ、又、電子は陽極側に移動することにより、
消滅する現象ではなく、特異な現象によって短縮するこ
とを発見した。（７）
【００２２】即ち、Ｐ+半導体領域の深さ形成領域にお
ける伝導帯ＥＣ及び価電子帯ＥＶに蓄積された各々のキ
ャリアは逆極性に切り換わった直後の数ｎｓｅｃ以内の
短時間に強い内部電界に吸引され、電子は外部電界にさ
からってショットキ金属電極の方へ流れ、ホ−ルはＰ+
半導体領域内へ流れ込む。即ち、従来構造と異なり、ホ
−ルも電子も、それぞれ同一方向の電極金属に流れる期
間が存在する。そして、ショットキ接触電極金属内で電
子及びホ−ルが再結合して消滅する。この動作は電極金
属に取り付けた電流計で観測することは困難であり、Ｐ
+半導体領域の電荷の振るまいにより観測し得る。
ける伝導帯ＥＣ及び価電子帯ＥＶに蓄積された各々のキ
ャリアは逆極性に切り換わった直後の数ｎｓｅｃ以内の
短時間に強い内部電界に吸引され、電子は外部電界にさ
からってショットキ金属電極の方へ流れ、ホ−ルはＰ+
半導体領域内へ流れ込む。即ち、従来構造と異なり、ホ
−ルも電子も、それぞれ同一方向の電極金属に流れる期
間が存在する。そして、ショットキ接触電極金属内で電
子及びホ−ルが再結合して消滅する。この動作は電極金
属に取り付けた電流計で観測することは困難であり、Ｐ
+半導体領域の電荷の振るまいにより観測し得る。
【００２３】以上の現象は、本発明構造である逆導電型
半導体領域（Ｐ+）ではさまれた一導電型半導体（Ｎ）
の最短距離ＷNが０＜ＷN≦２Ｗbiの範囲において生じる
前記せる伝導帯と価電子帯のもち上がり現象によるもの
である。従って、０＜ＷN≦２Ｗbiの範囲で設計配分す
ることにより、逆回復時間ｔrrを通常のショットキ接触
の領域からＰＩＮ接合の約１／８以下の範囲の高速に調
整設計し得るものである。このように、逆回復時間の短
縮に利用されていた重金属によるライフタイムキラ−の
拡散等の必要がない。
半導体領域（Ｐ+）ではさまれた一導電型半導体（Ｎ）
の最短距離ＷNが０＜ＷN≦２Ｗbiの範囲において生じる
前記せる伝導帯と価電子帯のもち上がり現象によるもの
である。従って、０＜ＷN≦２Ｗbiの範囲で設計配分す
ることにより、逆回復時間ｔrrを通常のショットキ接触
の領域からＰＩＮ接合の約１／８以下の範囲の高速に調
整設計し得るものである。このように、逆回復時間の短
縮に利用されていた重金属によるライフタイムキラ−の
拡散等の必要がない。
【００２４】本発明構造の他の実施例として、図９に高
耐圧トランジスタの断面構造図、図１０にＳＩＴのゲ−
ト部の断面構造図を示し、同一符号は同一部分をあらわ
す。その他ＩＧＢＴをはじめ各種の半導体装置に利用で
きる。
耐圧トランジスタの断面構造図、図１０にＳＩＴのゲ−
ト部の断面構造図を示し、同一符号は同一部分をあらわ
す。その他ＩＧＢＴをはじめ各種の半導体装置に利用で
きる。
【００２５】導電型の等価的変換をはじめ、本発明の構
造要件を満足するならば、いずれの変形、付加、変換等
の変更を行っても本発明の範囲に含まれるものである。
造要件を満足するならば、いずれの変形、付加、変換等
の変更を行っても本発明の範囲に含まれるものである。
【００２６】
【発明の効果】（８）以上、説明したごとく、本発明の
半導体装置は特に、低損失、高耐圧、かつ高速の特性を
得ることができ、パワ−用をはじめ各種の産業機器に利
用される整流素子、トランジスタ、スイッチ素子等の半
導体装置として広く適用でき、その効果きわめて大なる
ものである。
半導体装置は特に、低損失、高耐圧、かつ高速の特性を
得ることができ、パワ−用をはじめ各種の産業機器に利
用される整流素子、トランジスタ、スイッチ素子等の半
導体装置として広く適用でき、その効果きわめて大なる
ものである。
【図面の簡単な説明】
【図１】従来の半導体装置の断面構造図である。
【図２】本発明の実施例を示した断面構造図である。
【図３】本発明の他の実施例を示した断面構造図であ
る。
る。
【図４】逆方向特性図である。
【図５】順方向特性図である。
【図６】スイッチング特性図である。
【図７】
【図８】電子ポテンシアルダイアグラムである。
【図９】本発明を高耐圧トランジスタに実施した断面構
造図である。
造図である。
【図１０】本発明をＳＩＴのゲ−ト部に実施した断面構
造図である。
造図である。
１ 一導電型半導体（例えば、Ｎ型） １′ 高濃度一導電型半導体（例えば、Ｎ+型） ２ ガ−ドリング領域（例えばＰ+型） ３ 絶縁膜 （９）４ 電極 ５ オ−ミック電極 ６ 逆導電型半導体領域（例えば、Ｐ+型） ７ 凹部 Ａ 陽極 Ｃ 陰極 ＷN ６ではさまれた１の最短距離 Ｗbi １と６の比抵抗で決まる零電位の空乏層幅 φM １と４によるショットキ接触電位 φN １と４のみの構成により生じる１内の伝導
帯ポテンシアル φX ６ではさまれた１内の伝導帯ポテンシアル ＶF 順方向電圧 ＩF 順方向電流 ＶR 逆方向電圧 ＩR 逆方向電流 ａ 本発明実施例φM≧φX＞φNの特性曲線 ｂ 本発明実施例φM＜φXの特性曲線 Ｅc 伝導帯 ＥV 価電子帯
帯ポテンシアル φX ６ではさまれた１内の伝導帯ポテンシアル ＶF 順方向電圧 ＩF 順方向電流 ＶR 逆方向電圧 ＩR 逆方向電流 ａ 本発明実施例φM≧φX＞φNの特性曲線 ｂ 本発明実施例φM＜φXの特性曲線 Ｅc 伝導帯 ＥV 価電子帯
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/872 H01L 21/331 H01L 21/338 H01L 29/73 H01L 29/812
Claims (4)
- 【請求項１】 一導電型半導体の表面に複数の逆導電型
半導体領域を形成し、該逆導電型半導体領域ではさまれ
た一導電型半導体の表面に電極を設けた半導体装置にお
いて、一対の逆導電型半導体領域ではさまれた一導電型
半導体の最短距離をＷN、一導電型半導体と逆導電型半
導体領域の比抵抗で決まる零電位の空乏層幅をＷbiとし
たとき、０＜ＷN≦２Ｗbiであるように構成したことを
特徴とする半導体装置。 - 【請求項２】 一導電型半導体の表面と逆導電型半導体
領域にまたがって電極を設け、その電極は一導電型半導
体の表面とはショットキ接触又はオ−ミック接触を形成
し、逆導電型半導体領域とはオ−ミック接触を形成して
いることを特徴とする請求項１の半導体装置。 - 【請求項３】 一対の逆導電型半導体領域ではさまれた
一導電型半導体内に生じる電子ポテンシアルの高さが、
一導電型半導体の表面と電極のみの構成によって生じる
電子ポテンシアルの高さより大きくなるように構成した
ことを特徴とする請求項１又は請求項２の半導体装置。 - 【請求項４】 一導電型半導体の表面形状を凹凸状と
し、その凹部の底面又は側面又はそれら両面に逆導電型
半導体領域を形成したことを特徴とする請求項１、請求
項２、又は請求項３の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5716392A JP3103655B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5716392A JP3103655B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226638A JPH05226638A (ja) | 1993-09-03 |
| JP3103655B2 true JP3103655B2 (ja) | 2000-10-30 |
Family
ID=13047899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5716392A Expired - Fee Related JP3103655B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103655B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3618517B2 (ja) | 1997-06-18 | 2005-02-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3498580B2 (ja) * | 1998-07-27 | 2004-02-16 | 日産自動車株式会社 | 単極性整流素子 |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| DE10235198B4 (de) | 2001-08-02 | 2011-08-11 | Fuji Electric Systems Co., Ltd. | Leistungs-Halbleitergleichrichter mit ringförmigen Gräben |
| US6710418B1 (en) * | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| DE102004053761A1 (de) * | 2004-11-08 | 2006-05-18 | Robert Bosch Gmbh | Halbleitereinrichtung und Verfahren für deren Herstellung |
| EP2208229A4 (en) | 2007-09-21 | 2011-03-16 | Fairchild Semiconductor | SUPER TRANSITION STRUCTURES FOR PERFORMANCE ARRANGEMENTS AND MANUFACTURING PROCESSES |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
-
1992
- 1992-02-07 JP JP5716392A patent/JP3103655B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226638A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289019A (en) | Insulated gate bipolar transistor | |
| JP4328616B2 (ja) | 半導体装置用のトレンチ構造 | |
| JPH0758784B2 (ja) | ラッチ・アップ防止性能を改良したラテラル形絶縁ゲート・バイポーラ・トランジスタ | |
| JPH07105496B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5371400A (en) | Semiconductor diode structure | |
| JPH0797650B2 (ja) | アノード側ｐ領域と、隣接する低ドーピングされたｎベース領域とを有する半導体構成素子 | |
| JPH06196705A (ja) | 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JP3103655B2 (ja) | 半導体装置 | |
| US6147381A (en) | Field effect-controllable semiconductor component | |
| JP4483001B2 (ja) | 半導体素子 | |
| US10083956B2 (en) | Semiconductor device | |
| JPH0766975B2 (ja) | 複合型ダイオード装置 | |
| US4952990A (en) | Gate turn-off power semiconductor component | |
| JP2687163B2 (ja) | ターンオフ可能なサイリスタ | |
| JPH03225960A (ja) | 半導体デバイス | |
| JP3103665B2 (ja) | 半導体装置 | |
| JP6406274B2 (ja) | 半導体装置 | |
| JP2002076370A (ja) | 超接合ショットキーダイオード | |
| JPH0612823B2 (ja) | 二方向性の電力用高速ｍｏｓｆｅｔ素子 | |
| JP3327571B2 (ja) | 半導体装置 | |
| JPH0241182B2 (ja) | ||
| US5128742A (en) | Variable gain switch | |
| US3461356A (en) | Negative resistance semiconductor device having an intrinsic region | |
| JP3876538B2 (ja) | 双極性整流素子 | |
| JP3807107B2 (ja) | 双極性整流素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |