JP4483001B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP4483001B2
JP4483001B2 JP2000039662A JP2000039662A JP4483001B2 JP 4483001 B2 JP4483001 B2 JP 4483001B2 JP 2000039662 A JP2000039662 A JP 2000039662A JP 2000039662 A JP2000039662 A JP 2000039662A JP 4483001 B2 JP4483001 B2 JP 4483001B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
layer
high resistance
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000039662A
Other languages
English (en)
Other versions
JP2001230413A (ja
Inventor
高広 佐藤
勝典 上野
龍彦 藤平
靖 宮坂
泰彦 大西
進 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2000039662A priority Critical patent/JP4483001B2/ja
Publication of JP2001230413A publication Critical patent/JP2001230413A/ja
Application granted granted Critical
Publication of JP4483001B2 publication Critical patent/JP4483001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Description

【０００１】
【発明の属する技術分野】
本発明は、オン状態では電流を流しオフ状態では空乏化する並列ｐｎ層からなる特別な構造を備えるＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートパイポーラトランジスタ）、バイポーラトランジスタ、ダイオードなどの半導体素子に関する。
【０００２】
【従来の技術】
相対向する二つの主面に設けられた電極間に電流が流される縦型半導体素子において、高耐圧化を図るには、両電極間の高抵抗層の厚さを厚くしなければならない。しかし、そのように厚い高抵抗層をもつ素子では、必然的に両電極間の導通時の順電圧やオン抵抗などが大きくなり、損失が増すことになることが避けられなかった。すなわち、順電圧やオン抵抗（電流容量）と耐圧間にはトレードオフ関係がある。このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。
【０００３】
この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域とを交互に積層した並列ｐｎ層で構成し、オン状態のときは、空乏化して耐圧を負担するようにした構造の半導体装置が、ＥＰ００５３８５４，ＵＳＰ５２１６２７５，ＵＳＰ５４３８２１５および特開平９−２６６３１１号公報に開示されている。
【０００４】
【発明が解決しようとする課題】
しかし、上述した従来例では、いずれも、電流の流れる並列ｐｎ層からなる第一導電型（ｎ型）ドリフト領域の部分の記載がなされているのみで、高耐圧を実現するために、通常、半導体素子の周縁部に設けられる耐圧構造の記載がない。仮に、もし、耐圧構造が設けられず、並列ｐｎ層からなるドリフト層の部分だけであるとすると、高耐圧は実現できない。
【０００５】
本発明は、上述した点に鑑み、順電圧やオン抵抗と耐圧とのトレードオフ関係を大幅に緩和させて、高耐圧でありながら順電圧やオン抵抗の低減による電流容量の増大が可能な半導体素子を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を解決するために、本発明に係る半導体素子は、第一と第二の主面間に、第一導電型低抵抗層と、前記低抵抗層上に第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える半導体素子において、周縁部に第一導電型の高抵抗領域及び第二導電型の領域を有し、前記第一導電型の高抵抗領域の周囲で、かつ半導体素子の側面に第一導電型の低抵抗領域を有し、前記低抵抗領域の不純物濃度が前記低抵抗層より低く、前記高抵抗領域の不純物濃度より高く、前記第一導電型の低抵抗領域は、前記並列ｐｎ層の下方に形成されている前記低抵抗層と連続していることを特徴とするものである。
【０００７】
また、本発明に係る半導体素子において、前記第二導電型の領域は、高抵抗であり周縁部幅方向に設けられることを特徴とするものである。
【０００８】
また、本発明に係る半導体素子において、前記第二導電型の領域は、低抵抗であり周縁部深さ方向に設けられることを特徴とするものである。
【０００９】
以上のような構成によれば、第一導電型高抵抗領域を有する周縁部に第二導電型の領域を設けることで、逆電圧印加時の空乏層が高抵抗領域に広がり易くなり高耐圧を保持でき、順電圧やオン抵抗と耐圧とのトレードオフ特性を大幅に改善しつつ、高耐圧を容易に実現できる。
【００１１】
さらに、本発明に係る半導体素子において、前記低抵抗領域は、並列ｐｎ層の下方に形成されている前記低抵抗層と連続していることを特徴とするものであり、このような構成によれば、半導体素子周縁を低抵抗領域で覆うことができ、漏れ電流を低減できると共に、表面の反転を防止でき、かつ絶縁耐圧の安定化が図れる。なお、チャネルストッパ領域として作用する低抵抗領域に例えばドレイン電極と同一電位とされる周縁電極をチャネルストッパ電極として接続することにより、チャネルストッパの作用効果をより高めることができる。
【００１２】
また、本発明に係る半導体素子は、前記第一導電型の高抵抗領域の表面に絶縁膜を有することを特徴とするものであり、このような構成によれば、表面を保護することができると共に表面の安定化を図ることができる。
【００１３】
【発明の実施の形態】
以下、本発明の各実施の形態を説明する。なお、本明細書では、ｎまたはｐを表記した層や領域は、それぞれ電子、正孔を多数キャリアとする層、領域を意味し、また、+ は比較的高不純物濃度の、- は比較的低不純物濃度の領域をそれぞれ意味している。さらに、第一導電型（ｎ型）ドリフト領域と第二導電型（ｐ型）仕切り領域とを交互に配置した並列ｐｎ層とを備える半導体を超接合半導体素子と称する。この超接合半導体素子は、第一及び第二の主面と、それぞれの主面に設けられた電極と、第一と第二の主面間に、低抵抗層と、オン状態では電流を流しオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備えている。
【００１４】
［実施の形態１］
図１は、実施の形態１に係る縦型超接合ＭＯＳＦＥＴの周縁部の部分断面図であり、図の左側がＭＯＳＦＥＴの端である。
図１において、１１は低抵抗のｎ+ ドレイン層、１２ａはｎドリフト領域（第一導電型ドリフト領域）、１２ｂはｐ仕切り領域（第二導電型仕切り領域）であり、ｎドリフト領域１２ａとｐ仕切り領域１２ｂとを交互に配置して並列ｐｎ層を形成する。ｐ仕切り領域１２ｂの表面層には、該ｐ仕切り領域１２ｂに連続してｐウェル領域１３が形成されている。ｐウェル領域１３の内部にはｎ+ ソース領域１４が形成されている。
【００１５】
ｎ+ ソース領域１４とｎドリフト領域１２ａとに挟まれたｐウェル領域１３の表面上には、ゲート絶縁膜１５を介して多結晶シリコンのゲート電極層１６が設けられ、また、ｎ+ ソース領域１４とｐウェル領域１３の表面に共通に接触するソース電極１７が設けられている。ｎ+ ドレイン層１１の裏面にはドレイン電極１８が設けられている。１９は表面保護及び安定化のための酸化膜（絶縁膜）であり、例えば熱酸化膜と燐シリカガラス（ＰＳＧ）からなる。ソース電極１７は、図のように、層間絶縁膜１９ａを介してゲート電極層１６の上に延長されることが多い。また、２０と２３は周縁部に設けられたｎ- 高抵抗領域（第一導電型の高抵抗領域）とｐ- 高抵抗領域（第二導電型の高抵抗領域）を示し、ｎ- 高抵抗領域２０の周囲には該ｎ- 高抵抗領域２０と同一導電型で低抵抗のチャネルストッパ領域（ｎ低抵抗領域）２１を有する。２２はチャネルストッパ領域２１の表面に設けられ、ドレイン電極１８と同一電位を有する周縁電極を示す。図示しない部分では、ゲート電極層１６上に金属膜のゲート電極が設けられている。
【００１６】
ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの平面的な形状は、例えばともにストライプ状とする。本実施の形態１では、超接合半導体素子の基本的な構造である並列ｐｎ層の周囲に、ｎ- 高抵抗領域２０及びｐ- 高抵抗領域２３が形成されているのがポイントである。ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの平面的な形状は、その他、一方が格子状や網状であり、他方がその中に挟まれた形状でもよい。
【００１７】
図１に示す構成を有する超接合ＭＯＳＦＥＴの動作は次のように行われる。
ゲート電極層１６に所定の正の電圧が印加されると、ゲート電極層１６直下のｐウェル領域１３の表面上に反転層が誘起され、ｎ+ ソース領域１４から反転層を通じてｎチャネル領域１２ｅに電子が注入される。その注入された電子がｎドリフト領域１２ａを通じてｎ+ ドレイン層１１に達し、ドレイン電極１８、ソース電極１７間が導通する。
【００１８】
ゲート電極層１６への正の電圧が取り去られると、ｐウェル領域１３の表面層に誘起された反転層が消滅し、ドレイン電極１８とソース電極１７間が遮断される。さらに、逆バイアス電圧を大きくすると、各ｐ仕切り領域１２ｂはｐウェル領域１３を介してソース電極１７で連結されているので、ｐウェル領域１３とｎチャネル領域１２ｅとの間のｐｎ接合Ｊｂからそれぞれ空乏層がｎドリフト領域１２ａ、ｐ仕切り領域１２ｂ内に広がってこれらが空乏化される。
【００１９】
ｐｎ接合Ｊｂからの空乏層は、ｎドリフト領域１２ａの幅方向に広がり、しかも両側のｐ仕切り領域１２ｂから空乏層が広がるので空乏化が非常に早まる。従って、ｎドリフト領域１２ａの不純物濃度を高めることができる。
【００２０】
また、ｐ仕切り領域１２ｂも同時に空乏化される。ｐ仕切り領域１２ｂも両側のｐｎ接合から空乏層が広がるので空乏化が非常に早まる。ｐ仕切り領域１２ｂとｎドリフト領域１２ａとを交互に形成することにより、隣接するｎドリフト領域１２ａの双方へ空乏端が進入するようになっているので、空乏層形成のためのｐ仕切り領域１２ｂの総占有幅を半減でき、その分、ｎドリフト領域１２ａの断面積の拡大を図ることができる。
【００２１】
また、上述の構成においては、ｎ- 高抵抗領域２０の周囲に当該ｎ- 高抵抗領域２０と同一導電型で低抵抗のチャネルストッパ領域２１を有し、そのチャネルストッパ領域２１が半導体基体の下部に形成されている低抵抗層のｎ+ ドレイン層１１と連続している。このように、ｎ- 高抵抗領域２０の周囲にチャネルストッパ領域２１を設けてチャネルストッパとすることにより漏れ電流を低減できる。また、ｎ- 高抵抗領域２０の表面に酸化膜よりなる絶縁膜１９を有することにより、表面を保護するとともに表面の安定化を図ることができる。
【００２２】
なお、チャネルストッパの最も単純な構造としては、半導体素子の側面がチャネルストッパ領域２１で覆われているものとすればよい。このチャネルストッパ領域２１を形成することで表面の反転を防止でき、かつ絶縁耐圧の安定化が図れる。この時に、チャネルストッパ領域２１の表面にチャネルストッパ電極を接続することが有効である。実施の形態において、このチャネルストッパ電極はドレイン電極１８と同一電位を有する周縁電極２２により構成される。
【００２３】
本実施の形態１の超接合ＭＯＳＦＥＴでは、ｎ- 高抵抗領域２０の表面側にｐ- 高抵抗領域２３を設けることで耐圧を高めることができる。ｐ- 高抵抗領域２３を設けることで高抵抗領域に空乏層が広がりやすくなり耐圧が向上する。
例えば、６００ＶクラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度等は次のような値をとる。ｎ+ ドレイン層１１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ，ｎドリフト領域１２ａ及びｐ仕切り領域１２ｂの不純物濃度３．５×１０15ｃｍ-3、厚さ４８μｍ、幅５μｍ、ｎ- 高抵抗領域２０の不純物濃度１．０×１０13ｃｍ-3、幅１９０μｍ、ｐ- 高抵抗領域２３の幅１５０μｍ、厚さ２．５μｍである。
【００２４】
図２は、ｐ- 高抵抗領域２３の不純物濃度を変えてｎチャネルＭＯＳＦＥＴをシュミレーションした結果であり、耐圧（ＶDSS）のｐ- 高抵抗領域不純物濃度依存性を示す特性図である。横軸はｐ- 高抵抗領域２３の不純物濃度、縦軸は耐圧（ＶDSS）である。
例えば、ｐ- 領域の不純物濃度が８×１０14ｃｍ-3のとき、耐圧は量大値９１７Ｖとなる。なお、ｎドリフト領域１２ａ及びｐ仕切り領域１２ｂの幅を狭くし、不納物濃度を高めれば、より一層のオン抵抗の低減、及びオン抵抗と耐圧とのトレードオフ関係の改善が可能である。
なお、ｎ- 高抵抗領域２０は例えばエピタキシャル成長により形成される。ｎドリフト領域１２ａ、ｐ仕切り領域１２ｂは、ｎ- 高抵抗領域２０へのイオン注入及び熱拡散により形成される。また、ｐ- 高抵抗領域もイオン注入及び熱拡散により形成可能である。
【００２５】
従って、上記実施の形態１によれば、並列ｐｎ層を備える超接合半導体素子において、第一導電型のｎ- 高抵抗領域２０表面側に第二導電型のｐ- 高抵抗領域２３を設けることで、空乏層が高抵抗領域２０に広がりやすくなり高耐圧を保持でき、高耐圧でありながら順電圧やオン抵抗の低減による電流容量の増大が可能な半導体素子を提供することができる。
【００２６】
［実施の形態２］
図３は、実施の形態２に係る縦型超接合ＭＯＳＦＥＴの周縁部の部分断面図であり、図の左側がＭＯＳＦＥＴの端である。
図３において、図１に示す実施の形態１と同一部分は同一符号を付してその説明は省略する。新たな符号として、２４は実施の形態２に係るｐ+ 領域であり、実施の形態１との違いは、実施の形態１に係るｐ- 高抵抗領域２３がｎ- 高抵抗領域２０の幅方向に形成されているのに対し、実施の形態２では、ｐ+ 領域２４がｎ- 高抵抗領域２０の深さ方向に形成されている点である。
このｐ+ 領域２４を設けることでｎ- 高抵抗領域２０に空乏層が広がりやすくなり耐圧が向上する。
【００２７】
例えば、６００ＶクラスのＭＯＳＦＥＴの場合、各部の基準的な寸法及び不純物濃度等は次のような値をとる。ｎ+ ドレイン層１１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ、ｎドリフト領域１２ａ及びｐ仕切り領域１２ｂの不純物濃度３．５×１０15ｃｍ-3、厚さ４８μｍ、幅５μｍ、ｎ-高抵抗領域２０の不純物濃度１．０×１０14ｃｍ-3、幅１９０μｍ、ｐ+ 領域２４の不純物濃度３．５×１０15ｃｍ-3、ｎ- 高抵抗領域２０と接するｐ仕切り領域１２ｂとの距離は５μｍである。
【００２８】
図４は、ｎ- 高抵抗領域２０の不純物濃度を１．０×１０14ｃｍ-3とした場合、ｐ+ 領域領域２４の深さを変えてｎチャネルＭＯＳＦＥＴをシミュレーションした結果であり、耐圧（ＶDSS）のｐ+ 領域深さ依存性を示す特性図である。横軸はｐ+ 領域２４の深さ、縦軸は耐圧（ＶDSS）である。
例えば、ｎ- 高抵抗領域２０の不純物濃度が１．０×１０14ｃｍ-3のとき、図示の如く、耐圧とｐ+ 領域２４の深さの関係には最適値が存在し、ｐ+ 領域２４を設けることでｎ- 高抵抗領域２０に空乏層が広がりやすくなり耐圧が向上する。
【００２９】
なお、実施の形態２では、ｐ+ 領域２４の本数を一本としたが、さらに本数を増やしても耐圧の向上は可能である。
また、ｎドリフト領域１２ａ及びｐ仕切り領域１２ｂの幅を狭くし、不純物濃度を高めれば、より下層のオン抵抗の低減、及びオン抵抗と耐圧とのトレードオフ関係の改善が可能である。
【００３０】
さらに、以上の実施の形態１及び２はいずれもｎチャネル型のＭＯＳＦＥＴとしたが、ＭＯＳＦＥＴだけでなく、ＩＧＢＴでも同様の結果が得られる。また、ＰＮダイオード、ショットキーバリアダイオード、パイポーラトランジスタでも同様の結果が得られる。特に電力用の半導体素子において電力損失の劇的な低減を可能にし、革新的な素子を実現する。
【００３１】
【発明の効果】
以上のように、本発明によれば、第一と第二の主面間に、第一導電型低抵抗層と、前記低抵抗層上に第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える半導体素子において、周縁部に第一導電型の高抵抗領域及び第二導電型の領域を有し、前記第一導電型の高抵抗領域の周囲で、かつ半導体素子の側面に第一導電型の低抵抗領域を有し、前記低抵抗領域の不純物濃度が前記低抵抗層より低く、前記高抵抗領域の不純物濃度より高く、前記第一導電型の低抵抗領域は、前記並列ｐｎ層の下方に形成されている前記低抵抗層と連続していることにより、空乏層が高抵抗領域に広がりやすくなり高耐圧を保持でき、順電圧やオン抵抗と耐圧とのトレードオフ特性を大幅に改善しつつ、高耐圧を容易に実現でき、かつ漏れ電流を低減できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る超接合ＭＯＳＦＥＴの部分断面図である。
【図２】本発明の実施の形態１に係る超接合ＭＯＳＦＥＴにおける耐圧（ＶDSS ）のｐ- 領域濃度依存性を示す特性図である。
【図３】本発明の実施の形態２に係る超接合ＭＯＳＦＥＴの部分断面図である。
【図４】本発明の実施の形態２に係る超接合ＭＯＳＦＥＴにおける耐圧（ＶDSS ）のｐ+ 領域深さ依存性を示す特性図である。
【符号の説明】
１１ ｎ+ ドレイン層、 １２ａ ｎドリフト領域、 １２ｂ ｐ仕切り領域、１２ｅ ｎチャネル領域、 １３ ｐウェル領域、 １４ ｎ+ ソース領域、１５ ゲート絶縁膜、 １６ ゲート電極層、 １７ ソース電極、 １８ ドレイン電極、 １９ 絶縁膜、 １９ａ 層間絶縁膜、 ２０ ｎ- 高抵抗領域、２１ ｎ低抵抗領域、 ２２ 周縁電極、 ２３ ｐ-高抵抗領域、 ２４ ｐ+ 領域。

Claims (4)

  1. 第一と第二の主面間に、第一導電型低抵抗層と、前記低抵抗層上に第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える半導体素子において、周縁部に第一導電型の高抵抗領域及び第二導電型の領域を有し、前記第一導電型の高抵抗領域の周囲で、かつ半導体素子の側面に第一導電型の低抵抗領域を有し、前記低抵抗領域の不純物濃度が前記低抵抗層より低く、前記高抵抗領域の不純物濃度より高く、前記第一導電型の低抵抗領域は、前記並列ｐｎ層の下方に形成されている前記低抵抗層と連続していることを特徴とする半導体素子。
  2. 請求項１に記載の半導体素子において、前記第二導電型の領域は、高抵抗であり周縁部幅方向に設けられていることを特徴とする半導体素子。
  3. 請求項１に記載の半導体素子において、前記第二導電型の領域は、低抵抗であり周縁部深さ方向に設けられることを特徴とする半導体素子。
  4. 請求項１乃至請求項３のいずれかに記載の半導体素子において、前記第一導電型の高抵抗領域の表面に絶縁膜を有することを特徴とする半導体素子。
JP2000039662A 2000-02-17 2000-02-17 半導体素子 Expired - Lifetime JP4483001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000039662A JP4483001B2 (ja) 2000-02-17 2000-02-17 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000039662A JP4483001B2 (ja) 2000-02-17 2000-02-17 半導体素子

Publications (2)

Publication Number Publication Date
JP2001230413A JP2001230413A (ja) 2001-08-24
JP4483001B2 true JP4483001B2 (ja) 2010-06-16

Family

ID=18563192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000039662A Expired - Lifetime JP4483001B2 (ja) 2000-02-17 2000-02-17 半導体素子

Country Status (1)

Country Link
JP (1) JP4483001B2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261036A3 (en) 2001-05-25 2004-07-28 Kabushiki Kaisha Toshiba Power MOSFET semiconductor device and method of manufacturing the same
JP3994703B2 (ja) * 2001-08-29 2007-10-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP3731520B2 (ja) * 2001-10-03 2006-01-05 富士電機デバイステクノロジー株式会社 半導体装置及びその製造方法
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3966151B2 (ja) 2002-10-10 2007-08-29 富士電機デバイステクノロジー株式会社 半導体素子
KR20080100265A (ko) * 2003-12-19 2008-11-14 써드 디멘존 세미컨덕터, 인코포레이티드 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법
JP4943637B2 (ja) * 2004-05-13 2012-05-30 パナソニック株式会社 半導体装置及びその製造方法
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
JP4940546B2 (ja) * 2004-12-13 2012-05-30 株式会社デンソー 半導体装置
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
JP5002974B2 (ja) * 2006-02-02 2012-08-15 富士電機株式会社 半導体装置
JP2007116190A (ja) * 2006-12-12 2007-05-10 Toshiba Corp 半導体素子およびその製造方法
JP2008251923A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd 半導体装置
JP5741567B2 (ja) 2009-07-31 2015-07-01 富士電機株式会社 半導体装置
JP5235960B2 (ja) 2010-09-10 2013-07-10 株式会社東芝 電力用半導体装置及びその製造方法
JP2013149999A (ja) * 2013-03-22 2013-08-01 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JP2001230413A (ja) 2001-08-24

Similar Documents

Publication Publication Date Title
JP3951522B2 (ja) 超接合半導体素子
US11329151B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
JP4774580B2 (ja) 超接合半導体素子
JP4623956B2 (ja) Ｉｇｂｔ
JP4534303B2 (ja) 横型超接合半導体素子
JP4839519B2 (ja) 半導体装置
JP4843843B2 (ja) 超接合半導体素子
US6621132B2 (en) Semiconductor device
US8957502B2 (en) Semiconductor device
JP6621749B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
JP6369173B2 (ja) 縦型半導体装置およびその製造方法
TWI469350B (zh) Power semiconductor devices
JP4289123B2 (ja) 半導体装置
JP3721172B2 (ja) 半導体装置
JP4483001B2 (ja) 半導体素子
US9590030B2 (en) Semiconductor device having diode characteristic
JP2000040822A (ja) 超接合半導体素子およびその製造方法
JP2019071313A (ja) 半導体装置
JP4764974B2 (ja) 半導体装置
JP5687582B2 (ja) 半導体素子およびその製造方法
TWI741185B (zh) 半導體裝置及半導體裝置之製造方法
JP2000269518A (ja) 電力用半導体素子及び半導体層の形成方法
JP4844371B2 (ja) 縦型超接合半導体素子
WO2020121371A1 (ja) 炭化珪素半導体装置およびその製造方法
JP4765104B2 (ja) 超接合半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091006

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4483001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term