JP3876538B2 - 双極性整流素子 - Google Patents
双極性整流素子 Download PDFInfo
- Publication number
- JP3876538B2 JP3876538B2 JP21085098A JP21085098A JP3876538B2 JP 3876538 B2 JP3876538 B2 JP 3876538B2 JP 21085098 A JP21085098 A JP 21085098A JP 21085098 A JP21085098 A JP 21085098A JP 3876538 B2 JP3876538 B2 JP 3876538B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- region
- type
- insulating film
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 238000011084 recovery Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は双極性整流素子の構造に関する。
【0002】
【従来の技術】
本発明の従来例としては、たとえば1991年のIntenationa1 Symposium on Power Semiconductor Devices & ICs の Proceeding(p.109-112)に掲載された“0ptiization of the MPS rectifier via variation of Schottky region area”がある。図8は上記従来例の模式的構造断面図である。図8において、1はn+型カソード領域、11はカソード電極、2はn-型ドリフト領域、3はp+型アノード領域、13はアノード電極、4はドリフト領域2とアノード電極13とのなすショットキー接合面である。この素子は、ショットキー接合とpnダイオードを共存させた構造である。このような構成とすることにより、主電流中の多数キャリアによる電流の割合が増えるため、順バイアス時にドリフト領域に蓄積される少数キャリアの密度が低く、ターンオフ時の逆回復特性に優れているという利点がある。
【0003】
【発明が解決しようとする課題】
しかし、上記従来例のような構造では、本質的に逆バイアス時のショットキー接合からの漏れ電流を抑制できず、そのため高耐圧のダイオードを実現することが出来なかった。
【0004】
本発明はこのような課題を解決するためになされたものであり、高い耐圧をもち、漏れ電流が少なく、かつ、逆回復特性の良好な双極性整流素子を実現することを目的とする。
【0005】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するような構成をとる。
すなわち請求項1においては、カソード領域である一導電型半導体基体の一主面にあって溝を複数有し、前記溝の断面はU字型をなし、前記各溝の内面に絶縁膜を有し、前記絶縁膜に接して前記溝の内部を埋め立てるように導体を有し、前記絶縁膜に隣接する前記主面に反対導電型のアノード領域を有し、前記半導体基体の前記主面に接してショットキー接合をなし、かつ、前記アノード領域と前記導体とに接続する金属製のアノード電極を有し、前記導体は前記絶縁膜を介して隣接する前記半導体基体中に空乏領域を形成するような仕事関数の材料からなり、前記溝の、各側壁同士の間隔は、対抗する側壁のない前記溝から発した前記空乏領域の幅の1.6倍以下であり、前記溝の側壁に沿って前記反対導電型アノード領域と前記ドリフト領域とのpn接合界面から前記溝の底部までの距離は前記側壁同士の間隔の1.5乃至2倍以上であるように構成している。
【0006】
また、請求項2においては、前記アノード領域から、導通状態における前記半導体基体中の少数キャリアの拡散長以上離れた箇所に、前記ショットキー接合面の一部が存在するように構成している。
【0007】
上記のような構造の作用について説明する。まず請求項1の構成においては、溝の中にあって絶縁膜にて半導体基体とは絶縁された導体を「溝型絶縁電極」と呼ぶことにする。半導体基体のうち、この溝型絶縁電極同士に挟まれた部分には空乏層によるポテンシャル障壁が形成される。アノード電極を基準にしたカソード領域の電位が、絶縁膜からカソード領域に向かつて空乏層が伸びるような極性(ここでは電位が高い)場合、カソード電界は溝型絶縁電極に阻止されてショットキー接合ならびにpn接合近傍には僅かしか影響しないか、もしくは全く影響しない。すなわち、素子全体としてはショットキー接合を持ちながらも、これまで実現出来なかった高い耐圧の素子が実現出来る。
【0008】
次ぎに、この電位の極性が逆になった場合は、反対導電型(ここではp型)アノード領域から注入される少数キャリア(ここでは正孔)によって溝型絶縁電極の効果は完全に無効にされ、通常のショットキーダイオードとpn接合の組み合わせの順バイアス特性となる。
【0009】
次に、請求項2の構成においては、ショットキー接合が大きく、pn接合の占める割合が小さく、各pn接合領域は導通時のドリフト領域中の少数キャリアの拡散長程度に離れているため、順バイアス時に正孔が過度に蓄積されることがなく、そのためターンオフ時の逆回復時間が速くなる。
【0010】
【発明の効果】
上記のような本発明のような構成にすることにより、請求項1においては次のごとき効果が得られる。
1、従来のショットキー接合素子より高い耐圧を有する。
2、逆バイアス時の漏れ電流が少ない。
3、ターンオン時には多数キャリアによる電流がいち早くショットキー接合に流れ、ターンオンが速い。
また、請求項2においては、上記の効果に加えて、さらに次のごとき効果が得られる。
4、順方向特性を劣化させずにターンオフ時の逆回復時間が速い。
【0011】
【発明の実施の形態】
以下、本発明を実施の形態を用いて詳細に説明する。
図1〜図3は本発明第1の実施の形態である半導体装置の構造を示した図であり、例えば請求項1に対応する構造を示す。ここでは半導体としてシリコンを例に説明する。図1は本発明の斜視図、図2は図1の側面と同じ断面図、図3は図1の上面と同じ表面図である。図中番号、1はn+型カソード領域、11はカソード電極、2はn-型ドリフト領域で、ここでは耐圧が約300Vの素子を想定し、不純物濃度8×1014cm~3とする。3はp型アノード領域、13はアノード電極、4はドリフト領域2とアノード電極13とのなすショットキー接合面、5は絶縁膜で、ここでは二酸化珪素からなる。6はここではp+型ポリシリコンである。上記のドリフト領域2の表面に形成された溝に形成された絶縁膜5とp+型ポリシリコン6との構造を合わせて「溝型絶縁電極」7と呼ぶことにする。また、2つの溝型絶縁電極7に挟まれたドリフト領域2の一部分をここでは「チャネル」8と呼び、さらに図中、Lを「チャネル長」、Hを「チャネル厚み」と呼ぶことにする。
なお、図1と図3では、説明のため図2に図示したアノード電極13を省いて図示している。また、図2中の破線は、紙面の向こう側にある溝型絶縁電極を示している。
【0012】
次に本実施の形態における動作について説明する。
図4は図1中の線分C−Cに沿ったエネルキーバンド図である。図4において、番号と矢印で示した領域はそれぞれ図1中の同番号の領域に対応している。また、図4中の絶縁膜5のバンド中の破線は電界の様子を示している。一点鎖線はn-型ドリフト領域2の中性状態の導電帯の位置であるが、この領域では絶縁膜を介して両側のp+領域からのビルトイン電界によって引き上げられ、伝導電子に対してはポテンシャル障壁を充分なものとするため、ここではチャネル厚みHは1μm以下に設定されている。これは、対抗する側壁のない溝型絶縁電極7の側壁から空乏層端までの距離がおよそ1.5μmで、これより狭い領域ではチャネル内に伝導電子に対して充分な高さのポテンシャル障壁が形成される。
【0013】
図5は同じく図1中の線分C−Cとは直角の、溝の深さ方向に沿ったバンド図である。図5ではカソード電極電位がアノード電極電位より高い場合(逆バイアス状態)を示す。この状態では、カソード側からの電界は溝型絶縁電極に阻まれてショットキー接合面近傍にはほとんど影響しないか、あるいは全く影響しない。カソード電界がアバランシェ条件になってもこの遮断性を保持するためには、チャネル長Lがチャネル厚みHの1.5〜2倍に設定すればよいことが、数値計算によって明らかになっている。よって、どんなにカソード電界が強くなってもショットキー接合起因の漏れ電流は殆ど出ない。
【0014】
順バイアス状態の時は、アノード領域から注入された少数キャリアにより、溝型絶縁電極からの電界はほぼ完全にキャンセルされ、pnダイオードの特性になる。この時、ショットキー接合はカソード側から来た電子を、接合面前面に溜めることなく流す。よって、ドリフト領域内の過剰キャリアの分布は図6のようになり、単純なpn接合の場合(図6中の破線)より蓄積キャリアが少なくて済み、ターンオフ時の逆回復特性が改善される。
【0015】
次に、本発明第2の実施の形態は、前記図3を使って説明する。ここではp+型アノード領域3が溝型絶縁電極7とストライプに交差する狭い帯状となっている。各アノード領域間の距離Dは、ドリフト領域2中の正孔の拡散長の2倍以上に設定してある。素子が導通状態の時、ドリフト領域2内の正孔は全てp+型アノード領域3から注入されてオン電圧の低下に貢献するが、その量はある程度以上あれば、それ以上はオン電圧を低くする効果が薄れてくる。さらにターンオフ時には逆回復電流が大きくなり、逆回復時間が遅くなってしまう。そこで、このショットキー接合面を広くとっておけば、ドリフト領域内に注入される正孔の濃度を最適化できる。例えば前述の距離Dが正孔の拡散長の2倍だった場合、両アノード領域から等距離の地点における正孔濃度はアノード領域直下の73%以上を確保でき、全体の導電率の低下に対する影響は、さらに全体のキャリア分布を計算すると15%以内におさまる。すなわち、請求項2に記載のように、p+型アノード領域3から、導通状態における半導体基体中の少数キャリアの拡散長以上離れた箇所に、ショットキー接合面4の一部が存在する、換言すればアノード領域相互の距離が前記拡散長の2倍以上離れていることにより、順方向特性を劣化させずにターンオフ時の逆回復時間を速くすることが出来る。
【0016】
また、性能を向上させるためには、図3に示したごとく、p型アノード領域3を幅の狭い帯状にし、素子全体としてショットキー接合の占める割合を大きくするとよい。或いは図7に示すような溝型電極の構成においては、p型アノード領域3を小さな点状にすることも可能である。拡散長の具体的数値は数十〜100μm程度である。
【0017】
次に、図7は本発明第1と第2の実施の形態に共通した別の形態を示した表面図である。前記図1では、溝型絶縁電極7はストライプ状であったが、必ずしもその必要はない。ストライプ状であれば絶縁膜側壁を少数キャリアがショットキー接合まで移動しやすいが、チャネル厚みが充分に狭い場合、チャネルには絶縁電極からの電界効果により捕獲された正孔が存在し、空間的な反転領域が形成されており、隣接する絶縁電極間でも正孔は移動しうる。よって図7のようにショットキー接合と接続していない絶縁膜界面が存在する形態でも、ほぼ同様の効果を得ることができる。この場合、個々の微小な溝型絶縁電極の形状は、すべての溝型絶縁電極の側壁が表面図上でどこかのショットキー接合と連絡しうる形状であれば、点状、長方形、星形などなんでもよい。図7では、長方形の単位形状を用いて、隣接する絶縁電極間距離が均一になるように配置してある。
【0018】
なお、これまでの説明では、例として高耐圧ダイオードを取り上げたが、不純物濃度は同じく低くし、エピタキシャル厚だけを薄くしてパンチスルー型構造にした比較的低耐圧のダイオードも成立可能である。また、ここでは基板にn型半導体を用いたが、もちろん、基板をp型半導体とし、全ての導電型を逆にした場合でも成立する。
【図面の簡単な説明】
【図1】本発明第1の実施の形態を示す斜視図。
【図2】図1の側面を示す断面図。
【図3】図1の上面を示す表面図。
【図4】図1中の線分C−Cに沿ったエネルギーバンド構造図。
【図5】図1中の線分Lに沿った、逆バイアス状態を示すバンド構造図。
【図6】図1中の線分A−Aに沿った、順バイアス状態を示すバンド構造図。
【図7】本発明全般に共通する別の形態を示した表面図。
【図8】従来のMPSダイオードの構造断面図。
【符号の説明】
1・・・n+型カソード領域
11・・・カソード電極
2・・・n-型ドリフト領域
3・・・p+型アノード領域
13・・・アノード電極
4・・・ショットキー接合面
5・・・絶縁膜
6・・・p+型ポリシリコン
7・・・溝型絶縁電極
8・・・チャネル
H・・・チャネル厚み
L・・・チャネル長
Claims (2)
- カソード領域である一導電型半導体基体の一主面にあって溝を複数有し、
前記溝の断面はU字型をなし、
前記各溝の内面に絶縁膜を有し、
前記絶縁膜に接して前記溝の内部を埋め立てるように導体を有し、
前記絶縁膜に隣接する前記主面に反対導電型のアノード領域を有し、
前記半導体基体の前記主面に接してショットキー接合をなし、かつ、前記アノード領域と前記導体とに接続する金属製のアノード電極を有し、
前記導体は前記絶縁膜を介して隣接する前記半導体基体中に空乏領域を形成するような仕事関数の材料からなり、
前記溝の、各側壁同士の間隔は、対抗する側壁のない前記溝から発した前記空乏領域の幅の1.6倍以下であり、
前記溝の側壁に沿って前記反対導電型アノード領域と前記ドリフト領域とのpn接合界面から前記溝の底部までの距離は前記側壁同士の間隔の1.5乃至2倍以上である、
ことを特徴とする双極性整流素子。 - 前記アノード領域から、導通状態における前記半導体基体中の少数キャリアの拡散長以上離れた箇所に、前記ショットキー接合面の一部が存在する、ことを特徴とする請求項1に記載の双極性整流素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21085098A JP3876538B2 (ja) | 1998-07-27 | 1998-07-27 | 双極性整流素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21085098A JP3876538B2 (ja) | 1998-07-27 | 1998-07-27 | 双極性整流素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049361A JP2000049361A (ja) | 2000-02-18 |
JP3876538B2 true JP3876538B2 (ja) | 2007-01-31 |
Family
ID=16596149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21085098A Expired - Fee Related JP3876538B2 (ja) | 1998-07-27 | 1998-07-27 | 双極性整流素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3876538B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001168351A (ja) * | 1999-12-13 | 2001-06-22 | Fuji Electric Co Ltd | 半導体装置 |
US7880166B2 (en) | 2006-05-10 | 2011-02-01 | Ho-Yuan Yu | Fast recovery reduced p-n junction rectifier |
CN112242449B (zh) * | 2020-10-19 | 2023-04-18 | 重庆邮电大学 | 一种基于SiC衬底沟槽型MPS二极管元胞结构 |
-
1998
- 1998-07-27 JP JP21085098A patent/JP3876538B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000049361A (ja) | 2000-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230361111A1 (en) | Semiconductor device | |
US10991801B2 (en) | Semiconductor device with improved current flow distribution | |
JP6780777B2 (ja) | 半導体装置 | |
US7755138B2 (en) | Semiconductor device | |
US6452231B1 (en) | Semiconductor device | |
US9768248B2 (en) | Semiconductor device having diode characteristic | |
JP5787853B2 (ja) | 電力用半導体装置 | |
US9059238B2 (en) | Semiconductor device | |
JP5098303B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP4764974B2 (ja) | 半導体装置 | |
JPH09283754A (ja) | 高耐圧半導体装置 | |
JP4483001B2 (ja) | 半導体素子 | |
JP3998454B2 (ja) | 電力用半導体装置 | |
JP5482701B2 (ja) | 半導体素子 | |
CN112201690A (zh) | Mosfet晶体管 | |
JP2001274400A (ja) | 半導体装置 | |
JP3876538B2 (ja) | 双極性整流素子 | |
JP4802430B2 (ja) | 半導体素子 | |
JP3807107B2 (ja) | 双極性整流素子 | |
JP2004055968A (ja) | 半導体装置 | |
CN213459746U (zh) | Mosfet晶体管 | |
JPH0982986A (ja) | 半導体装置 | |
KR101397784B1 (ko) | 절연 게이트형 바이폴라 트랜지스터 | |
JPH10326895A (ja) | 半導体装置 | |
JP2000299476A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20060502 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20060525 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20060525 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20061010 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061023 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |