JP2017139415A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017139415A
JP2017139415A JP2016020942A JP2016020942A JP2017139415A JP 2017139415 A JP2017139415 A JP 2017139415A JP 2016020942 A JP2016020942 A JP 2016020942A JP 2016020942 A JP2016020942 A JP 2016020942A JP 2017139415 A JP2017139415 A JP 2017139415A
Authority
JP
Japan
Prior art keywords
type
semiconductor device
layer
gate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016020942A
Other languages
English (en)
Other versions
JP6406274B2 (ja
Inventor
小山　和博
Kazuhiro Koyama
和博 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016020942A priority Critical patent/JP6406274B2/ja
Priority to US16/068,919 priority patent/US10950723B2/en
Priority to PCT/JP2016/084094 priority patent/WO2017134900A1/ja
Priority to CN201680080595.3A priority patent/CN108604599B/zh
Publication of JP2017139415A publication Critical patent/JP2017139415A/ja
Application granted granted Critical
Publication of JP6406274B2 publication Critical patent/JP6406274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ゲート絶縁膜の信頼性の確保しつつ、導通損失の低減するワイドギャプ半導体を用いた半導体装置を提供する。
【解決手段】ワイドギャップ半導体としてダイヤモンドを用いて形成し、半導体チップ中におけるセル領域にトレンチゲート構造の縦型ＭＩＳＦＥＴ１００を形成する。ゲート絶縁膜７を、ｎ型ボディ層３の少数キャリアに対して障壁を持ち、ｐ型ドリフト層２の少数キャリアに対して障壁の無い材料によって構成する。ゲート絶縁膜は、ワイドギャップ半導体よりも誘電率の大きな材料で構成されている。
【選択図】図１

Description

本発明は、例えばダイヤモンドなどのワイドギャップ半導体を用いた半導体装置に関するものである。
従来より、ワイドギャップ半導体が用いられたＭＩＳＦＥＴを備えた半導体装置として、例えば反転型のトレンチゲート構造の縦型ＭＩＳＦＥＴを備えたものが知られている（例えば、非特許文献１参照）。
縦型ＭＩＳＦＥＴは、例えば図６に示す構成とされている。具体的には、ｎ+型基板Ｊ１上にｎ型ドリフト層Ｊ２とｐ型ボディ層Ｊ３が順に形成されており、ｐ型ボディ層Ｊ３の下方にはトレンチゲート構造を挟むようにｐ型ディープ層Ｊ５が形成されている。ｐ型ボディ層Ｊ３の表層部にはｎ+型ソース領域Ｊ６が形成され、ｎ+型ソース領域Ｊ６とｐ型ボディ層Ｊ３を貫通するようにトレンチＪ７が形成されている。このトレンチＪ７の表面にゲート絶縁膜Ｊ８を介してゲート電極Ｊ９が備えられることでトレンチゲート構造が構成されている。そして、ｎ+型基板Ｊ１などの表面側には、ｎ+型ソース領域Ｊ６などに電気的に接続されたソース電極Ｊ１０が備えられ、ｎ+型基板Ｊ１の裏面側には、ｎ+型基板Ｊ１に電気的に接続されたドレイン電極Ｊ１１が備えられている。このような構造によって、トレンチゲート構造の縦型ＭＩＳＦＥＴが構成されている。
このように構成される縦型ＭＩＳＦＥＴのオン抵抗の合計抵抗値ＲTOTALは、縦型ＭＩＳＦＥＴの電流経路となる各部の抵抗成分の抵抗値を合計した値となり、次式で表される。なお、ＲSCは、ソース電極Ｊ１０とｎ+型ソース領域Ｊ６とのコンタクト抵抗である。ＲSは、ｎ+型ソース領域Ｊ６の内部抵抗である。ＲCHは、ｐ型ボディ層Ｊ３に形成されるチャネル領域でのチャネル抵抗である。ＲJFETは、ｐ型ディープ層Ｊ５の間に構成されるＪＦＥＴ部でのＪＦＥＴ抵抗である。ＲDRIFTは、ｎ型ドリフト層Ｊ２の内部抵抗（つまりドリフト抵抗）である。ＲSUBは、 ｎ+型基板Ｊ１の内部抵抗である。ＲDCは、ｎ+型基板Ｊ１とドレイン電極Ｊ１１とのコンタクト抵抗である。
（数１）
ＲTOTAL＝ＲSC＋ＲS＋ＲCH＋ＲJFET＋ＲDRIFT＋ＲSUB＋ＲDC
第６０回応用物理学会春季学術講演会 講演予稿集（２０１３ 春 神奈川工科大学）、27p-G22-4、低オン抵抗ＳｉＣトレンチパワーＭＯＳＦＥＴの開発、Development of SiC Trench MOSFET with Ultra Low ON Resistance、ローム株式会社、中村 孝、中野 佑紀、花田 俊雄著
上記したワイドギャップ半導体で構成される縦型ＭＩＳＦＥＴでは、ゲート絶縁膜の信頼性確保と短絡耐量および遮断耐量の向上のために、トレンチゲートの両側に深いｐ型ディープ層Ｊ５を形成している。
具体的には、トレンチゲート構造よりも深くｐ型ディープ層Ｊ５を形成すると、阻止状態においてｐ型ディープ層Ｊ５とｎ型ドリフト層Ｊ２とのＰＮ接合に電界を分担させられるため、その分、ゲート絶縁膜Ｊ８の電界強度を弱めることができる。すなわち、トレンチゲート構造の底部へ高電界が入り込むことをｐ型ディープ層Ｊ５によって抑制することができる。これにより、ゲート絶縁膜Ｊ８に高電界が掛かることが抑制され、ゲート絶縁膜Ｊ８の信頼性を確保することが可能になる。
また、ゲート絶縁膜Ｊ８の近傍の電界が強くなってアバランシェブレークダウンが発生した場合は、発生したホールがｎ+型ソース領域Ｊ６の下のｐ型ボディ層Ｊ３に流れた後にソース電極Ｊ１０に入る。このため、ｐ型ボディ層Ｊ３の内部抵抗による電圧降下に基づいてｐ型ボディ層Ｊ３とｎ型ドリフト層Ｊ２とによる内蔵ダイオードのＰＮ接合に正バイアスが掛かり、寄生ＰＮＰトランジスタがオンする。トランジスタは一度オンすると正帰還が掛かり、オンした箇所に電流が集中するため破壊に至る。また、電界の強い位置が内蔵ダイオードのＰＮ接合部になると、アバランシェ発生個所がＰＮ接合に移る。よって、ホールはｎ+型ソース領域Ｊ６の下を通らず直接ソース電極Ｊ１０に入るようになるため、寄生ＰＮＰトランジスタがオンしない。これにより、縦型ＭＩＳＦＥＴの遮断耐量およびＬ負荷耐量を向上させることができる。さらに、内臓ダイオードのリカバリ時においても、ｎ型ドリフト層Ｊ２に蓄積されたホールはｎ+型ソース領域Ｊ６の下を通らず直接ソース電極Ｊ１０に入るため、縦型ＭＩＳＦＥＴが誤オンしない。これにより、縦型ＭＩＳＦＥＴのリカバリ耐量も向上させることができる。
しかしながら、そもそも深いｐ型ディープ層Ｊ５を形成する幅が必要になるため、ｐ型ディープ層Ｊ５が無い場合に比べて単位セルサイズを小さくできない。よって、チャネル幅ＷCHを増やすことができず、チャネル抵抗ＲCHを低減させられない。更には、ｐ型ディープ層Ｊ５およびｎ型ドリフト層Ｊ２のＰＮ接合によるＪＦＥＴが寄生的に形成される。よって、ｐ型ディープ層Ｊ５の間隔を狭くするとＪＦＥＴ抵抗ＲJFETが大きくなる。したがって、ｐ型ディープ層Ｊ５ の間隔が狭くできないため、セルサイズが小さくならず、チャネル抵抗ＲCHを低減させられない。すなわち、導通損失を決める合計抵抗値ＲTOTALの下限値に限界がある。
本発明は上記点に鑑みて、ワイドギャプ半導体を用いた半導体装置において、ゲート絶縁膜の信頼性の確保を実現しつつ、導通損失の低減を図ることを可能とすることを第１の目的とする。さらに、ＭＩＳＦＥＴのゲート絶縁膜の信頼性の向上を図ることを第２の目的とする。
上記目的を達成するため、請求項１に記載の半導体装置は、裏面側に備えられた高不純物濃度のワイドギャップ半導体で構成される第１導電型の裏面層（１）と、表面側に備えられると共に裏面層よりも低不純物濃度とされたワイドギャップ半導体にて構成される第１導電型のドリフト層（２）と、を有する半導体基板（１、２）と、ドリフト層の上に形成されたワイドギャップ半導体にて構成される第２導電型のボディ層（３）と、ボディ層の上層部に形成され、ドリフト層よりも高不純物濃度のワイドギャップ半導体にて構成される第１導電型のソース領域（４）と、ソース領域の表面からボディ層よりも深くまで形成されたトレンチ（６）内に形成され、該トレンチの内壁面に形成されたゲート絶縁膜（７）と、ゲート絶縁膜の上に形成されたゲート電極（８）と、を有して構成されたトレンチゲート構造と、ソース領域に電気的に接続されるソース電極（９）と、半導体基板の裏面側における裏面層と電気的に接続されるドレイン電極（１１）と、を有する縦型ＭＩＳＦＥＴ（１００）を備え、ゲート絶縁膜は、ボディ層の少数キャリアに対して障壁を有し、かつ、ドリフト層の少数キャリアに対して障壁の無い材料で構成されている。
このように、ゲート絶縁膜を、ボディ層の少数キャリアに対して障壁を持ち、ドリフト層の少数キャリアに対して障壁の無い材料によって構成している。これにより、ワイドギャプ半導体を用いた半導体装置において、遮断耐量の向上を実現しつつ、導通損失の低減を図ることを可能となる。
また、請求項２に記載の半導体装置では、ゲート絶縁膜は、ワイドギャップ半導体よりも誘電率の大きな材料で構成されている。
このような構成とすると、オフ中に、ゲート絶縁膜中の電界強度が小さくなる。このため、ゲート絶縁膜の信頼性の向上を図ることが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態にかかるワイドギャップ半導体で構成される半導体装置の断面図である。 図１中のII−II線上のエネルギーバンド構造を示した図である。 図１中のIII−III線上のエネルギーバンド構造を示した図である。 第２実施形態にかかる半導体装置を含む回路の構成を示した図である。 第３実施形態にかかる半導体装置を含む回路の構成を示した図である。 参考例として示したワイドギャップ半導体で構成される半導体装置の断面図である。 図６中のVII−VII線上のエネルギーバンド構造を示した図である。 図６中のVIII−VIII線上のエネルギーバンド構造を示した図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。本実施形態では、ワイドギャップ半導体を用いたトレンチゲート構造のＭＩＳＦＥＴを有する半導体装置として、反転型の縦型ＭＩＳＦＥＴを有する半導体装置を例に挙げて説明する。
図１に示す半導体装置は、ワイドギャップ半導体としてダイヤモンドを用いて形成されたものであり、半導体チップ中におけるセル領域にトレンチゲート構造の縦型ＭＩＳＦＥＴ１００が形成された構造とされている。
半導体装置は、高不純物濃度のｐ型ダイヤモンドからなるｐ+型基板１の表面側に、ｐ+型基板１よりも低不純物濃度のｐ型ダイヤモンドからなるｐ型ドリフト層２が形成された半導体基板を用いて形成されている。
ｐ型ドリフト層２の上層部にはｎ型ボディ層３が形成されている。本実施形態の場合、ｎ型ボディ層３は、ｐ型ドリフト層２よりも高不純物濃度のｎ型ダイヤモンドで構成されている。ｎ型ボディ層３は、平坦面となっているｐ型ドリフト層２の上に成膜されるか、もしくはｐ型ドリフト層２の表層部に対してｎ型不純物をイオン注入することによって形成されている。
さらに、ｎ型ボディ層３の上層部分にはｐ+型ソース領域４が形成されている。ｐ+型ソース領域４も、平坦面となっているｎ型ボディ層３の上に成膜されるか、もしくはｎ型ボディ層３の表層部に対してｐ型不純物をイオン注入することによって形成されている。
ｐ+型ソース領域４は、図１の断面において、後述するトレンチゲート構造の両側に配置されている。同様に、ｎ型ボディ層３も、図１の断面において、トレンチゲート構造の両側に配置されている。なお、本実施形態では、ｎ型ボディ層３を後述するソース電極９と電気的接続が行われるコンタクト領域としても用いているが、ｎ型ボディ層３のうちソース電極９と接触する部分に部分的に高濃度とされたコンタクト領域を別途備えるようにしても良い。
また、ｎ型ボディ層３およびｐ+型ソース領域４を貫通してｐ型ドリフト層２に達するように、紙面垂直方向を長手方向とするトレンチ６が形成されている。このトレンチ６の側面と接するように上述したｎ型ボディ層３およびｐ+型ソース領域４が配置されている。
さらに、ｎ型ボディ層３のうちｐ+型ソース領域４とｐ型ドリフト層２との間に位置する部分の表面部、つまりｐ型ボディ層３のうちトレンチ６に接する部分をチャネル領域として、このチャネル領域を含むトレンチ６の内壁面にはゲート絶縁膜７が形成されている。そして、ゲート絶縁膜７の表面にはドープドＰｏｌｙ−Ｓｉにて構成されたゲート電極８が形成されており、これらゲート絶縁膜７およびゲート電極８によってトレンチ６内が埋め尽くされている。
このようにして、トレンチ６内にゲート絶縁膜７およびゲート電極８が配置されたトレンチゲート構造が構成されている。このトレンチゲート構造は、図１の紙面垂直方向を長手方向として延設されており、複数のトレンチゲート構造が図１中の左右方向に並べられることでストライプ状とされている。また、上述したｐ+型ソース領域４およびｎ型ボディ層３もトレンチゲート構造の長手方向に沿って延設されたレイアウト構造とされている。
また、ｐ+型ソース領域４およびｎ型ボディ層３の表面やゲート電極８の表面には、ソース電極９やゲート配線（図示せず）が形成されている。ソース電極９およびゲート配線は、複数の金属（例えばＮｉ／Ａｌ等）にて構成されている。そして、複数の金属のうち少なくともｐ型ダイヤモンド（具体的にはｐ+型ソース領域４）と接触する部分はｐ型ダイヤモンドとオーミック接触可能な金属で構成されている。また、複数の金属のうち少なくともｎ型ダイヤモンド（具体的にはｎ型ボディ層３）と接触する部分はｎ型ダイヤモンドとオーミック接触可能な金属で構成されている。なお、これらソース電極９およびゲート配線は、層間絶縁膜１０上に形成されることで電気的に絶縁されている。そして、層間絶縁膜１０に形成されたコンタクトホールを通じて、ソース電極９はｐ+型ソース領域４およびｎ型ボディ層３と電気的に接触させられ、ゲート配線はゲート電極８と電気的に接触させられている。
さらに、ｐ+型基板１の裏面側にはｐ+型基板１と電気的に接続されたドレイン電極１１が形成されている。このような構造により、ｐチャネルタイプの反転型のトレンチゲート構造の縦型ＭＩＳＦＥＴ１００が備えられた半導体装置が構成されている。
このような構造において、本実施形態では、ゲート絶縁膜７の誘電率をワイドギャップ半導体として用いられているｎ型ダイヤモンドやｐ型ダイヤモンドよりも大きな誘電率を有する材料によって構成している。例えば、ゲート絶縁膜７として、Ａｌ2Ｏ3、ＨｆＳｉＯ、ＨｆＯ、ＨｆＯ2、ＨｆＡｌＯＮおよびＹ2Ｏ3のうちのいずれか１つ若しくは複数層の積層体、またはこれら絶縁膜の元素の組成比を変化させたものの一つ若しくは複数層の積層体を適用することができる。このようなゲート絶縁膜７とすることで、ゲート絶縁膜７は、ｎ型ボディ層３の少数キャリアに対して障壁を持ち、ｐ型ドリフト層２の少数キャリアに対して障壁の無いものとなる。例えば、図１中のII−II線上、つまりゲート電極８からゲート絶縁膜７を通じてｎ型ボディ層３に至る部分でのＭＩＳゲートのエネルギーバンド構造は図２に示す状態となる。すなわち、ゲート絶縁膜７により、ｎ型ボディ層３の少数キャリア（ここではホール）に対してゲート電極８側からｎ型ボディ層３への移動の障壁を有している。また、図中III−III線上、つまりゲート電極８からゲート絶縁膜７を通じてｐ型ドリフト層２に至る部分でのＭＩＳゲートのエネルギーバンド構造は図３に示す状態となる。すなわち、ゲート絶縁膜７により、ｐ型ドリフト層２の少数キャリア（ここでは電子）に対してゲート電極８側からｎ型ボディ層３への移動の障壁を有していない。
なお、参考として、図６に示した従来のＳｉＣにて構成される縦型ＭＩＳＦＥＴでは、図６中のVII−VII線上、つまりゲート電極Ｊ９からゲート絶縁膜Ｊ８を通じてｐ型ボディ層Ｊ３に至る部分でのＭＩＳゲートのエネルギーバンド構造は図７に示す状態となる。すなわち、ゲート絶縁膜Ｊ８により、ｐ型ボディ層Ｊ３の少数キャリア（ここでは電子）に対してゲート電極Ｊ９側からｐ型ボディ層Ｊ３への移動の障壁を有している。また、図中VIII−VIII線上、つまりゲート電極Ｊ９からゲート絶縁膜Ｊ８を通じてｎ型ドリフト層Ｊ２に至る部分でのＭＩＳゲートのエネルギーバンド構造は図８に示す状態となる。すなわち、ゲート絶縁膜Ｊ８により、ｎ型ドリフト層Ｊ２の少数キャリア（ここではホール）に対してゲート電極Ｊ９側からｐ型ボディ層Ｊ３への移動の障壁を有している。
続いて、上記のように構成された半導体装置における反転型のトレンチゲート構造の縦型ＭＩＳＦＥＴ１００の動作について説明する。
縦型ＭＩＳＦＥＴ１００は、ゲート電極８にゲート電圧を印加すると、ｎ型ボディ層３のうちトレンチ６に接している表面にチャネルが形成される。これにより、ドレイン電極１１から注入されたホールがｐ+型基板１やｐ型ドリフト層２からｎ型ボディ層３に形成されたチャネルを通った後、ｐ型ドリフト層２に到達し、ソース電極９とドレイン電極１１との間に電流を流すという動作が行われる。
一方、ターンオフ中には、ゲート絶縁膜７の誘電率が各部の半導体層を構成しているダイヤモンドよりも高くしてあることから、ゲート絶縁膜７中の電界強度が小さくなる。このため、ゲート絶縁膜７の信頼性を向上することが可能となる。
また、ターンオフ中に、ドレイン電圧が上昇してアバランシェブレークダウンが発生する場合、アバランシェはｐ型ドリフト層２のうちのゲート電極８の先端部の位置で発生する。このとき、ゲート絶縁膜７に障壁がないため、アバランシェで発生した電子電流はｐ+型ソース領域４とｎ型ボディ層３およびｐ型ドリフト層２によって構成される寄生ｐｎｐトランジスタのベースに流れず、ゲート電極８に流れる。このため、寄生ｐｎｐトランジスタがオンしないようにでき、縦型ＭＩＳＦＥＴ１００の遮断耐量の向上を図ることが可能となる。
さらに、ゲート電極８を電子電流が流れる際に、ゲート電極８自身に抵抗があるため、電子電流によってゲート電位が上昇し、トレンチゲート構造の側面のｎ型ボディ層３にチャネルが形成され、縦型ＭＩＳＦＥＴ１００のゲートがオンする。そして、ゲートがオンすると、ドレイン電圧が減少するため、アバランシェが抑制される。すなわち、アバランシェが発生すると、縦型ＭＩＳＦＥＴ１００がオン状態に移行することで破壊に至ることを防止することが可能となる。
このように、ｎ型ボディ層３の少数キャリアに対して障壁を持ち、ｐ型ドリフト層２の少数キャリアに対して障壁の無い材料をゲート絶縁膜７の材料として選択している。これにより、上記の通り、ゲート絶縁膜７の信頼性を確保しつつ、遮断耐量の向上を図ることが可能となる。そして、これらの効果を図６に示した従来の構造のようにｐ型ディープ層Ｊ５を備えていなくても得ることができることから、ｐ型ディープ層Ｊ５が備えられていることによって寄生的に形成されるＪＦＥＴを無くせる。したがって、ＪＦＥＴ抵抗ＲJFETを無くすことができ、合計抵抗値ＲTOTALの下限値を更に低下させることが可能となる。
よって、ワイドギャプ半導体を用いた半導体装置において、遮断耐量の向上およびゲート絶縁膜の信頼性の確保を実現しつつ、導通損失の低減を図ることが可能となる。
参考として、図６に示した従来構造の縦型ＭＩＳＦＥＴの場合は、ゲート絶縁膜Ｊ８により、ｎ型ドリフト層Ｊ２の少数キャリアに対してゲート電極Ｊ９側からｐ型ボディ層Ｊ３への移動の障壁を有している。このため、仮にｐ型ディープ層Ｊ５を形成していないと、アバランシェが発生したときに、図６中に矢印で示した経路でホールが流れ、寄生ＮＰＮトランジスタがオンしてしまうため、オンした箇所に電流が集中して破壊に至ることになる。
なお、上記のように構成された縦型ＭＩＳＦＥＴ１００をインバータなどの上下アームに備えられるスイッチング素子として適用する場合、ダイオードモードでの使用は行わず、ダイオードをオンさせないようにすることが好ましい。すなわち、リバースリカバリーモードで電子がゲート電極８を抜けると縦型ＭＩＳＦＥＴ１００がオンしてしまい、上下アーム短絡が起こる。これを防ぐためには、ｐ型ドリフト層２とｎ型ボディ層３とのＰＮ接合によるボディダイオードをダイオードモードとして使用せずに、別途、還流ダイオード（以下、ＦＷＤという）を併用することが必要になる。その場合、ＦＷＤのオン時の順方向電圧Ｖｆは、ボディダイオードのビルトイン電圧よりも小さくすることが必要であり、これによりＦＷＤがボディダイオードよりも優先的にオンさせることが可能となる。
以上説明したように、本実施形態では、ゲート絶縁膜７を、ｎ型ボディ層３の少数キャリアに対して障壁を持ち、ｐ型ドリフト層２の少数キャリアに対して障壁の無い材料によって構成している。これにより、ワイドギャプ半導体を用いた半導体装置において、遮断耐量の向上およびゲート絶縁膜の信頼性の確保を実現しつつ、導通損失の低減を図ることを可能となる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に示した半導体装置を含む回路について説明する。なお、半導体装置の基本的な構成については第１実施形態と同様であるため、第１実施形態と異なる回路部分についてのみ説明する。
図４に示すように、本実施形態にかかる半導体装置を含む回路は、縦型ＭＩＳＦＥＴ１００のゲートに対してゲート抵抗２０を接続した構成とされている。このように、縦型ＭＩＳＦＥＴ１００のゲートに対してゲート抵抗２０を接続することで、ゲート電極８に対して大き過ぎる電流が流れることを抑制することができる。したがって、少量のゲート電流によって縦型ＭＩＳＦＥＴ１００がターンオンし、ゲート電極８の保護を図ることが可能となる。
なお、ここでいうゲート抵抗２０については、外付けの抵抗とすることができるが、半導体装置の内蔵抵抗であっても良い。ゲート抵抗２０を内蔵抵抗とする場合、本実施形態で説明した半導体装置を含む回路を半導体装置内において構成することができる。
（第３実施形態）
第３実施形態について説明する。本実施形態も、第１実施形態に示した半導体装置を含む回路について説明する。なお、半導体装置の基本的な構成については第１実施形態と同様である。また、ここでは第２実施形態で説明したゲート抵抗２０についても備えた回路としている。したがって、本実施形態のうち、第１、第２実施形態と異なる部分についてのみ説明する。
図５に示すように、本実施形態にかかる半導体装置を含む回路は、縦型ＭＩＳＦＥＴ１００のソース−ドレイン間にＦＷＤ３０を接続している。この回路は、例えば、縦型ＭＩＳＦＥＴ１００をインバータなどの上下アームに備えられるスイッチング素子として適用する場合に適用される。
ＦＷＤ３０は、外付けのダイオード部品であり、順方向電圧Ｖｆが縦型ＭＩＳＦＥＴ１００におけるｐ型ドリフト層２とｎ型ボディ層３とのＰＮ接合によるボディダイオードのビルトイン電圧よりも小さくなっている。
このような構成のＦＷＤ３０を備えると、オフ時にＦＷＤ３０をボディダイオードよりも優先的にオンさせることが可能となる。したがって、ボディダイオードをオンさせないようにできる。このため、リバースリカバリーモードで電子がゲート電極８を抜けないようにでき、縦型ＭＩＳＦＥＴ１００がオンして上下アーム短絡が起こることを防ぐことが可能となる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、ワイドギャップ半導体としてダイヤモンドを例に挙げて説明したが、他のワイドギャプ半導体、例えばＳｉＣなどを使用した半導体装置としても良い。
さらに、上記各実施形態では、裏面側が高不純物濃度の裏面層、表面側がそれよりも低不純物濃度なドリフト層とされた半導体基板として、ｐ+型基板１の表面にｐ型ドリフト層２を形成した構造を例に挙げて説明した。しかしながら、これは半導体基板の一例を示したに過ぎず、例えばｐ型ドリフト層２にて構成される基板の裏面側にｐ型ドーパントをイオン注入すること、もしくはエピタキシャル成長によって裏面層を構成した半導体基板であっても良い。
また、上記各実施形態では、第１導電型をｐ型、第２導電型をｎ型としたｐチャネルタイプのＭＩＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｎチャネルタイプのＭＩＳＦＥＴに対しても本発明を適用することができる。
１ ｐ+型基板
２ ｐ型ドリフト層
３ ｎ型ボディ層
４ ｐ+型ソース領域
７ ゲート絶縁膜
８ ゲート電極
９ ソース電極
１１ ドレイン電極
２０ ゲート抵抗
３０ ＦＷＤ

Claims (6)

  1. ワイドギャップ半導体を用いた半導体装置であって、
    裏面側に備えられた高不純物濃度の前記ワイドギャップ半導体で構成される第１導電型の裏面層（１）と、表面側に備えられると共に前記裏面層よりも低不純物濃度とされた前記ワイドギャップ半導体にて構成される第１導電型のドリフト層（２）と、を有する前記半導体基板（１、２）と、
    前記ドリフト層の上に形成された前記ワイドギャップ半導体にて構成される第２導電型のボディ層（３）と、
    前記ボディ層の上層部に形成され、前記ドリフト層よりも高不純物濃度の前記ワイドギャップ半導体にて構成される第１導電型のソース領域（４）と、
    前記ソース領域の表面から前記ボディ層よりも深くまで形成されたトレンチ（６）内に形成され、該トレンチの内壁面に形成されたゲート絶縁膜（７）と、前記ゲート絶縁膜の上に形成されたゲート電極（８）と、を有して構成されたトレンチゲート構造と、
    前記ソース領域に電気的に接続されるソース電極（９）と、
    前記半導体基板の裏面側における前記裏面層と電気的に接続されるドレイン電極（１１）と、を有する縦型ＭＩＳＦＥＴ（１００）を備え、
    前記ゲート絶縁膜は、前記ボディ層の少数キャリアに対して障壁を有し、かつ、前記ドリフト層の少数キャリアに対して障壁の無い材料で構成されている半導体装置。
  2. 前記ゲート絶縁膜は、前記ワイドギャップ半導体よりも誘電率の大きな材料で構成されている請求項１に記載の半導体装置。
  3. 前記第１導電型はｐ型であり、前記第２導電型はｎ型であり、前記ワイドギャップ半導体はダイヤモンドである請求項１または２に記載の半導体装置。
  4. 請求項１ないし３のいずれか１つに記載の半導体装置を含む回路であって、
    前記ゲート電極にゲート抵抗（２０）が接続されている半導体装置を含む回路。
  5. 前記ソース電極と前記ドレイン電極との間に還流ダイオード（３０）が備えられている請求項４に記載の半導体装置を含む回路。
  6. 請求項１ないし３のいずれか１つに記載の半導体装置を含む回路であって、
    前記ソース電極と前記ドレイン電極との間に還流ダイオード（３０）が備えられている半導体装置を含む回路。
JP2016020942A 2016-02-05 2016-02-05 半導体装置 Active JP6406274B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016020942A JP6406274B2 (ja) 2016-02-05 2016-02-05 半導体装置
US16/068,919 US10950723B2 (en) 2016-02-05 2016-11-17 Semiconductor device and circuit having the same
PCT/JP2016/084094 WO2017134900A1 (ja) 2016-02-05 2016-11-17 半導体装置
CN201680080595.3A CN108604599B (zh) 2016-02-05 2016-11-17 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016020942A JP6406274B2 (ja) 2016-02-05 2016-02-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2017139415A true JP2017139415A (ja) 2017-08-10
JP6406274B2 JP6406274B2 (ja) 2018-10-17

Family

ID=59500957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016020942A Active JP6406274B2 (ja) 2016-02-05 2016-02-05 半導体装置

Country Status (4)

Country Link
US (1) US10950723B2 (ja)
JP (1) JP6406274B2 (ja)
CN (1) CN108604599B (ja)
WO (1) WO2017134900A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109478567B (zh) * 2016-07-15 2022-12-16 罗姆股份有限公司 半导体装置
CN116936620A (zh) * 2023-09-14 2023-10-24 凌锐半导体(上海)有限公司 一种碳化硅沟槽栅mosfet的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181752A (ja) * 2010-03-02 2011-09-15 Advanced Power Device Research Association 半導体トランジスタ
JP2012064686A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 半導体装置
WO2012105611A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体パワーデバイスおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2007043825A (ja) * 2005-08-03 2007-02-15 Denso Corp 車両用発電制御装置
DE102007013824B4 (de) * 2006-03-22 2013-10-24 Denso Corporation Schaltkreis mit einem Transistor
US7629616B2 (en) * 2007-02-28 2009-12-08 Cree, Inc. Silicon carbide self-aligned epitaxial MOSFET for high powered device applications
US8203181B2 (en) 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
CN103824883B (zh) * 2012-11-19 2017-05-03 比亚迪股份有限公司 一种具有终端耐压结构的沟槽mosfet的及其制造方法
JP6081228B2 (ja) * 2013-02-28 2017-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2015056492A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181752A (ja) * 2010-03-02 2011-09-15 Advanced Power Device Research Association 半導体トランジスタ
JP2012064686A (ja) * 2010-09-15 2012-03-29 Toshiba Corp 半導体装置
WO2012105611A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体パワーデバイスおよびその製造方法

Also Published As

Publication number Publication date
US20190027598A1 (en) 2019-01-24
WO2017134900A1 (ja) 2017-08-10
CN108604599A (zh) 2018-09-28
CN108604599B (zh) 2022-03-01
US10950723B2 (en) 2021-03-16
JP6406274B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
JP5919121B2 (ja) ダイオードおよび半導体装置
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP6063915B2 (ja) 逆導通ｉｇｂｔ
JP5922886B2 (ja) ダイオードおよび半導体装置
JP6011696B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
US10083957B2 (en) Semiconductor device
US20160079369A1 (en) Semiconductor device
US10304969B2 (en) Semiconductor device
US10490655B2 (en) Insulated gate bipolar transistor (IGBT) with high avalanche withstand
JP2013051345A (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2016096304A (ja) 半導体装置
US10700184B2 (en) Semiconductor device
US10083956B2 (en) Semiconductor device
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
TW201537750A (zh) 半導體裝置
JP6406274B2 (ja) 半導体装置
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
KR101624063B1 (ko) 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 ｍｃｔ 소자
JP2016149429A (ja) 逆導通ｉｇｂｔ
KR101994728B1 (ko) 전력 반도체 소자
JP7472059B2 (ja) 半導体装置
JP2016149430A (ja) 逆導通ｉｇｂｔを備える電子装置
JP2009182205A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180903

R151 Written notification of patent or utility model registration

Ref document number: 6406274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250