JP3551153B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3551153B2 JP3551153B2 JP2001025080A JP2001025080A JP3551153B2 JP 3551153 B2 JP3551153 B2 JP 3551153B2 JP 2001025080 A JP2001025080 A JP 2001025080A JP 2001025080 A JP2001025080 A JP 2001025080A JP 3551153 B2 JP3551153 B2 JP 3551153B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- cathode
- electrode
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000969 carrier Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 27
- 230000005684 electric field Effects 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 238000005036 potential barrier Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000010992 reflux Methods 0.000 description 3
- 239000002772 conduction electron Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はバイポーラトランジスタ、バイポーラ型静電誘導トランジスタ等の電流制御型の半導体装置（パワー素子）に関するものである。
【０００２】
【従来の技術】
図５は従来のガードリング構造を持ったバイポーラトランジスタの断面構造を示す図である。図５に示すように、ｎ＋型の基板領域５１上にｎ型のコレクタ領域５２が形成され、コレクタ領域５２の上部にｐ型のベース領域５８が形成され、ベース領域５８の上部にｎ＋型のエミッタ領域５３が形成されている。また、層間絶縁膜６０がコレクタ領域５２の上面に形成され、コレクタ電極６１が基板領域５１とオーミックコンタクトし、層間絶縁膜６０に設けられたエミッタコンタクトホールを介してエミッタ電極６３がエミッタ領域５３とオーミックコンタクトし、層間絶縁膜６０に設けられたベースコンタクトホールを介してベース電極６８がベース領域５８とオーミックコンタクトしている。なお、図５では１単位分のバイポーラトランジスタを示しているが、必要とする電流容量に応じてバイポーラトランジスタの単位構造は複数形成される。また、ｐ型のガードリング領域７０がベース領域５８およびエミッタ領域５３を囲むように環状をなしており、ガードリング領域７０はどの電極とも接続していない。なお、図５ではガードリング領域７０を１本のみ示しているが、ガードリング領域７０の本数は必要とする耐圧等によって決められる。
【０００３】
つぎに、図５に示した従来のバイポーラトランジスタ（素子）の動作について説明する。このバイポーラトランジスタは、例えばエミッタ電極６３に接地電位（０Ｖ）を印加し、コレクタ電極６１に正電位を印加して使用する。また、このバイポーラトランジスタをスイッチ素子として駆動すべく、ベース電極６８およびエミッタ電極６３には外部回路として、何らかのベース駆動回路が接続されており、ベース駆動回路から供給される信号でオン／オフの制御がなされている。
【０００４】
このバイポーラトランジスタがオフ状態となるべく、ベース電極６８に接地電位もしくは負電位を印加すると、ｐ型のベース領域５８とｎ型のコレクタ領域５２との間に逆バイアスがかかり、空乏層が広がる。このとき、コレクタ電極６１に印加される電位が高くなると、ベース領域５８とコレクタ領域５２との間でアバランシェ降伏が生じる。
【０００５】
【発明が解決しようとする課題】
上記のように、従来のバイポーラトランジスタ等の電流制御型の半導体装置では、ベース領域５８とコレクタ領域５２との間でアバランシェ降伏が起こるため、アバランシェ降伏電流はベース駆動回路に流れてしまう。したがって、ベース駆動回路にアバランシェ降伏電流が流れても破壊しないように、ベース駆動回路に電流容量の大きい素子を用いるなどの対処を講じる必要があった。
【０００６】
本発明は上述の課題を解決するためになされたもので、アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避することができる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するような構成をとる。
【０００８】
すなわち、請求項１に記載の発明においては、コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域および前記コレクタ領域とは反対導電型のベース領域が形成された電流駆動型の半導体装置において、前記主面に接しかつ前記エミッタ領域および前記ベース領域に接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域および前記ベース領域を囲むように環状をなしており、前記ベース領域とベース電極とがコンタクトするベースコンタクトホールと、前記カソード領域とカソード電極とがコンタクトするカソードコンタクトホールとの距離を前記ベース領域から前記コレクタ領域に導入された少数キャリアの拡散長よりも大きくしている。
【０００９】
このような請求項１に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記ベース領域に接地電位もしくは負電位を印加した状態で、前記コレクタ領域に正電位を印加すると、前記ベース領域および前記カソード領域と前記コレクタ領域との間には逆バイアスがかかり、空乏層が広がる。このとき、前記カソード領域は電界集中を緩和すべく前記エミッタ領域および前記ベース領域を囲むように環状をなしているため、前記カソード領域が前記ベース領域と対面している側の端部とは反対側の端部における電界が最も高くなる。そして、その端部の電界が臨界電界に達すると、前記カソード領域と前記コレクタ領域との間でアバランシェ降伏が生じる。前記カソード領域は前記エミッタ領域と同電位に保たれているため、アバランシェ降伏電流は前記エミッタ領域に接続された外部回路へと流れ、前記ベース領域にはアバランシェ降伏電流が流れない。また、前記エミッタ領域に接地電位を印加し、前記コレクタ領域に負電位を印加すると、前記カソード領域と前記コレクタ領域との間で形成されるダイオード構造は順バイアス状態となり、前記カソード領域から前記コレクタ領域に電流が流れる。つまり、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成される。また、前記エミッタ領域に接地電位を印加し、前記コレクタ領域に正電位を印加した状態で、前記ベース領域に正電位を印加すると、少数キャリアが前記ベース領域から前記コレクタ領域に注入され、導通状態となる。このとき、前記ベースコンタクトホールと前記カソードコンタクトホールとの距離が少数キャリアの拡散長よりも大きいため、前記コレクタ領域に注入された少数キャリアは前記カソード領域には流れず、前記エミッタ領域に流れる。
【００１０】
つぎに、請求項２に記載の発明においては、コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域が形成され、前記主面に接して前記エミッタ領域を挟み込むように配置された第１の溝を有し、前記第１の溝の内部に第１の絶縁膜によって前記コレクタ領域と絶縁されかつ前記エミッタ領域と同電位に保たれた第１の固定電位絶縁電極を有し、前記第１の固定電位絶縁電極が前記第１の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成するような仕事関数の導電性材料からなり、前記エミッタ領域に接する前記コレクタ領域の一部でありかつ前記第１の固定電位絶縁電極によって挟み込まれたチャネル領域を有し、前記チャネル領域の第１の溝の底部から前記エミッタ領域までの距離すなわちチャネル長は、前記チャネル領域の対面する前記第１の溝の側壁同士の距離すなわちチャネル厚みの２倍以上であり、前記主面、前記第１の絶縁膜および前記コレクタ領域に接しかつ前記エミッタ領域には接しない前記コレクタ領域とは反対導電型のベース領域が形成された半導体装置であって、前記主面に接しかつ前記エミッタ領域および前記ベース領域には接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域、前記第１の固定電位絶縁電極および前記ベース領域を囲むように環状をなしている。
【００１１】
このような請求項２に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記ベース領域に接地電位もしくは負電位を印加した状態で、前記コレクタ領域に正電位を印加すると、前記ベース領域および前記カソード領域と前記コレクタ領域との間には逆バイアスがかかり、空乏層が広がる。このとき、前記カソード領域は電界集中を緩和すべく前記エミッタ領域および前記ベース領域を囲むように環状をなしているため、前記カソード領域が前記ベース領域と対面している側の端部とは反対側の端部における電界が最も高くなる。そして、その端部の電界が臨界電界に達すると、前記カソード領域と前記コレクタ領域との間でアバランシェ降伏が生じる。前記カソード領域は前記エミッタ領域と同電位に保たれているため、アバランシェ降伏電流は前記コレクタ領域と前記エミッタ領域との間で流れ、前記ベース領域にはアバランシェ降伏電流が流れない。また、前記エミッタ領域に接地電位を印加し、前記コレクタ領域に負電位を印加すると、前記カソード領域と前記コレクタ領域との間で形成されるダイオード構造は順バイアス状態となり、前記カソード領域から前記コレクタ領域に電流が流れる。つまり、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成される。
【００１２】
つぎに、請求項３に記載の発明においては、前記請求項２に記載の半導体装置において、前記主面および前記カソード領域に接する第２の溝を有し、前記第２の溝の内部には第２の絶縁膜によって前記コレクタ領域および前記ベース領域と絶縁されかつ前記エミッタ領域および前記カソード領域と同電位に保たれた第２の固定電位絶縁電極を有し、前記第２の固定電位絶縁電極は前記第１の固定電位絶縁電極とつながっている。
【００１３】
このような請求項３に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記ベース領域に接地電位もしくは負電位を印加した状態で、前記コレクタ領域に正電位を印加すると、前記ベース領域および前記カソード領域と前記コレクタ領域との間には逆バイアスが印加されるため、その接合界面には空乏層が広がる。また、前記第２の固定電位絶縁電極の電位は前記エミッタ領域および前記カソード領域と同電位に保たれているため、前記第２の固定電位絶縁電極付近の電位はエミッタ電位にほぼ固定される。つまり、前記ベース領域と前記カソード領域とが離れていても、前記ベース領域と前記カソード領域とが近接している場合とほぼ同じように、前記第２の固定電位絶縁電極の周りの前記コレクタ領域には空乏層が広がり、電界分布は一様になる。また、前記第２の固定電位絶縁電極が前記第１の固定電位絶縁電極とがつながっていることから、しかるべき距離以上離れた前記ベースコンタクトホールと前記カソードコンタクトホールとの間に、前記エミッタ領域が形成されており、前記カソード領域のサイズも小さくなっている。
【００１４】
つぎに、請求項４に記載の発明においては、前記請求項２または前記請求項３に記載の半導体装置において、前記ベース領域とベース電極とがコンタクトするベースコンタクトホールと、前記カソード領域とカソード電極とがコンタクトするカソードコンタクトホールとの距離を前記ベース領域から前記コレクタ領域に導入された少数キャリアの拡散長よりも大きくした。
【００１５】
このような請求項４に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記コレクタ領域に正電位を印加した状態で、前記ベース領域に正電位を印加すると、少数キャリアが前記ベース領域から前記コレクタ領域に注入され、導通状態となる。このとき、前記ベースコンタクトホールと前記カソードコンタクトホールとの距離が少数キャリアの拡散長よりも大きいため、前記コレクタ領域に注入された少数キャリアは前記カソード領域には流れず、前記エミッタ領域に流れる。
【００１６】
【発明の効果】
以上説明したように、前記請求項１に記載の発明によれば、前記ベース領域にはアバランシェ降伏電流が流れないため、アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避することができる。また、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成されるため、外付けの還流ダイオードがなくとも、前記コレクタ領域から前記エミッタ領域に電流を還流することができ、また前記ベース領域から注入された少数キャリアが前記カソード領域には流れず、前記エミッタ領域にすべて流れるため、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率を維持することができる。
【００１７】
また、前記請求項２に記載の発明によれば、前記第１の固定電位絶縁電極を有する半導体装置において、前記ベース領域にはアバランシェ降伏電流が流れないため、アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避することができる。また、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成されるため、外材けの還流ダイオードがなくとも、前記コレクタ領域から前記エミッタ領域に電流を還流することができる。
【００１８】
また、前記請求項３に記載の発明によれば、前記請求項２に記載の発明の効果に加えて、前記ベースコンタクトホールと前記カソードコンタクトホールの間に前記エミッタ領域が形成され、前記カソード領域のサイズも小さくなっているため、活性領域をより多く集積することができる。
【００１９】
また、前記請求項４に記載の発明によれば、前記請求項２および前記請求項３に記載の発明の効果に加えて、前記ベース領域から注入された少数キャリアが前記カソード領域には流れず、前記エミッタ領域にすべて流れるため、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率を維持することができる。
【００２０】
【発明の実施の形態】
以下、本発明を実施の形態よって詳細に説明する。
【００２１】
まず、図１は本発明の第１の実施の形態を示す図であり、バイポーラトランジスタ（素子）の基本構造を説明する断面図である。なお、この第１の実施の形態では半導体をシリコンとして説明する。図１に示すように、ｎ＋型の基板領域１上にｎ型のコレクタ領域２が形成され、コレクタ領域２の上部にｐ型のベース領域８が形成され、ベース領域８の上部にｎ＋型のエミッタ領域３が形成されている。すなわち、コレクタ領域２である一導電型（ｎ型）の半導体基体の一主面にコレクタ領域２と同一導電型（ｎ型）のエミッタ領域３およびコレクタ領域２とは反対導電型（ｐ型）のベース領域８を有する。また、層間絶縁膜１０がコレクタ領域２、エミッタ領域３、ベース領域８の上面に形成され、コレクタ電極１１は基板領域１とオーミックコンタクトし、層間絶縁膜１０に設けられたエミッタコンタクトホールを介してエミッタ電極１３はエミッタ領域３とオーミックコンタクトし、層間絶縁膜１０に設けられたベースコンタクトホールを介してベース電極１８はベース領域８とオーミックコンタクトしている。さらに、ｐ型のカソード領域９がエミッタ領域３およびベース領域８を囲むように環状をなしている。なお、図１では環状のカソード領域９の内側に１単位分のバイポーラトランジスタのみを示しているが、必要とする電流容量に応じて複数のバイポーラトランジスタの単位構造が形成される。また、層間絶縁膜１０に設けられたカソードコンタクトホールを介してカソード電極１９がカソード領域９とオーミックコンタクトし、カソード電極１９（カソード領域９）がエミッタ電極１３（エミッタ領域３）と同電位に保たれている。すなわち、主面に接しかつエミッタ領域３およびベース領域８には接しないカソード領域９が形成され、カソード領域９はコレクタ領域２とは反対導電型（ｐ型）であり、カソード領域９がエミッタ領域３と同電位に保たれ、カソード領域９がエミッタ領域３およびベース領域２８を囲むように環状をなしている。また、ベース領域８とベース電極１８とがコンタクトするベースコンタクトホールと、カソード領域９とカソード電極１９とがコンタクトするカソードコンタクトホールとの距離Ｄがベース領域８からコレクタ領域２に導入された少数キャリアの拡散長よりも大きい。さらに、ｐ型のガードリング領域２０がカソード領域９を囲むように環状をなしており、ガードリング領域２０はどの電極とも接続されていない。なお、図１ではガードリング領域２０を１本のみ示しているが、ガードリング領域２０の本数は必要とする耐圧等によって決められるため、複数あっても構わない。
【００２２】
つぎに、図１に示した第１の実施の形態のバイポーラトランジスタの動作について説明する。このバイポーラトランジスタは、例えばエミッタ電極１３に接地電位（０Ｖ）を印加し、コレクタ電極１１に例えば負荷を介してしかるべき正電位を印加して使用する。また、このバイポーラトランジスタをスイッチ素子として使用するために、ベース電極１８およびエミッタ電極１３には外部回路としてベース駆動回路が接続されており、ベース駆動回路から供給される信号でオン／オフの制御がなされる。
【００２３】
まず、ベース電極１８に接地電位もしくは負電位を印加しているとき、バイポーラトランジスタは遮断状態にある。このとき、第１の実施の形態では、環状のカソード領域９がしかるべき間隔でベース領域８を囲むように配置されているため、コレクタ電界がベース領域８の端部に集中せず、ベース領域８とカソード領域９との間のコレクタ領域２には、双方から空乏層が伸びており、電界分布は一様となっている。つまり、第１の実施の形態では、ガードリング領域２０と対面する側のカソード領域９の端部において最も電界が集中し、そこが臨界電界に達すると、カソード領域９とコレクタ領域２との間でアバランシェ降伏が生じる。カソード領域９はカソード電極１９と同電位のエミッタ電極１３につながっているため、アバランシェ降伏電流はコレクタ電極１１とエミッタ電極１３との間で流れることになる。つまり、ベース電極１８とエミッタ電極１３との間に外部回路として接続されているベース駆動回路にはアバランシェ降伏電流が流れない。このことから、アバランシェ降伏電流によってベース駆動回路が破壊されることを構造上回避することができる。
【００２４】
つぎに、導通状態であるが、ベース電極１８すなわちｐ型のベース領域８にたとえば＋０．７Ｖの正電位を印加すると、ｐ型のベース領域８とｎ型のコレクタ領域２とからなるｐｎ接合が順バイアスされ、正孔はコレクタ領域２へと注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型のコレクタ領域２は伝導度が高められ、電流は低い抵抗で流れるようになる。
【００２５】
このとき、第１の実施の形態では、図１に示すように、ベースコンタクトホールとカソードコンタクトホールとの距離Ｄが少なくとも正孔（少数キャリア）の拡散長よりも大きいため、コレクタ領域２に注入された正孔はカソード領域９には流れない。つまり、コレクタ領域２に注入された正孔はすべてエミッタ領域３に流れることになる。このことから、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率は維持される。
【００２６】
つぎに、このバイポーラトランジスタをターンオフさせるために、ベース電極１８に接地電位を印加すると、コレクタ領域２内にあった過剰な正孔はｐ型のベース領域８へと流れ込み、コレクタ領域２の正孔濃度はベース領域８近傍から順々に減少していく。やがてコレクタ領域２中の正孔が引き抜かれ、ついにはターンオフする。
【００２７】
また、第１の実施の形態では、ベース電極１８に接地電位もしくは負電位を印加した状態で、コレクタ電極１１に−０．７Ｖ以下の負電位を印加すると、エミッタ電極１３に接続されたカソード領域９とコレクタ領域２との間のダイオードが順バイアスされて電流が流れる。つまり、第１の実施の形態においては、コレクタ電極１１（コレクタ領域２）とエミッタ電極１３（エミッタ領域３）との間には逆方向ダイオードが内蔵された構造になっているため、カソード領域９を還流ダイオードとして使用することができる。すなわち、保護素子用の還流ダイオードを外付けする必要がない。
【００２８】
なお、この第１の実施の形態では、バイポーラトランジスタを用いて説明しているが、バイポーラトランジスタやバイポーラ型静電誘導トランジスタ等の電流駆動型の半導体装置（素子）であれば、同様の効果を得ることができる。
【００２９】
つぎに、図２および図３は本発明の第２の実施の形態を示す図である。図２は素子の基本構造を説明する断面図、図３は図２のＡ−Ａ断面図である。なお、この第２の実施の形態では半導体をシリコンとして説明する。図２および図３に示すように、ｎ＋型の基板領域２１上にｎ型のコレクタ領域２２が形成され、コレクタ領域２２の上部にｎ＋型のエミッタ領域２３が形成されている。また、エミッタ領域２３を挟み込むように例えば「Ｕ」の字のように側壁がほぼ垂直な第１の溝が形成され、第１の溝の内部に第１の絶縁膜２５が形成され、第１の絶縁膜２５の内部に第１のＭＯＳ型電極２４が形成されており、第１のＭＯＳ型電極２４は高濃度のｐ＋型ポリシリコンよりなる。また、層間絶縁膜３０がコレクタ領域２２、エミッタ領域２３、第１のＭＯＳ型電極２４の上面に形成され、コレクタ電極３１は基板領域２１とオーミックコンタクトし、層間絶縁膜３０に設けられたエミッタコンタクトホールを介してエミッタ電極３３はエミッタ領域２３および第１のＭＯＳ型電極２４とオーミックコンタクトし、第１のＭＯＳ型電極２４はエミッタ電位に固定されている。よって、第１のＭＯＳ型電極２４と第１の絶縁膜２５とを合わせて第１の固定電位絶縁電極２６と呼ぶ。なお、図中エミッタ領域２３は第１の絶縁膜２５に接しているように描いているが、エミッタ領域２３が第１の固定電位絶縁電極２６に挟み込まれるように配置されていれば接していなくてもよい。すなわち、コレクタ領域２２である一導電型（ｎ型）の半導体基体の一主面に接してコレクタ領域２２と同一導電型（ｎ型）のエミッタ領域２３が形成され、主面に接してエミッタ領域２３を挟み込むように配置された第１の溝を有し、第１の溝の内部に第１の絶縁膜２５によってコレクタ領域２２と絶縁されかつエミッタ領域２３と同電位に保たれた第１の固定電位絶縁電極２６を有し、第１の固定電位絶縁電極２６が第１の絶縁膜２５を介して隣接するコレクタ領域２２に空乏領域を形成するような仕事関数の導電性材料からなる。
【００３０】
さらに、図３において第１の固定電位絶縁電極２６の間に挟まれたコレクタ領域２２をチャネル領域２７と呼ぶ。すなわち、エミッタ領域２３に接するコレクタ領域２２の一部でありかつ第１の固定電位絶縁電極２６によって挟み込まれたチャネル領域２７を有し、チャネル領域２７には第１の固定電位絶縁電極２６の周囲に形成された空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成され、チャネル領域２７のチャネル長（エミッタ領域２３から第１の固定電位絶縁電極２６の底部までの距離）Ｌはチャネル厚み（チャネル領域２７内で対向する２つの第１の固定電位絶縁電極２６間の距離）Ｈの２倍以上または３倍以上である。さらに、図２に示すように、第１の絶縁膜２５に接してエミッタ領域２３とは離れたところに、ｐ型のベース領域２８が存在する。すなわち、主面、第１の絶縁膜２５およびコレクタ領域２２に接し、エミッタ領域２３には接しないベース領域２８が形成され、ベース領域２８はコレクタ領域２２とは反対導電型（ｐ型）である。また、層間絶縁膜３０に設けられたベースコンタクトホールを介してベース電極３８はベース領域２８とオーミックコンタクトしている。
【００３１】
さらに、ｐ型のカソード領域２９がエミッタ領域２３、ベース領域２８および第１の固定電位絶縁電極２６を囲むように環状をなしている。なお、図２中、環状のカソード領域２９の内側に、エミッタ領域２３、ベース領域２８および第１の固定電位絶縁電極２６で構成される構造体は１単位分しか示されていないが、必要とする電流容量に応じて、複数の構造体が形成される。また、層間絶縁膜３０に設けられたカソードコンタクトホールを介してカソード電極３９はカソード領域２９とオーミックコンタクトし、カソード電極３９（カソード領域２９）はエミッタ電極３３（エミッタ領域２３）と同電位に保たれている。すなわち、主面に接しかつエミッタ領域２３およびベース領域２８には接しないカソード領域２９が形成され、カソード領域２９はコレクタ領域２２とは反対導電型（ｐ型）であり、カソード領域２９がエミッタ領域２３と同電位に保たれ、カソード領域２９がエミッタ領域２３、第１の固定電位絶縁電極２６およびベース領域２８を囲むように環状をなしている。また、ベース領域２８とベース電極３８とがコンタクトするベースコンタクトホールと、カソード領域２９とカソード電極３９とがコンタクトするカソードコンタクトホールとの距離Ｄがベース領域２８からコレクタ領域２２に導入された少数キャリアの拡散長よりも大きい。さらに、ガードリング領域４０がカソード領域２９を囲むように環状をなしており、ガードリング領域４０はどの電極とも接続されていない。なお、図２では、ガードリング領域４０を１本のみ示しているが、ガードリング領域４０の本数は必要とする耐圧等によって決められるため、ガードリング領域４０の本数は複数あってもかまわない。
【００３２】
つぎに、図２、図３に示した第２の実施の形態の素子の動作を説明する。この素子は、例えばエミッタ電極３３に接地電位（０Ｖ）を印加し、コレクタ電極３１に例えば誘導負荷を介してしかるべき電位を印加して使用する。また、この素子をスイッチ素子として使用するために、ベース電極３８およびエミッタ電極３３には外部回路としてベース駆動回路が接続されており、ベース駆動回路から供給される信号でオン／オフの制御がなされる。
【００３３】
まず、ベース電極３８に接地電位もしくは負電位を印加しているとき、素子は遮断状態にある。図３を使って説明すると、第１の固定電位絶縁電極２６の周囲には第１のＭＯＳ型電極２４のビルトイン電位に伴う空乏層が形成されているが、チャネル厚みＨが充分狭ければ、チャネル領域２７にはこの空乏領域によって伝導電子に対する充分なポテンシャル障壁が形成される。例えば、第１の絶縁膜２５の厚さを１００ｎｍ以下、チャネル領域２７の不純物濃度を１×１０１４ｃｍ−３以下、チャネル厚みＨを２μｍ以下に設定すれば、エミッタ領域２３の伝導電子がチャネル領域２７を通ってコレクタ領域２２側へ移動することを阻む充分なポテンシャル障壁を形成することができ、狭ければ狭いほど、その遮断性能は向上する。そして、チャネル長Ｌはチャネル厚みＨの２倍以上または３倍以上に設定されているから、コレクタ領域２２からの電界の影響によってポテンシャル障壁が低下することない。
【００３４】
また、第２の実施の形態では、環状のカソード領域２９がしかるべき間隔でベース領域２８を囲むように配置されているため、コレクタ電界がベース領域２８の端部に集中せず、ベース領域２８とカソード領域２９との間のコレクタ領域２２には、双方から空乏層が伸びており、電界分布は一様となっている。つまり、第２の実施の形態では、ガードリング領域４０と対面する側のカソード領域２９の端部においてもっとも電界が集中し、そこが臨界電界に達すると、カソード領域２９とコレクタ領域２２との間でアバランシェ降伏が生じる。カソード領域２９はカソード電極３９と同電位のエミッタ電極３３につながっているため、アバランシェ降伏電流はコレクタ電極３１とエミッタ電極３３との間で流れることになる。つまり、ベース電極３８とエミッタ電極３３との間に外部回路として接続されているベース駆動回路にはアバランシェ降伏電流が流れない。このことから、アバランシェ降伏電流によってベース駆動回路が破壊されることを構造上回避することができる。
【００３５】
つぎに、導通状態であるが、ベース電極３８すなわちｐ型のベース領域２８にたとえば＋０．５Ｖの正電位を印加すると、正孔は上記とは逆にｐ型のベース領域２８から第１の絶縁膜２５の界面へと流れ込んで反転層を形成し、ポテンシャル障壁を作っている第１のＭＯＳ型電極２４からチャネル領域２７への電気力線を遮蔽し、チャネル領域２７中の伝導電子に対するポテンシャル障壁を低下させる。すなわち、コレクタ領域２２とエミッタ領域２３とは導通状態となる。
【００３６】
さらに、ベース電極３８の電位を上げていくと、ｐ型ベース領域２８と周辺のｎ型領域からなるｐｎ接合が順バイアスされ、正孔は直接コレクタ領域２２およびチャネル領域２７へと注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型の領域は伝導度が高められ、電流は低い抵抗で流れるようになる。
【００３７】
このとき、第２の実施の形態では、図２に示すように、ベースコンタクトホールとカソードコンタクトホールとの距離Ｄが少なくとも正孔の拡散長よりも大きいため、コレクタ領域２２に注入された正孔はカソード領域２９には流れない。つまり、コレクタ領域２２に注入された正孔はすべてエミッタ領域２３に流れることになる。このため、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率を維持することができる。
【００３８】
つぎに、この素子をターンオフさせるために、ベース電極３８に接地電位を印加すると、コレクタ領域２２内にあった過剰な正孔はｐ型のベース領域２８へと流れ込み、コレクタ領域２２の正孔濃度はベース領域２８近傍から順々に減少していく。また、チャネル領域２７においては正孔の供給が停止し、正孔密度が低下してくると、高水準注入状態が解かれ、正孔は第１の絶縁膜２５の界面に反転層を形成する。そして、正孔はチャネル領域２７からベース領域２８までつながっている反転層中を伝わってｐ型のベース領域２８へと流れ込み、ベース電極３８に排出される。やがてコレクタ領域２２およびチャネル領域２７内の正孔が引き抜かれ、チャネル領域２７において電子に対するポテンシャル障壁が復活すると、誘導負荷によって流れていたコレクタ電流を維持しようと、このバイポーラトランジスタのコレクタ電位は急峻に上昇し、誘導負荷を介して印加されていた所定の電圧を超える電位がコレクタ電極３１に印加される。このコレクタ電位が上記アバランシェ降伏が生じる電位まで上昇すると、カソード領域２９とコレクタ領域２２との間にアバランシェ降伏電流が流れる。つまり、それまでコレクタ電流として流れていた電流は、コレクタ電極３１とエミッタ電極３３との間で流れることになる。つまり、上記と同様に、動特性時のアバランシェ降伏電流もベース駆動回路には流れない。
【００３９】
また、第２の実施の形態では、ベース電極３８に接地電位もしくは負電位を印加した状態で、コレクタ電極３１に−０．７Ｖ以下の負電位を印加すると、エミッタ電極２３に接続されたカソード領域２９とコレクタ領域２２との間のダイオードは順バイアス状態となり、電流が流れる。つまり、第２の実施の形態においては、コレクタ電極３１とエミッタ電極３３との間には逆方向ダイオードが内蔵された構造になっているため、カソード領域２９を還流ダイオードとして使用することができる。すなわち、保護素子用の還流ダイオードを外付けする必要がない。
【００４０】
つぎに、図４は本発明の第３の実施の形態を示す図である。図４では環状のカソード領域２９の一方を含む断面図を示している。また、環状のカソード領域２９の内側にはベース領域２８、エミッタ領域２３および第１の固定電位絶縁電極２６からなる構造体が複数形成されており、図４中の構造図の左側には書かれていないが、ベース領域２８、エミッタ領域２３および第１の固定電位絶縁電極２６が繰り返し存在している。
【００４１】
図４に示した第３の実施の形態は図２、図３に示した第２の実施の形態の構成に加えて、第２のＭＯＳ型電極３４および第２の絶縁膜３５で形成された第２の固定電位絶縁電極３６を有する。この第２の固定電位絶縁電極３６はカソード領域２９に接しており、さらに第１の固定電位絶縁電極２６とつながった形状をしている。また、第２の固定電位絶縁電極３６はエミッタ電極３３およびカソード電極３９と同電位に保たれている。すなわち、主面およびカソード領域２９に接する第２の溝を有し、第２の溝の一内部には第２の絶縁膜３５によってコレクタ領域２２およびベース領域２８と絶縁されかつエミッタ領域２３およびカソード領域２９と同電位に保たれた第２の固定電位絶縁電極３６を有し、第２の固定電位絶縁電極３６は第１の固定電位絶縁電極２６とつながっている。
【００４２】
つぎに、図４に示した第３の実施の形態の素子の動作を説明する。この素子は、ベース領域２８と環状のカソード領域２９とが離れて形成されているが、第１の固定電位絶縁電極２６とつながっている第２の固定電位絶縁電極３６がエミッタ電極３３およびカソード電極３９と同電位に保たれている。よって、エミッタ電極３３に接地電位（０Ｖ）を印加し、コレクタ電極３１に正電位を印加し、ベース電極２８に接地電位もしくは負電位を印加しているとき、第２の固定電位絶縁電極３６周りのコレクタ領域２２には、ベース領域２８と環状のカソード領域２９とをしかるべき距離で形成したときと同様の空乏層が広がっている。つまり、第２の実施の形態と同様に、ガードリング領域４０と対面する側のカソード領域２９の端部でアバランシェ降伏が生じる。このことから、第２の固定電位絶縁電極３６を形成することで、ベース領域２８とカソード領域２９とを所定の距離以上に離しても、前記第２の実施の形態と同様の効果が得られる。よって、第３の実施の形態では、電流増幅率を維持するため、ベースコンタクトホールとカソードコンタクトホールとの距離Ｄの間にエミッタ領域２３を形成し、活性領域として使用することができる。このことから、カソード領域２９のサイズが縮小され、活性領域の集積度を向上することができる。
【００４３】
なお、上述実施の形態においては、一導電型（コレクタ領域２、２２の導電型）をｎ型としたが、一導電型（コレクタ領域の導電型）をｐ型としてもよいことは明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図である。
【図２】本発明の第２の実施の形態を示す断面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】本発明の第３の実施の形態を示す断面図である。
【図５】従来例を示す断面図である。
【符号の説明】
１…基板領域
２…コレクタ領域
３…エミッタ領域
８…ベース領域
９…カソード領域
１０…層間絶縁膜
１１…コレクタ電極
１３…エミッタ電極
１８…ベース電極
１９…カソード電極
２０…ガードリング領域
２１…基板領域
２２…コレクタ領域
２３…エミッタ領域
２４…第１のＭＯＳ型電極
２５…第１の絶縁膜
２６…第１の固定電位絶縁電極
２７…チャネル領域
２８…ベース領域
２９…カソード領域
３０…層間絶縁膜
３１…コレクタ電極
３３…エミッタ電極
３４…第２のＭＯＳ型電極
３５…第２の絶縁膜
３６…第２の固定電位絶縁電極
３８…ベース電極
３９…カソード電極
４０…ガードリング領域
５１…基板領域
５２…コレクタ領域
５３…エミッタ領域
５８…ベース領域
６０…層間絶縁膜
６１…コレクタ電極
６３…エミッタ電極
６８…ベース電極
７０…ガードリング領域
Ｈ…チャネル厚み
Ｌ…チャネル長
Ｄ…ベースコンタクトホールとカソードコンタクトホールとの距離
【発明の属する技術分野】
本発明はバイポーラトランジスタ、バイポーラ型静電誘導トランジスタ等の電流制御型の半導体装置（パワー素子）に関するものである。
【０００２】
【従来の技術】
図５は従来のガードリング構造を持ったバイポーラトランジスタの断面構造を示す図である。図５に示すように、ｎ＋型の基板領域５１上にｎ型のコレクタ領域５２が形成され、コレクタ領域５２の上部にｐ型のベース領域５８が形成され、ベース領域５８の上部にｎ＋型のエミッタ領域５３が形成されている。また、層間絶縁膜６０がコレクタ領域５２の上面に形成され、コレクタ電極６１が基板領域５１とオーミックコンタクトし、層間絶縁膜６０に設けられたエミッタコンタクトホールを介してエミッタ電極６３がエミッタ領域５３とオーミックコンタクトし、層間絶縁膜６０に設けられたベースコンタクトホールを介してベース電極６８がベース領域５８とオーミックコンタクトしている。なお、図５では１単位分のバイポーラトランジスタを示しているが、必要とする電流容量に応じてバイポーラトランジスタの単位構造は複数形成される。また、ｐ型のガードリング領域７０がベース領域５８およびエミッタ領域５３を囲むように環状をなしており、ガードリング領域７０はどの電極とも接続していない。なお、図５ではガードリング領域７０を１本のみ示しているが、ガードリング領域７０の本数は必要とする耐圧等によって決められる。
【０００３】
つぎに、図５に示した従来のバイポーラトランジスタ（素子）の動作について説明する。このバイポーラトランジスタは、例えばエミッタ電極６３に接地電位（０Ｖ）を印加し、コレクタ電極６１に正電位を印加して使用する。また、このバイポーラトランジスタをスイッチ素子として駆動すべく、ベース電極６８およびエミッタ電極６３には外部回路として、何らかのベース駆動回路が接続されており、ベース駆動回路から供給される信号でオン／オフの制御がなされている。
【０００４】
このバイポーラトランジスタがオフ状態となるべく、ベース電極６８に接地電位もしくは負電位を印加すると、ｐ型のベース領域５８とｎ型のコレクタ領域５２との間に逆バイアスがかかり、空乏層が広がる。このとき、コレクタ電極６１に印加される電位が高くなると、ベース領域５８とコレクタ領域５２との間でアバランシェ降伏が生じる。
【０００５】
【発明が解決しようとする課題】
上記のように、従来のバイポーラトランジスタ等の電流制御型の半導体装置では、ベース領域５８とコレクタ領域５２との間でアバランシェ降伏が起こるため、アバランシェ降伏電流はベース駆動回路に流れてしまう。したがって、ベース駆動回路にアバランシェ降伏電流が流れても破壊しないように、ベース駆動回路に電流容量の大きい素子を用いるなどの対処を講じる必要があった。
【０００６】
本発明は上述の課題を解決するためになされたもので、アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避することができる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するような構成をとる。
【０００８】
すなわち、請求項１に記載の発明においては、コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域および前記コレクタ領域とは反対導電型のベース領域が形成された電流駆動型の半導体装置において、前記主面に接しかつ前記エミッタ領域および前記ベース領域に接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域および前記ベース領域を囲むように環状をなしており、前記ベース領域とベース電極とがコンタクトするベースコンタクトホールと、前記カソード領域とカソード電極とがコンタクトするカソードコンタクトホールとの距離を前記ベース領域から前記コレクタ領域に導入された少数キャリアの拡散長よりも大きくしている。
【０００９】
このような請求項１に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記ベース領域に接地電位もしくは負電位を印加した状態で、前記コレクタ領域に正電位を印加すると、前記ベース領域および前記カソード領域と前記コレクタ領域との間には逆バイアスがかかり、空乏層が広がる。このとき、前記カソード領域は電界集中を緩和すべく前記エミッタ領域および前記ベース領域を囲むように環状をなしているため、前記カソード領域が前記ベース領域と対面している側の端部とは反対側の端部における電界が最も高くなる。そして、その端部の電界が臨界電界に達すると、前記カソード領域と前記コレクタ領域との間でアバランシェ降伏が生じる。前記カソード領域は前記エミッタ領域と同電位に保たれているため、アバランシェ降伏電流は前記エミッタ領域に接続された外部回路へと流れ、前記ベース領域にはアバランシェ降伏電流が流れない。また、前記エミッタ領域に接地電位を印加し、前記コレクタ領域に負電位を印加すると、前記カソード領域と前記コレクタ領域との間で形成されるダイオード構造は順バイアス状態となり、前記カソード領域から前記コレクタ領域に電流が流れる。つまり、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成される。また、前記エミッタ領域に接地電位を印加し、前記コレクタ領域に正電位を印加した状態で、前記ベース領域に正電位を印加すると、少数キャリアが前記ベース領域から前記コレクタ領域に注入され、導通状態となる。このとき、前記ベースコンタクトホールと前記カソードコンタクトホールとの距離が少数キャリアの拡散長よりも大きいため、前記コレクタ領域に注入された少数キャリアは前記カソード領域には流れず、前記エミッタ領域に流れる。
【００１０】
つぎに、請求項２に記載の発明においては、コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域が形成され、前記主面に接して前記エミッタ領域を挟み込むように配置された第１の溝を有し、前記第１の溝の内部に第１の絶縁膜によって前記コレクタ領域と絶縁されかつ前記エミッタ領域と同電位に保たれた第１の固定電位絶縁電極を有し、前記第１の固定電位絶縁電極が前記第１の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成するような仕事関数の導電性材料からなり、前記エミッタ領域に接する前記コレクタ領域の一部でありかつ前記第１の固定電位絶縁電極によって挟み込まれたチャネル領域を有し、前記チャネル領域の第１の溝の底部から前記エミッタ領域までの距離すなわちチャネル長は、前記チャネル領域の対面する前記第１の溝の側壁同士の距離すなわちチャネル厚みの２倍以上であり、前記主面、前記第１の絶縁膜および前記コレクタ領域に接しかつ前記エミッタ領域には接しない前記コレクタ領域とは反対導電型のベース領域が形成された半導体装置であって、前記主面に接しかつ前記エミッタ領域および前記ベース領域には接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域、前記第１の固定電位絶縁電極および前記ベース領域を囲むように環状をなしている。
【００１１】
このような請求項２に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記ベース領域に接地電位もしくは負電位を印加した状態で、前記コレクタ領域に正電位を印加すると、前記ベース領域および前記カソード領域と前記コレクタ領域との間には逆バイアスがかかり、空乏層が広がる。このとき、前記カソード領域は電界集中を緩和すべく前記エミッタ領域および前記ベース領域を囲むように環状をなしているため、前記カソード領域が前記ベース領域と対面している側の端部とは反対側の端部における電界が最も高くなる。そして、その端部の電界が臨界電界に達すると、前記カソード領域と前記コレクタ領域との間でアバランシェ降伏が生じる。前記カソード領域は前記エミッタ領域と同電位に保たれているため、アバランシェ降伏電流は前記コレクタ領域と前記エミッタ領域との間で流れ、前記ベース領域にはアバランシェ降伏電流が流れない。また、前記エミッタ領域に接地電位を印加し、前記コレクタ領域に負電位を印加すると、前記カソード領域と前記コレクタ領域との間で形成されるダイオード構造は順バイアス状態となり、前記カソード領域から前記コレクタ領域に電流が流れる。つまり、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成される。
【００１２】
つぎに、請求項３に記載の発明においては、前記請求項２に記載の半導体装置において、前記主面および前記カソード領域に接する第２の溝を有し、前記第２の溝の内部には第２の絶縁膜によって前記コレクタ領域および前記ベース領域と絶縁されかつ前記エミッタ領域および前記カソード領域と同電位に保たれた第２の固定電位絶縁電極を有し、前記第２の固定電位絶縁電極は前記第１の固定電位絶縁電極とつながっている。
【００１３】
このような請求項３に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記ベース領域に接地電位もしくは負電位を印加した状態で、前記コレクタ領域に正電位を印加すると、前記ベース領域および前記カソード領域と前記コレクタ領域との間には逆バイアスが印加されるため、その接合界面には空乏層が広がる。また、前記第２の固定電位絶縁電極の電位は前記エミッタ領域および前記カソード領域と同電位に保たれているため、前記第２の固定電位絶縁電極付近の電位はエミッタ電位にほぼ固定される。つまり、前記ベース領域と前記カソード領域とが離れていても、前記ベース領域と前記カソード領域とが近接している場合とほぼ同じように、前記第２の固定電位絶縁電極の周りの前記コレクタ領域には空乏層が広がり、電界分布は一様になる。また、前記第２の固定電位絶縁電極が前記第１の固定電位絶縁電極とがつながっていることから、しかるべき距離以上離れた前記ベースコンタクトホールと前記カソードコンタクトホールとの間に、前記エミッタ領域が形成されており、前記カソード領域のサイズも小さくなっている。
【００１４】
つぎに、請求項４に記載の発明においては、前記請求項２または前記請求項３に記載の半導体装置において、前記ベース領域とベース電極とがコンタクトするベースコンタクトホールと、前記カソード領域とカソード電極とがコンタクトするカソードコンタクトホールとの距離を前記ベース領域から前記コレクタ領域に導入された少数キャリアの拡散長よりも大きくした。
【００１５】
このような請求項４に記載の発明の構成による作用について説明する。前記エミッタ領域に接地電位を印加し、前記コレクタ領域に正電位を印加した状態で、前記ベース領域に正電位を印加すると、少数キャリアが前記ベース領域から前記コレクタ領域に注入され、導通状態となる。このとき、前記ベースコンタクトホールと前記カソードコンタクトホールとの距離が少数キャリアの拡散長よりも大きいため、前記コレクタ領域に注入された少数キャリアは前記カソード領域には流れず、前記エミッタ領域に流れる。
【００１６】
【発明の効果】
以上説明したように、前記請求項１に記載の発明によれば、前記ベース領域にはアバランシェ降伏電流が流れないため、アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避することができる。また、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成されるため、外付けの還流ダイオードがなくとも、前記コレクタ領域から前記エミッタ領域に電流を還流することができ、また前記ベース領域から注入された少数キャリアが前記カソード領域には流れず、前記エミッタ領域にすべて流れるため、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率を維持することができる。
【００１７】
また、前記請求項２に記載の発明によれば、前記第１の固定電位絶縁電極を有する半導体装置において、前記ベース領域にはアバランシェ降伏電流が流れないため、アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避することができる。また、前記コレクタ領域と前記エミッタ領域との間に逆方向のダイオードが形成されるため、外材けの還流ダイオードがなくとも、前記コレクタ領域から前記エミッタ領域に電流を還流することができる。
【００１８】
また、前記請求項３に記載の発明によれば、前記請求項２に記載の発明の効果に加えて、前記ベースコンタクトホールと前記カソードコンタクトホールの間に前記エミッタ領域が形成され、前記カソード領域のサイズも小さくなっているため、活性領域をより多く集積することができる。
【００１９】
また、前記請求項４に記載の発明によれば、前記請求項２および前記請求項３に記載の発明の効果に加えて、前記ベース領域から注入された少数キャリアが前記カソード領域には流れず、前記エミッタ領域にすべて流れるため、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率を維持することができる。
【００２０】
【発明の実施の形態】
以下、本発明を実施の形態よって詳細に説明する。
【００２１】
まず、図１は本発明の第１の実施の形態を示す図であり、バイポーラトランジスタ（素子）の基本構造を説明する断面図である。なお、この第１の実施の形態では半導体をシリコンとして説明する。図１に示すように、ｎ＋型の基板領域１上にｎ型のコレクタ領域２が形成され、コレクタ領域２の上部にｐ型のベース領域８が形成され、ベース領域８の上部にｎ＋型のエミッタ領域３が形成されている。すなわち、コレクタ領域２である一導電型（ｎ型）の半導体基体の一主面にコレクタ領域２と同一導電型（ｎ型）のエミッタ領域３およびコレクタ領域２とは反対導電型（ｐ型）のベース領域８を有する。また、層間絶縁膜１０がコレクタ領域２、エミッタ領域３、ベース領域８の上面に形成され、コレクタ電極１１は基板領域１とオーミックコンタクトし、層間絶縁膜１０に設けられたエミッタコンタクトホールを介してエミッタ電極１３はエミッタ領域３とオーミックコンタクトし、層間絶縁膜１０に設けられたベースコンタクトホールを介してベース電極１８はベース領域８とオーミックコンタクトしている。さらに、ｐ型のカソード領域９がエミッタ領域３およびベース領域８を囲むように環状をなしている。なお、図１では環状のカソード領域９の内側に１単位分のバイポーラトランジスタのみを示しているが、必要とする電流容量に応じて複数のバイポーラトランジスタの単位構造が形成される。また、層間絶縁膜１０に設けられたカソードコンタクトホールを介してカソード電極１９がカソード領域９とオーミックコンタクトし、カソード電極１９（カソード領域９）がエミッタ電極１３（エミッタ領域３）と同電位に保たれている。すなわち、主面に接しかつエミッタ領域３およびベース領域８には接しないカソード領域９が形成され、カソード領域９はコレクタ領域２とは反対導電型（ｐ型）であり、カソード領域９がエミッタ領域３と同電位に保たれ、カソード領域９がエミッタ領域３およびベース領域２８を囲むように環状をなしている。また、ベース領域８とベース電極１８とがコンタクトするベースコンタクトホールと、カソード領域９とカソード電極１９とがコンタクトするカソードコンタクトホールとの距離Ｄがベース領域８からコレクタ領域２に導入された少数キャリアの拡散長よりも大きい。さらに、ｐ型のガードリング領域２０がカソード領域９を囲むように環状をなしており、ガードリング領域２０はどの電極とも接続されていない。なお、図１ではガードリング領域２０を１本のみ示しているが、ガードリング領域２０の本数は必要とする耐圧等によって決められるため、複数あっても構わない。
【００２２】
つぎに、図１に示した第１の実施の形態のバイポーラトランジスタの動作について説明する。このバイポーラトランジスタは、例えばエミッタ電極１３に接地電位（０Ｖ）を印加し、コレクタ電極１１に例えば負荷を介してしかるべき正電位を印加して使用する。また、このバイポーラトランジスタをスイッチ素子として使用するために、ベース電極１８およびエミッタ電極１３には外部回路としてベース駆動回路が接続されており、ベース駆動回路から供給される信号でオン／オフの制御がなされる。
【００２３】
まず、ベース電極１８に接地電位もしくは負電位を印加しているとき、バイポーラトランジスタは遮断状態にある。このとき、第１の実施の形態では、環状のカソード領域９がしかるべき間隔でベース領域８を囲むように配置されているため、コレクタ電界がベース領域８の端部に集中せず、ベース領域８とカソード領域９との間のコレクタ領域２には、双方から空乏層が伸びており、電界分布は一様となっている。つまり、第１の実施の形態では、ガードリング領域２０と対面する側のカソード領域９の端部において最も電界が集中し、そこが臨界電界に達すると、カソード領域９とコレクタ領域２との間でアバランシェ降伏が生じる。カソード領域９はカソード電極１９と同電位のエミッタ電極１３につながっているため、アバランシェ降伏電流はコレクタ電極１１とエミッタ電極１３との間で流れることになる。つまり、ベース電極１８とエミッタ電極１３との間に外部回路として接続されているベース駆動回路にはアバランシェ降伏電流が流れない。このことから、アバランシェ降伏電流によってベース駆動回路が破壊されることを構造上回避することができる。
【００２４】
つぎに、導通状態であるが、ベース電極１８すなわちｐ型のベース領域８にたとえば＋０．７Ｖの正電位を印加すると、ｐ型のベース領域８とｎ型のコレクタ領域２とからなるｐｎ接合が順バイアスされ、正孔はコレクタ領域２へと注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型のコレクタ領域２は伝導度が高められ、電流は低い抵抗で流れるようになる。
【００２５】
このとき、第１の実施の形態では、図１に示すように、ベースコンタクトホールとカソードコンタクトホールとの距離Ｄが少なくとも正孔（少数キャリア）の拡散長よりも大きいため、コレクタ領域２に注入された正孔はカソード領域９には流れない。つまり、コレクタ領域２に注入された正孔はすべてエミッタ領域３に流れることになる。このことから、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率は維持される。
【００２６】
つぎに、このバイポーラトランジスタをターンオフさせるために、ベース電極１８に接地電位を印加すると、コレクタ領域２内にあった過剰な正孔はｐ型のベース領域８へと流れ込み、コレクタ領域２の正孔濃度はベース領域８近傍から順々に減少していく。やがてコレクタ領域２中の正孔が引き抜かれ、ついにはターンオフする。
【００２７】
また、第１の実施の形態では、ベース電極１８に接地電位もしくは負電位を印加した状態で、コレクタ電極１１に−０．７Ｖ以下の負電位を印加すると、エミッタ電極１３に接続されたカソード領域９とコレクタ領域２との間のダイオードが順バイアスされて電流が流れる。つまり、第１の実施の形態においては、コレクタ電極１１（コレクタ領域２）とエミッタ電極１３（エミッタ領域３）との間には逆方向ダイオードが内蔵された構造になっているため、カソード領域９を還流ダイオードとして使用することができる。すなわち、保護素子用の還流ダイオードを外付けする必要がない。
【００２８】
なお、この第１の実施の形態では、バイポーラトランジスタを用いて説明しているが、バイポーラトランジスタやバイポーラ型静電誘導トランジスタ等の電流駆動型の半導体装置（素子）であれば、同様の効果を得ることができる。
【００２９】
つぎに、図２および図３は本発明の第２の実施の形態を示す図である。図２は素子の基本構造を説明する断面図、図３は図２のＡ−Ａ断面図である。なお、この第２の実施の形態では半導体をシリコンとして説明する。図２および図３に示すように、ｎ＋型の基板領域２１上にｎ型のコレクタ領域２２が形成され、コレクタ領域２２の上部にｎ＋型のエミッタ領域２３が形成されている。また、エミッタ領域２３を挟み込むように例えば「Ｕ」の字のように側壁がほぼ垂直な第１の溝が形成され、第１の溝の内部に第１の絶縁膜２５が形成され、第１の絶縁膜２５の内部に第１のＭＯＳ型電極２４が形成されており、第１のＭＯＳ型電極２４は高濃度のｐ＋型ポリシリコンよりなる。また、層間絶縁膜３０がコレクタ領域２２、エミッタ領域２３、第１のＭＯＳ型電極２４の上面に形成され、コレクタ電極３１は基板領域２１とオーミックコンタクトし、層間絶縁膜３０に設けられたエミッタコンタクトホールを介してエミッタ電極３３はエミッタ領域２３および第１のＭＯＳ型電極２４とオーミックコンタクトし、第１のＭＯＳ型電極２４はエミッタ電位に固定されている。よって、第１のＭＯＳ型電極２４と第１の絶縁膜２５とを合わせて第１の固定電位絶縁電極２６と呼ぶ。なお、図中エミッタ領域２３は第１の絶縁膜２５に接しているように描いているが、エミッタ領域２３が第１の固定電位絶縁電極２６に挟み込まれるように配置されていれば接していなくてもよい。すなわち、コレクタ領域２２である一導電型（ｎ型）の半導体基体の一主面に接してコレクタ領域２２と同一導電型（ｎ型）のエミッタ領域２３が形成され、主面に接してエミッタ領域２３を挟み込むように配置された第１の溝を有し、第１の溝の内部に第１の絶縁膜２５によってコレクタ領域２２と絶縁されかつエミッタ領域２３と同電位に保たれた第１の固定電位絶縁電極２６を有し、第１の固定電位絶縁電極２６が第１の絶縁膜２５を介して隣接するコレクタ領域２２に空乏領域を形成するような仕事関数の導電性材料からなる。
【００３０】
さらに、図３において第１の固定電位絶縁電極２６の間に挟まれたコレクタ領域２２をチャネル領域２７と呼ぶ。すなわち、エミッタ領域２３に接するコレクタ領域２２の一部でありかつ第１の固定電位絶縁電極２６によって挟み込まれたチャネル領域２７を有し、チャネル領域２７には第１の固定電位絶縁電極２６の周囲に形成された空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成され、チャネル領域２７のチャネル長（エミッタ領域２３から第１の固定電位絶縁電極２６の底部までの距離）Ｌはチャネル厚み（チャネル領域２７内で対向する２つの第１の固定電位絶縁電極２６間の距離）Ｈの２倍以上または３倍以上である。さらに、図２に示すように、第１の絶縁膜２５に接してエミッタ領域２３とは離れたところに、ｐ型のベース領域２８が存在する。すなわち、主面、第１の絶縁膜２５およびコレクタ領域２２に接し、エミッタ領域２３には接しないベース領域２８が形成され、ベース領域２８はコレクタ領域２２とは反対導電型（ｐ型）である。また、層間絶縁膜３０に設けられたベースコンタクトホールを介してベース電極３８はベース領域２８とオーミックコンタクトしている。
【００３１】
さらに、ｐ型のカソード領域２９がエミッタ領域２３、ベース領域２８および第１の固定電位絶縁電極２６を囲むように環状をなしている。なお、図２中、環状のカソード領域２９の内側に、エミッタ領域２３、ベース領域２８および第１の固定電位絶縁電極２６で構成される構造体は１単位分しか示されていないが、必要とする電流容量に応じて、複数の構造体が形成される。また、層間絶縁膜３０に設けられたカソードコンタクトホールを介してカソード電極３９はカソード領域２９とオーミックコンタクトし、カソード電極３９（カソード領域２９）はエミッタ電極３３（エミッタ領域２３）と同電位に保たれている。すなわち、主面に接しかつエミッタ領域２３およびベース領域２８には接しないカソード領域２９が形成され、カソード領域２９はコレクタ領域２２とは反対導電型（ｐ型）であり、カソード領域２９がエミッタ領域２３と同電位に保たれ、カソード領域２９がエミッタ領域２３、第１の固定電位絶縁電極２６およびベース領域２８を囲むように環状をなしている。また、ベース領域２８とベース電極３８とがコンタクトするベースコンタクトホールと、カソード領域２９とカソード電極３９とがコンタクトするカソードコンタクトホールとの距離Ｄがベース領域２８からコレクタ領域２２に導入された少数キャリアの拡散長よりも大きい。さらに、ガードリング領域４０がカソード領域２９を囲むように環状をなしており、ガードリング領域４０はどの電極とも接続されていない。なお、図２では、ガードリング領域４０を１本のみ示しているが、ガードリング領域４０の本数は必要とする耐圧等によって決められるため、ガードリング領域４０の本数は複数あってもかまわない。
【００３２】
つぎに、図２、図３に示した第２の実施の形態の素子の動作を説明する。この素子は、例えばエミッタ電極３３に接地電位（０Ｖ）を印加し、コレクタ電極３１に例えば誘導負荷を介してしかるべき電位を印加して使用する。また、この素子をスイッチ素子として使用するために、ベース電極３８およびエミッタ電極３３には外部回路としてベース駆動回路が接続されており、ベース駆動回路から供給される信号でオン／オフの制御がなされる。
【００３３】
まず、ベース電極３８に接地電位もしくは負電位を印加しているとき、素子は遮断状態にある。図３を使って説明すると、第１の固定電位絶縁電極２６の周囲には第１のＭＯＳ型電極２４のビルトイン電位に伴う空乏層が形成されているが、チャネル厚みＨが充分狭ければ、チャネル領域２７にはこの空乏領域によって伝導電子に対する充分なポテンシャル障壁が形成される。例えば、第１の絶縁膜２５の厚さを１００ｎｍ以下、チャネル領域２７の不純物濃度を１×１０１４ｃｍ−３以下、チャネル厚みＨを２μｍ以下に設定すれば、エミッタ領域２３の伝導電子がチャネル領域２７を通ってコレクタ領域２２側へ移動することを阻む充分なポテンシャル障壁を形成することができ、狭ければ狭いほど、その遮断性能は向上する。そして、チャネル長Ｌはチャネル厚みＨの２倍以上または３倍以上に設定されているから、コレクタ領域２２からの電界の影響によってポテンシャル障壁が低下することない。
【００３４】
また、第２の実施の形態では、環状のカソード領域２９がしかるべき間隔でベース領域２８を囲むように配置されているため、コレクタ電界がベース領域２８の端部に集中せず、ベース領域２８とカソード領域２９との間のコレクタ領域２２には、双方から空乏層が伸びており、電界分布は一様となっている。つまり、第２の実施の形態では、ガードリング領域４０と対面する側のカソード領域２９の端部においてもっとも電界が集中し、そこが臨界電界に達すると、カソード領域２９とコレクタ領域２２との間でアバランシェ降伏が生じる。カソード領域２９はカソード電極３９と同電位のエミッタ電極３３につながっているため、アバランシェ降伏電流はコレクタ電極３１とエミッタ電極３３との間で流れることになる。つまり、ベース電極３８とエミッタ電極３３との間に外部回路として接続されているベース駆動回路にはアバランシェ降伏電流が流れない。このことから、アバランシェ降伏電流によってベース駆動回路が破壊されることを構造上回避することができる。
【００３５】
つぎに、導通状態であるが、ベース電極３８すなわちｐ型のベース領域２８にたとえば＋０．５Ｖの正電位を印加すると、正孔は上記とは逆にｐ型のベース領域２８から第１の絶縁膜２５の界面へと流れ込んで反転層を形成し、ポテンシャル障壁を作っている第１のＭＯＳ型電極２４からチャネル領域２７への電気力線を遮蔽し、チャネル領域２７中の伝導電子に対するポテンシャル障壁を低下させる。すなわち、コレクタ領域２２とエミッタ領域２３とは導通状態となる。
【００３６】
さらに、ベース電極３８の電位を上げていくと、ｐ型ベース領域２８と周辺のｎ型領域からなるｐｎ接合が順バイアスされ、正孔は直接コレクタ領域２２およびチャネル領域２７へと注入される。すると、素子耐圧を保つために不純物濃度を薄く、高抵抗に作られていたこれらｎ型の領域は伝導度が高められ、電流は低い抵抗で流れるようになる。
【００３７】
このとき、第２の実施の形態では、図２に示すように、ベースコンタクトホールとカソードコンタクトホールとの距離Ｄが少なくとも正孔の拡散長よりも大きいため、コレクタ領域２２に注入された正孔はカソード領域２９には流れない。つまり、コレクタ領域２２に注入された正孔はすべてエミッタ領域２３に流れることになる。このため、コレクタ電流に対するベース電流の駆動効率を示す、いわゆる電流増幅率を維持することができる。
【００３８】
つぎに、この素子をターンオフさせるために、ベース電極３８に接地電位を印加すると、コレクタ領域２２内にあった過剰な正孔はｐ型のベース領域２８へと流れ込み、コレクタ領域２２の正孔濃度はベース領域２８近傍から順々に減少していく。また、チャネル領域２７においては正孔の供給が停止し、正孔密度が低下してくると、高水準注入状態が解かれ、正孔は第１の絶縁膜２５の界面に反転層を形成する。そして、正孔はチャネル領域２７からベース領域２８までつながっている反転層中を伝わってｐ型のベース領域２８へと流れ込み、ベース電極３８に排出される。やがてコレクタ領域２２およびチャネル領域２７内の正孔が引き抜かれ、チャネル領域２７において電子に対するポテンシャル障壁が復活すると、誘導負荷によって流れていたコレクタ電流を維持しようと、このバイポーラトランジスタのコレクタ電位は急峻に上昇し、誘導負荷を介して印加されていた所定の電圧を超える電位がコレクタ電極３１に印加される。このコレクタ電位が上記アバランシェ降伏が生じる電位まで上昇すると、カソード領域２９とコレクタ領域２２との間にアバランシェ降伏電流が流れる。つまり、それまでコレクタ電流として流れていた電流は、コレクタ電極３１とエミッタ電極３３との間で流れることになる。つまり、上記と同様に、動特性時のアバランシェ降伏電流もベース駆動回路には流れない。
【００３９】
また、第２の実施の形態では、ベース電極３８に接地電位もしくは負電位を印加した状態で、コレクタ電極３１に−０．７Ｖ以下の負電位を印加すると、エミッタ電極２３に接続されたカソード領域２９とコレクタ領域２２との間のダイオードは順バイアス状態となり、電流が流れる。つまり、第２の実施の形態においては、コレクタ電極３１とエミッタ電極３３との間には逆方向ダイオードが内蔵された構造になっているため、カソード領域２９を還流ダイオードとして使用することができる。すなわち、保護素子用の還流ダイオードを外付けする必要がない。
【００４０】
つぎに、図４は本発明の第３の実施の形態を示す図である。図４では環状のカソード領域２９の一方を含む断面図を示している。また、環状のカソード領域２９の内側にはベース領域２８、エミッタ領域２３および第１の固定電位絶縁電極２６からなる構造体が複数形成されており、図４中の構造図の左側には書かれていないが、ベース領域２８、エミッタ領域２３および第１の固定電位絶縁電極２６が繰り返し存在している。
【００４１】
図４に示した第３の実施の形態は図２、図３に示した第２の実施の形態の構成に加えて、第２のＭＯＳ型電極３４および第２の絶縁膜３５で形成された第２の固定電位絶縁電極３６を有する。この第２の固定電位絶縁電極３６はカソード領域２９に接しており、さらに第１の固定電位絶縁電極２６とつながった形状をしている。また、第２の固定電位絶縁電極３６はエミッタ電極３３およびカソード電極３９と同電位に保たれている。すなわち、主面およびカソード領域２９に接する第２の溝を有し、第２の溝の一内部には第２の絶縁膜３５によってコレクタ領域２２およびベース領域２８と絶縁されかつエミッタ領域２３およびカソード領域２９と同電位に保たれた第２の固定電位絶縁電極３６を有し、第２の固定電位絶縁電極３６は第１の固定電位絶縁電極２６とつながっている。
【００４２】
つぎに、図４に示した第３の実施の形態の素子の動作を説明する。この素子は、ベース領域２８と環状のカソード領域２９とが離れて形成されているが、第１の固定電位絶縁電極２６とつながっている第２の固定電位絶縁電極３６がエミッタ電極３３およびカソード電極３９と同電位に保たれている。よって、エミッタ電極３３に接地電位（０Ｖ）を印加し、コレクタ電極３１に正電位を印加し、ベース電極２８に接地電位もしくは負電位を印加しているとき、第２の固定電位絶縁電極３６周りのコレクタ領域２２には、ベース領域２８と環状のカソード領域２９とをしかるべき距離で形成したときと同様の空乏層が広がっている。つまり、第２の実施の形態と同様に、ガードリング領域４０と対面する側のカソード領域２９の端部でアバランシェ降伏が生じる。このことから、第２の固定電位絶縁電極３６を形成することで、ベース領域２８とカソード領域２９とを所定の距離以上に離しても、前記第２の実施の形態と同様の効果が得られる。よって、第３の実施の形態では、電流増幅率を維持するため、ベースコンタクトホールとカソードコンタクトホールとの距離Ｄの間にエミッタ領域２３を形成し、活性領域として使用することができる。このことから、カソード領域２９のサイズが縮小され、活性領域の集積度を向上することができる。
【００４３】
なお、上述実施の形態においては、一導電型（コレクタ領域２、２２の導電型）をｎ型としたが、一導電型（コレクタ領域の導電型）をｐ型としてもよいことは明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図である。
【図２】本発明の第２の実施の形態を示す断面図である。
【図３】図２のＡ−Ａ断面図である。
【図４】本発明の第３の実施の形態を示す断面図である。
【図５】従来例を示す断面図である。
【符号の説明】
１…基板領域
２…コレクタ領域
３…エミッタ領域
８…ベース領域
９…カソード領域
１０…層間絶縁膜
１１…コレクタ電極
１３…エミッタ電極
１８…ベース電極
１９…カソード電極
２０…ガードリング領域
２１…基板領域
２２…コレクタ領域
２３…エミッタ領域
２４…第１のＭＯＳ型電極
２５…第１の絶縁膜
２６…第１の固定電位絶縁電極
２７…チャネル領域
２８…ベース領域
２９…カソード領域
３０…層間絶縁膜
３１…コレクタ電極
３３…エミッタ電極
３４…第２のＭＯＳ型電極
３５…第２の絶縁膜
３６…第２の固定電位絶縁電極
３８…ベース電極
３９…カソード電極
４０…ガードリング領域
５１…基板領域
５２…コレクタ領域
５３…エミッタ領域
５８…ベース領域
６０…層間絶縁膜
６１…コレクタ電極
６３…エミッタ電極
６８…ベース電極
７０…ガードリング領域
Ｈ…チャネル厚み
Ｌ…チャネル長
Ｄ…ベースコンタクトホールとカソードコンタクトホールとの距離
Claims (4)
- コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域および前記コレクタ領域とは反対導電型のベース領域が形成された電流駆動型の半導体装置において、前記主面に接しかつ前記エミッタ領域および前記ベース領域に接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域および前記ベース領域を囲むように環状をなしており、前記ベース領域とベース電極とがコンタクトするベースコンタクトホールと、前記カソード領域とカソード電極とがコンタクトするカソードコンタクトホールとの距離を前記ベース領域から前記コレクタ領域に導入された少数キャリアの拡散長よりも大きくしたことを特徴とする半導体装置。
- コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域が形成され、前記主面に接して前記エミッタ領域を挟み込むように配置された第１の溝を有し、前記第１の溝の内部に第１の絶縁膜によって前記コレクタ領域と絶縁されかつ前記エミッタ領域と同電位に保たれた第１の固定電位絶縁電極を有し、前記第１の固定電位絶縁電極が前記第１の絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成するような仕事関数の導電性材料からなり、前記エミッタ領域に接する前記コレクタ領域の一部でありかつ前記第１の固定電位絶縁電極によって挟み込まれたチャネル領域を有し、前記チャネル領域の第１の溝の底部から前記エミッタ領域までの距離すなわちチャネル長は、前記チャネル領域の対面する前記第１の溝の側壁同士の距離すなわちチャネル厚みの２倍以上であり、前記主面、前記第１の絶縁膜および前記コレクタ領域に接しかつ前記エミッタ領域には接しない前記コレクタ領域とは反対導電型のベース領域が形成された半導体装置であって、前記主面に接しかつ前記エミッタ領域および前記ベース領域には接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域、前記第１の固定電位絶縁電極および前記ベース領域を囲むように環状をなしていることを特徴とする半導体装置。
- 前記主面および前記カソード領域に接する第２の溝を有し、前記第２の溝の内部には第２の絶縁膜によって前記コレクタ領域および前記ベース領域と絶縁されかつ前記エミッタ領域および前記カソード領域と同電位に保たれた第２の固定電位絶縁電極を有し、前記第２の固定電位絶縁電極は前記第１の固定電位絶縁電極とつながっていることを特徴とする請求項２に記載の半導体装置。
- 前記ベース領域とベース電極とがコンタクトするベースコンタクトホールと、前記カソード領域とカソード電極とがコンタクトするカソードコンタクトホールとの距離を前記ベース領域から前記コレクタ領域に導入された少数キャリアの拡散長よりも大きくしたことを特徴とする請求項２または３に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025080A JP3551153B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置 |
| US10/052,438 US6603186B2 (en) | 2001-02-01 | 2002-01-23 | Bipolar transistor with base drive circuit protection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001025080A JP3551153B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002231931A JP2002231931A (ja) | 2002-08-16 |
| JP3551153B2 true JP3551153B2 (ja) | 2004-08-04 |
Family
ID=18890134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001025080A Expired - Fee Related JP3551153B2 (ja) | 2001-02-01 | 2001-02-01 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6603186B2 (ja) |
| JP (1) | JP3551153B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109273538B (zh) * | 2018-10-26 | 2024-06-25 | 湘潭大学 | 基于一种控制表面电场的硅漂移探测器及其设计方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3111827B2 (ja) * | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| JPH10270567A (ja) * | 1997-03-21 | 1998-10-09 | Oki Electric Ind Co Ltd | トランジスタ保護素子 |
-
2001
- 2001-02-01 JP JP2001025080A patent/JP3551153B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-23 US US10/052,438 patent/US6603186B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020100927A1 (en) | 2002-08-01 |
| JP2002231931A (ja) | 2002-08-16 |
| US6603186B2 (en) | 2003-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696600B2 (en) | IGBT device and related device having robustness under extreme conditions | |
| US6091107A (en) | Semiconductor devices | |
| JP3346825B2 (ja) | 電力半導体素子及びその製造方法 | |
| JP3447884B2 (ja) | 高耐圧半導体素子 | |
| JPH11345969A (ja) | 電力用半導体装置 | |
| JP2005209811A (ja) | 半導体装置 | |
| KR20150061971A (ko) | 전력 반도체 소자 및 그의 제조 방법 | |
| JPH05226638A (ja) | 半導体装置 | |
| KR20150069117A (ko) | 전력 반도체 소자 | |
| JP3522887B2 (ja) | 高耐圧半導体素子 | |
| JPH0465552B2 (ja) | ||
| JP3551153B2 (ja) | 半導体装置 | |
| KR20150076716A (ko) | 전력 반도체 소자 | |
| KR101994728B1 (ko) | 전력 반도체 소자 | |
| US20150187919A1 (en) | Power semiconductor device | |
| JP3216315B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2009071082A (ja) | 半導体装置 | |
| JPH08274311A (ja) | 絶縁ゲート型半導体装置 | |
| JP3214242B2 (ja) | 半導体装置 | |
| JP3629180B2 (ja) | 半導体素子 | |
| JPS5931869B2 (ja) | 静電誘導形サイリスタ | |
| JP3692786B2 (ja) | 半導体装置 | |
| JPH0312970A (ja) | 半導体装置 | |
| JP2001094104A (ja) | 電力用半導体素子 | |
| JP3808686B2 (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040412 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |