JP3346825B2 - 電力半導体素子及びその製造方法 - Google Patents
電力半導体素子及びその製造方法Info
- Publication number
- JP3346825B2 JP3346825B2 JP11912893A JP11912893A JP3346825B2 JP 3346825 B2 JP3346825 B2 JP 3346825B2 JP 11912893 A JP11912893 A JP 11912893A JP 11912893 A JP11912893 A JP 11912893A JP 3346825 B2 JP3346825 B2 JP 3346825B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- semiconductor device
- buffer
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000872 buffer Substances 0.000 claims description 69
- 210000000746 body region Anatomy 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 83
- 210000004027 cell Anatomy 0.000 description 65
- 230000002093 peripheral effect Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電力金属酸化物シリコン
電界効果トランジスタ（ＭＯＳＦＥＴ）及び絶縁ゲート
バイポーラトランジスタ（ＩＧＢＴ）及びその製造方法
に関する。特に、本発明は、ダイオードの復帰動作など
の高電流状態に於てゲートシールド領域の近傍に於ける
活性トランジスタの故障を防止する技術に関する。
電界効果トランジスタ（ＭＯＳＦＥＴ）及び絶縁ゲート
バイポーラトランジスタ（ＩＧＢＴ）及びその製造方法
に関する。特に、本発明は、ダイオードの復帰動作など
の高電流状態に於てゲートシールド領域の近傍に於ける
活性トランジスタの故障を防止する技術に関する。
【０００２】
【従来の技術】図１は従来形式の垂直電力二重拡散型金
属酸化物シリコン電界効果トランジスタ（ＤＭＯＳＦＥ
Ｔ）の断面図である。周辺ボディ領域３及び中心ボディ
領域１０が共に１つのボディ領域１２を形成している。
ゲート電極１に加えられた電圧は、酸化膜４の下側に
て、Ｐ周辺ボディ領域３内に導電チャネル２を形成させ
る。このような導電チャネル２が形成されると、電流
が、本構造の上側に設けられた導電性ソース電極５から
流れ込み、Ｎ＋領域６を経て、Ｐ周辺ボディ領域３に設
けられた導電チャネル２を横方向に通過し、更にＮ−エ
ピタキシャル膜７及びＮ＋基層８に至り、最終的に導電
性ドレイン電極９に向けて流れる。
属酸化物シリコン電界効果トランジスタ（ＤＭＯＳＦＥ
Ｔ）の断面図である。周辺ボディ領域３及び中心ボディ
領域１０が共に１つのボディ領域１２を形成している。
ゲート電極１に加えられた電圧は、酸化膜４の下側に
て、Ｐ周辺ボディ領域３内に導電チャネル２を形成させ
る。このような導電チャネル２が形成されると、電流
が、本構造の上側に設けられた導電性ソース電極５から
流れ込み、Ｎ＋領域６を経て、Ｐ周辺ボディ領域３に設
けられた導電チャネル２を横方向に通過し、更にＮ−エ
ピタキシャル膜７及びＮ＋基層８に至り、最終的に導電
性ドレイン電極９に向けて流れる。
【０００３】しかしながら、この構造に於ては、ボディ
領域１２とその下側のＮ−エピタキシャル膜７との間に
はＰＮ接合部（ダイオード）が存在する。ソース電極５
が、ドレイン電極９に対して充分高い正の電位を有する
場合、ボディ領域１２とＮ−エピタキシャル膜７との間
のＰＮ接合部が順方向にバイアスされる。このような順
方向バイアス条件に於ては、正孔がボディ領域１２を介
してＮ−エピタキシャル膜領域７に連続的に注入される
こととなる。これらの正孔はドレイン電極９に向けて移
動する。逆に、エピタキシャル膜７の電子はソース電極
５に向けて逆方向に移動する。図示を明瞭にするため
に、図１の順方向にバイアスされた構造に於て、２つの
電子及び２つの正孔のみが示されている。
領域１２とその下側のＮ−エピタキシャル膜７との間に
はＰＮ接合部（ダイオード）が存在する。ソース電極５
が、ドレイン電極９に対して充分高い正の電位を有する
場合、ボディ領域１２とＮ−エピタキシャル膜７との間
のＰＮ接合部が順方向にバイアスされる。このような順
方向バイアス条件に於ては、正孔がボディ領域１２を介
してＮ−エピタキシャル膜領域７に連続的に注入される
こととなる。これらの正孔はドレイン電極９に向けて移
動する。逆に、エピタキシャル膜７の電子はソース電極
５に向けて逆方向に移動する。図示を明瞭にするため
に、図１の順方向にバイアスされた構造に於て、２つの
電子及び２つの正孔のみが示されている。
【０００４】それに対して、ソース電極５が、ドレイン
電極９に対して負の電位を有する場合、ボディ領域１２
とＮ−エピタキシャル膜７との間のＰＮ接合部が逆方向
にバイアスされる。このような逆方向バイアス条件に於
ては、ＰＮ接合部の空乏領域がボディ領域１２から外向
きにエピタキシャル膜７に向けて拡大する。強い逆バイ
アス状態に於けるこの空乏領域の外側輪郭が図１に於て
符号１１により示されている。しかしながら、この空乏
領域が拡大する前に、順方向バイアス電流の原因となっ
ていたエピタキシャル膜７の電子及び正孔を除去されな
ければならない。これらの電子及び正孔は空乏領域とな
るべきエピタキシャル膜の部分及び空乏領域とはならな
いエピタキシャル膜の部分の両者から除去される。エピ
タキシャル膜７内の電子はドレイン電極９から除去さ
れ、エピタキシャル膜７内の正孔はソース電極５から除
去される。
電極９に対して負の電位を有する場合、ボディ領域１２
とＮ−エピタキシャル膜７との間のＰＮ接合部が逆方向
にバイアスされる。このような逆方向バイアス条件に於
ては、ＰＮ接合部の空乏領域がボディ領域１２から外向
きにエピタキシャル膜７に向けて拡大する。強い逆バイ
アス状態に於けるこの空乏領域の外側輪郭が図１に於て
符号１１により示されている。しかしながら、この空乏
領域が拡大する前に、順方向バイアス電流の原因となっ
ていたエピタキシャル膜７の電子及び正孔を除去されな
ければならない。これらの電子及び正孔は空乏領域とな
るべきエピタキシャル膜の部分及び空乏領域とはならな
いエピタキシャル膜の部分の両者から除去される。エピ
タキシャル膜７内の電子はドレイン電極９から除去さ
れ、エピタキシャル膜７内の正孔はソース電極５から除
去される。
【０００５】図２は図１に示された電力ＤＭＯＳＦＥＴ
の応用の一例を示す。４つのＤＭＯＳＦＥＴＴ１〜Ｔ４
が、高電圧源＋ＨＶとアースとの間のＨブリッジを構成
している。ダイオードＤ１〜Ｄ４は、それぞれトランジ
スタＴ１〜Ｔ４に設けられたＰＮ接合部を表す。このＨ
ブリッジ回路は、例えばモータの駆動コイルなどのイン
ダクタンス２５に流れる電流を駆動する。ノードＮ１か
ら、インダクタンス２５を経てノードＮ２に向けて電流
を駆動するためには、例えば、トランジスタＴ１及びＴ
４が導通され、トランジスタＴ２及びＴ３が遮断され
る。従って、電流が、正の高電圧源＋ＨＶから、ノード
Ｎ１を経て、インダクタンス２５を通過し、更にノード
Ｎ２を経た後、トランジスタＴ４を通過してアースに向
けて流れる。トランジスタＴ２のダイオードＤ２は逆方
向にバイアスされる。
の応用の一例を示す。４つのＤＭＯＳＦＥＴＴ１〜Ｔ４
が、高電圧源＋ＨＶとアースとの間のＨブリッジを構成
している。ダイオードＤ１〜Ｄ４は、それぞれトランジ
スタＴ１〜Ｔ４に設けられたＰＮ接合部を表す。このＨ
ブリッジ回路は、例えばモータの駆動コイルなどのイン
ダクタンス２５に流れる電流を駆動する。ノードＮ１か
ら、インダクタンス２５を経てノードＮ２に向けて電流
を駆動するためには、例えば、トランジスタＴ１及びＴ
４が導通され、トランジスタＴ２及びＴ３が遮断され
る。従って、電流が、正の高電圧源＋ＨＶから、ノード
Ｎ１を経て、インダクタンス２５を通過し、更にノード
Ｎ２を経た後、トランジスタＴ４を通過してアースに向
けて流れる。トランジスタＴ２のダイオードＤ２は逆方
向にバイアスされる。
【０００６】この状態で駆動されているモータを遮断す
る場合には、トランジスタＴ１及びＴ４が遮断される。
しかしながら、インダクタンス２５の誘導負荷により、
ノードＮ１の電位は、接地電圧よりも低い負の電圧に向
けて急激に変化する。従って、ダイオードＤ２は順方向
にバイアスされ、アースからノードＮ１、更にインダク
タンス２５に向けて電流を導くことになる。インダクタ
ンス２５の磁界が消失すると、ノードＮ１の電位は再び
正の電位に戻り、ダイオードＤ２を再び逆方向にバイア
スすることとなる。
る場合には、トランジスタＴ１及びＴ４が遮断される。
しかしながら、インダクタンス２５の誘導負荷により、
ノードＮ１の電位は、接地電圧よりも低い負の電圧に向
けて急激に変化する。従って、ダイオードＤ２は順方向
にバイアスされ、アースからノードＮ１、更にインダク
タンス２５に向けて電流を導くことになる。インダクタ
ンス２５の磁界が消失すると、ノードＮ１の電位は再び
正の電位に戻り、ダイオードＤ２を再び逆方向にバイア
スすることとなる。
【０００７】図３Ａ及び３Ｂは、ダイオードが、順方向
にバイアスされた状態から逆方向にバイアスされた状態
に向けて急激にスイッチングされる際に、その両端に於
ける電流及び電圧の関係を示す。ダイオードが順方向に
バイアスされていると、順方向の電流ＩＦがダイオード
内を流れる。この順方向のバイアス状態にあっては、図
１に示されるように、正孔が、ボディ領域１２よりＮ−
エピタキシャル領域７に向けて連続的に注入される。同
様に、電子が、逆方向にボディ領域１２に向けて、更に
ソースに向けて連続的に移動する。従って、図１のＰＮ
接合部の電圧が逆転する時刻３０に於て、ソース５とド
レイン９との間のエピタキシャル膜７内に或る程度の電
子及び正孔が残存する。逆方向にバイアスされると、こ
れらの電子のキャリアは、移動方向を反転し、従って正
孔はボディ領域１２に向けて戻され、電子はドレイン９
に向けて急激に戻される。このような、エピタキシャル
膜７からの電荷の除去による電流のこのような急激の逆
転が、図３Ａに於ける負の電流のスパイク３１により表
されている。このような負の電流を伴う現象は、ダイオ
ードの復帰動作と呼ばれ、負の電流スパイクはダイオー
ド復帰電流として知られている。順方向の電流によりエ
ピタキシャル膜７に存在していた正孔及び電子がエピタ
キシャル膜７から消失すると、ダイオード復帰電流が停
止し、ＰＮ接合部に於ける空乏領域が拡大する。空乏領
域が拡大すると、ダイオード復帰電流とは逆方向に流れ
る空乏電流が引き起こされる。空乏領域が拡大を停止す
ると、対応する空乏電流も停止し、ダイオードに於ける
電流が、図３Ａによって符号３２により示されるように
実質的に０の電流値に向けて減少する。
にバイアスされた状態から逆方向にバイアスされた状態
に向けて急激にスイッチングされる際に、その両端に於
ける電流及び電圧の関係を示す。ダイオードが順方向に
バイアスされていると、順方向の電流ＩＦがダイオード
内を流れる。この順方向のバイアス状態にあっては、図
１に示されるように、正孔が、ボディ領域１２よりＮ−
エピタキシャル領域７に向けて連続的に注入される。同
様に、電子が、逆方向にボディ領域１２に向けて、更に
ソースに向けて連続的に移動する。従って、図１のＰＮ
接合部の電圧が逆転する時刻３０に於て、ソース５とド
レイン９との間のエピタキシャル膜７内に或る程度の電
子及び正孔が残存する。逆方向にバイアスされると、こ
れらの電子のキャリアは、移動方向を反転し、従って正
孔はボディ領域１２に向けて戻され、電子はドレイン９
に向けて急激に戻される。このような、エピタキシャル
膜７からの電荷の除去による電流のこのような急激の逆
転が、図３Ａに於ける負の電流のスパイク３１により表
されている。このような負の電流を伴う現象は、ダイオ
ードの復帰動作と呼ばれ、負の電流スパイクはダイオー
ド復帰電流として知られている。順方向の電流によりエ
ピタキシャル膜７に存在していた正孔及び電子がエピタ
キシャル膜７から消失すると、ダイオード復帰電流が停
止し、ＰＮ接合部に於ける空乏領域が拡大する。空乏領
域が拡大すると、ダイオード復帰電流とは逆方向に流れ
る空乏電流が引き起こされる。空乏領域が拡大を停止す
ると、対応する空乏電流も停止し、ダイオードに於ける
電流が、図３Ａによって符号３２により示されるように
実質的に０の電流値に向けて減少する。
【０００８】図４は、従来形式の電力半導体素子の金属
ゲート電極４０及び金属ソース電極４１からなる２つの
膜を示す。金属ゲート電極４０はゲートパッド４２及び
３つのゲート電極フィンガ４３Ａ〜Ｃを有する。各ゲー
トフィンガは、素子の活性領域の一部に亘って延在す
る。金属ソース電極４１は、ソースパッド４４と、素子
の活性領域上を延在する部分４５と、素子の活性領域を
包囲する終端金属被膜バンド４６とを有する。
ゲート電極４０及び金属ソース電極４１からなる２つの
膜を示す。金属ゲート電極４０はゲートパッド４２及び
３つのゲート電極フィンガ４３Ａ〜Ｃを有する。各ゲー
トフィンガは、素子の活性領域の一部に亘って延在す
る。金属ソース電極４１は、ソースパッド４４と、素子
の活性領域上を延在する部分４５と、素子の活性領域を
包囲する終端金属被膜バンド４６とを有する。
【０００９】図５は、図４の電力半導体素子の活性領域
内の複数の拡散活性セル５０と、ゲートシールド領域５
１と、活性領域を包囲する連続的なフィールドリング５
２とを有する。
内の複数の拡散活性セル５０と、ゲートシールド領域５
１と、活性領域を包囲する連続的なフィールドリング５
２とを有する。
【００１０】図６は、図５の構造をＡ−Ａ線について見
た単純化された断面図である。ソース電極５は、図４に
於けるソース電極４１の部分４５の一部を表している。
図６に於て、ゲートシールド領域５１の側壁５１Ａは、
活性領域の２つの活性セル５０Ａ及び５０Ｂに対して横
方向に配置されている。順方向にバイアスされた状態に
於ては、Ｐ＋ゲートシールド領域５１及び２つの活性セ
ル５０Ａ及び５０Ｂのボディ領域の両者がエピタキシャ
ル膜７に向けて連続的に正孔を注入する。電子は、ソー
ス電極５に向けて逆方向に流れる。これらの電子及び正
孔の移動により順方向のバイアス電流が構成される。
た単純化された断面図である。ソース電極５は、図４に
於けるソース電極４１の部分４５の一部を表している。
図６に於て、ゲートシールド領域５１の側壁５１Ａは、
活性領域の２つの活性セル５０Ａ及び５０Ｂに対して横
方向に配置されている。順方向にバイアスされた状態に
於ては、Ｐ＋ゲートシールド領域５１及び２つの活性セ
ル５０Ａ及び５０Ｂのボディ領域の両者がエピタキシャ
ル膜７に向けて連続的に正孔を注入する。電子は、ソー
ス電極５に向けて逆方向に流れる。これらの電子及び正
孔の移動により順方向のバイアス電流が構成される。
【００１１】ソース電極５とドレイン電極９との間の電
圧が急激に反転されると、これらの電子及び正孔の或る
ものは依然としてエピタキシャル膜７を通過中の状態に
ある。これらの電子及び正孔は移動方向を反転し、ダイ
オード復帰電流としてエピタキシャル膜７から排除され
る。図６に示されるように、エピタキシャル膜７中の正
孔の或るものはＰ＋ゲートシールド領域５１内に向けて
上向きに流れ、正孔の他の部分は活性セル５０Ａ及び５
０Ｂのボディ領域に向けて上向きに流れる。この電子の
流れは上記したようなダイオード復帰電流の一部をも含
むものであるが、図示を明瞭にするためにこれらの電子
は図示省略されている。
圧が急激に反転されると、これらの電子及び正孔の或る
ものは依然としてエピタキシャル膜７を通過中の状態に
ある。これらの電子及び正孔は移動方向を反転し、ダイ
オード復帰電流としてエピタキシャル膜７から排除され
る。図６に示されるように、エピタキシャル膜７中の正
孔の或るものはＰ＋ゲートシールド領域５１内に向けて
上向きに流れ、正孔の他の部分は活性セル５０Ａ及び５
０Ｂのボディ領域に向けて上向きに流れる。この電子の
流れは上記したようなダイオード復帰電流の一部をも含
むものであるが、図示を明瞭にするためにこれらの電子
は図示省略されている。
【００１２】しかしながら、図６の従来技術に基づく素
子に於ては、活性セル５０Ａの周辺ボディ領域３の左側
に向けて流れる局部的な大電流が存在する。このＰ＋ゲ
ートシールド領域５０の下側に存在する並外れて多数の
正孔は、Ｐ＋ゲートシールド領域５１に最も近い活性セ
ル５０Ａの左側に向けて右方向に流れる。この大きな局
部的な電流は、周辺ボディ領域３とソース電極５との間
のインピーダンスよりも大きなインピーダンスＲが、Ｐ
＋ゲートシールド領域５１とソース電極５との間に存在
することによるものである。ソース電極５を構成する金
属被膜は、活性セル５０Ａ等の各活性セルの中央ボディ
領域と直接接触するが、ゲートシールド５１は、素子の
ゲートパッド領域からかなり離れた位置に於てソース電
極５に接続されている。
子に於ては、活性セル５０Ａの周辺ボディ領域３の左側
に向けて流れる局部的な大電流が存在する。このＰ＋ゲ
ートシールド領域５０の下側に存在する並外れて多数の
正孔は、Ｐ＋ゲートシールド領域５１に最も近い活性セ
ル５０Ａの左側に向けて右方向に流れる。この大きな局
部的な電流は、周辺ボディ領域３とソース電極５との間
のインピーダンスよりも大きなインピーダンスＲが、Ｐ
＋ゲートシールド領域５１とソース電極５との間に存在
することによるものである。ソース電極５を構成する金
属被膜は、活性セル５０Ａ等の各活性セルの中央ボディ
領域と直接接触するが、ゲートシールド５１は、素子の
ゲートパッド領域からかなり離れた位置に於てソース電
極５に接続されている。
【００１３】図４及び５は、ゲートシールド領域５１を
ソース電極４１に接続するコンタクト４７及び４８を示
している。Ｐ＋ゲートシールド領域５１とソース電極５
との間の比較的大きなインピーダンスＲは、Ｐ＋ゲート
シールド領域５１をコンタクト４７及び４８に接続する
フィールドリング５２の比較的長くかつ薄い部分をその
原因の一部とするものである。
ソース電極４１に接続するコンタクト４７及び４８を示
している。Ｐ＋ゲートシールド領域５１とソース電極５
との間の比較的大きなインピーダンスＲは、Ｐ＋ゲート
シールド領域５１をコンタクト４７及び４８に接続する
フィールドリング５２の比較的長くかつ薄い部分をその
原因の一部とするものである。
【００１４】この比較的大きなインピーダンスＲのため
に、ダイオードの復帰動作に際するＰ＋ゲート領域５１
及び活性セル５０Ａのボディ領域に向かう同様の初期の
流れにより、Ｐ＋ゲート領域５１の電圧が、活性セル５
０Ａのボディ領域１２よりもより少なく逆方向にバイア
スされるようになる。従って、Ｐ＋ゲートシールド領域
５１の下側の正孔は、ゲートシールド領域５１に隣接す
る活性セル５０Ａのボディ領域１２のより高度に逆バイ
アスされた側に吸収されるよりも、Ｐ＋ゲートシールド
領域にそれだけ少なく吸収されることとなる。かくし
て、ゲートシールド５１と活性セル５０Ａのボディ領域
１２に於ける電圧レベルの相違がより一層拡大すること
となる。
に、ダイオードの復帰動作に際するＰ＋ゲート領域５１
及び活性セル５０Ａのボディ領域に向かう同様の初期の
流れにより、Ｐ＋ゲート領域５１の電圧が、活性セル５
０Ａのボディ領域１２よりもより少なく逆方向にバイア
スされるようになる。従って、Ｐ＋ゲートシールド領域
５１の下側の正孔は、ゲートシールド領域５１に隣接す
る活性セル５０Ａのボディ領域１２のより高度に逆バイ
アスされた側に吸収されるよりも、Ｐ＋ゲートシールド
領域にそれだけ少なく吸収されることとなる。かくし
て、ゲートシールド５１と活性セル５０Ａのボディ領域
１２に於ける電圧レベルの相違がより一層拡大すること
となる。
【００１５】この活性セル５０Ａの左側に流れ込む大き
なダイオード復帰電流は、活性領域の中心により近い例
えば活性セル５０Ｂ等の他の活性セルに向けて流れるダ
イオード復帰電流よりも大きい。図６に示されるよう
に、活性領域の内部に於ける活性セル５０Ａの右側及び
活性セル５０Ｂの左側及び右側が、エピタキシャル膜７
からの正孔を概ね均一に吸収することとなる。従って、
この場合には、Ｐ＋ゲートシールド領域５１に隣接する
活性セル５０Ａの左側に向かうもののような正孔の流れ
の局部的な集中が見られない。
なダイオード復帰電流は、活性領域の中心により近い例
えば活性セル５０Ｂ等の他の活性セルに向けて流れるダ
イオード復帰電流よりも大きい。図６に示されるよう
に、活性領域の内部に於ける活性セル５０Ａの右側及び
活性セル５０Ｂの左側及び右側が、エピタキシャル膜７
からの正孔を概ね均一に吸収することとなる。従って、
この場合には、Ｐ＋ゲートシールド領域５１に隣接する
活性セル５０Ａの左側に向かうもののような正孔の流れ
の局部的な集中が見られない。
【００１６】しかしながら、図６の垂直ＤＭＯＳＦＥＴ
構造は、寄生的なバイポーラトランジスタ構造をも含ん
でいる。活性セル５０ＡのＮ＋ソース領域６はエミッタ
を備えており、周辺ボディ領域３或いは中央ボディ領域
１０はベースを備えており、Ｎ−エピタキシャル膜７及
びＮ＋基層８はコレクタを備えている。もし充分大きな
ダイオード復帰電流のスパイクが周辺ボディ領域３また
は中央ボディ領域１０を経てＮ＋領域６に流れ込んだ場
合、寄生バイポーラトランジスタのベースはエミッタに
対して順方向にバイアスされる。従って、この寄生トラ
ンジスタは導通状態にされる。
構造は、寄生的なバイポーラトランジスタ構造をも含ん
でいる。活性セル５０ＡのＮ＋ソース領域６はエミッタ
を備えており、周辺ボディ領域３或いは中央ボディ領域
１０はベースを備えており、Ｎ−エピタキシャル膜７及
びＮ＋基層８はコレクタを備えている。もし充分大きな
ダイオード復帰電流のスパイクが周辺ボディ領域３また
は中央ボディ領域１０を経てＮ＋領域６に流れ込んだ場
合、寄生バイポーラトランジスタのベースはエミッタに
対して順方向にバイアスされる。従って、この寄生トラ
ンジスタは導通状態にされる。
【００１７】図９は、バイポーラトランジスタに於ける
コレクタ−エミッタ電圧ＶCEに対するコレクタ−エミッ
タ電流ＩCEの典型的な特性を示している。図６について
説明したようなダイオード復帰動作に於て実質的に何ら
ベース電流が流れないことから、図６に於ける寄生バイ
ポーラトランジスタの作動に当てはまる曲線はＩB＝０
なる文字が付された曲線により表される。図６に示され
たトランジスタのコレクタ−エミッタ電圧ＶCEが、ＤＭ
ＯＳＦＥＴ素子が作動中である回路に於て実質的に固定
されていることから、寄生バイポーラトランジスタは、
通常図９に於て垂直な破線９０により示されるような垂
直線に沿った動作を行う。従って、ベースからエミッタ
に流れる局部的なダイオード復帰電流の大きさが電流Ｉ
1を超えると、寄生バイポーラトランジスタは負抵抗作
動域に達する。その結果、コレクタ−エミッタ電流ＩCE
が負の抵抗により急激に増大し、最終的には、コレクタ
−エミッタ電流が、再び正抵抗作動域にあるような極め
て大きな電流Ｉ2が流れるようになる。しかしながら、
この電流Ｉ2は、寄生トランジスタを即座に破壊するほ
どに大きい。そのため、電力半導体素子の１つの寄生ト
ランジスタが導通すると、その寄生トランジスタはダイ
オード復帰電流の実質的に全てを導通しようとすること
となる。その結果、ゲートシールド領域に隣接する活性
セルにある１つの寄生トランジスタが導通し、ダイオー
ド復帰動作中も導通状態を維持することから、それ自身
を破壊することとなり、同時に電力半導体素子全体をも
故障させる。
コレクタ−エミッタ電圧ＶCEに対するコレクタ−エミッ
タ電流ＩCEの典型的な特性を示している。図６について
説明したようなダイオード復帰動作に於て実質的に何ら
ベース電流が流れないことから、図６に於ける寄生バイ
ポーラトランジスタの作動に当てはまる曲線はＩB＝０
なる文字が付された曲線により表される。図６に示され
たトランジスタのコレクタ−エミッタ電圧ＶCEが、ＤＭ
ＯＳＦＥＴ素子が作動中である回路に於て実質的に固定
されていることから、寄生バイポーラトランジスタは、
通常図９に於て垂直な破線９０により示されるような垂
直線に沿った動作を行う。従って、ベースからエミッタ
に流れる局部的なダイオード復帰電流の大きさが電流Ｉ
1を超えると、寄生バイポーラトランジスタは負抵抗作
動域に達する。その結果、コレクタ−エミッタ電流ＩCE
が負の抵抗により急激に増大し、最終的には、コレクタ
−エミッタ電流が、再び正抵抗作動域にあるような極め
て大きな電流Ｉ2が流れるようになる。しかしながら、
この電流Ｉ2は、寄生トランジスタを即座に破壊するほ
どに大きい。そのため、電力半導体素子の１つの寄生ト
ランジスタが導通すると、その寄生トランジスタはダイ
オード復帰電流の実質的に全てを導通しようとすること
となる。その結果、ゲートシールド領域に隣接する活性
セルにある１つの寄生トランジスタが導通し、ダイオー
ド復帰動作中も導通状態を維持することから、それ自身
を破壊することとなり、同時に電力半導体素子全体をも
故障させる。
【００１８】図５に示された従来型式の電力半導体素子
の位置Ａ−Ａ等の位置に於て現在用いられる２つの構造
が図７及び８に示されている。
の位置Ａ−Ａ等の位置に於て現在用いられる２つの構造
が図７及び８に示されている。
【００１９】図７に示された構造は、金属被膜ソース電
極５とＰ＋ゲートシールド領域５１との間の直接的な金
属結合を提供する。この結合は、Ｐ＋ゲートシールド領
域５１とソース電極５との間のインピーダンスと、周辺
ボディ領域３或いは中央ボディ領域１０とソース電極５
との間のインピーダンスとの間の相違を低減し或いは解
消する。しかしながら、図７に示された構造は、Ｐ＋ゲ
ートシールド領域５１とＮ−エピタキシャル層７との間
のＰＮ接合部が順方向にバイアスされているときに、大
きなＰ＋ゲートシールド領域５１の下面の全てが、その
下側に位置するエピタキシャル膜７に向けて電荷を効果
的に注入することができる。従って、この構造によれ
ば、ソース−エピタキシャル膜間電圧が反転したときの
ダイオード復帰電流の大きさに影響を及ぼすような、ゲ
ートシールド領域５１の下側に注入される電荷の数を大
幅に増大させる。
極５とＰ＋ゲートシールド領域５１との間の直接的な金
属結合を提供する。この結合は、Ｐ＋ゲートシールド領
域５１とソース電極５との間のインピーダンスと、周辺
ボディ領域３或いは中央ボディ領域１０とソース電極５
との間のインピーダンスとの間の相違を低減し或いは解
消する。しかしながら、図７に示された構造は、Ｐ＋ゲ
ートシールド領域５１とＮ−エピタキシャル層７との間
のＰＮ接合部が順方向にバイアスされているときに、大
きなＰ＋ゲートシールド領域５１の下面の全てが、その
下側に位置するエピタキシャル膜７に向けて電荷を効果
的に注入することができる。従って、この構造によれ
ば、ソース−エピタキシャル膜間電圧が反転したときの
ダイオード復帰電流の大きさに影響を及ぼすような、ゲ
ートシールド領域５１の下側に注入される電荷の数を大
幅に増大させる。
【００２０】図８の構造は、図６に単純化して示された
ものに他ならず、その内容に付いては上記した。この構
造は、ソース電極５に直結された大きなゲートシールド
領域５１を有していない。この構造は順方向バイアス状
態に於てエピタキシャル膜６に対してそれほど多数のキ
ャリアを注入しない。しかしながら、図８に示された構
造は、ゲートシールド領域５０とソース電極５との間に
比較的大きなインピーダンスＲを生じさせるという欠点
を有し、そのためダイオード復帰電流を集中させ、上記
したような寄生バイポーラトランジスタの導通状態を引
き起こすこととなる。
ものに他ならず、その内容に付いては上記した。この構
造は、ソース電極５に直結された大きなゲートシールド
領域５１を有していない。この構造は順方向バイアス状
態に於てエピタキシャル膜６に対してそれほど多数のキ
ャリアを注入しない。しかしながら、図８に示された構
造は、ゲートシールド領域５０とソース電極５との間に
比較的大きなインピーダンスＲを生じさせるという欠点
を有し、そのためダイオード復帰電流を集中させ、上記
したような寄生バイポーラトランジスタの導通状態を引
き起こすこととなる。
【００２１】
【発明が解決しようとする課題】本発明は従来型式の電
力半導体素子に於ける上記したような問題を解決せんと
するものである。
力半導体素子に於ける上記したような問題を解決せんと
するものである。
【００２２】
【課題を解決するための手段】このような本発明の目的
は、ゲートパッド領域及び活性領域を有する電力半導体
素子であって、上面を有すると共に第１の導電形式を有
する半導体ボディ領域と、前記ゲートパッド領域に於け
る前記半導体ボディ領域の前記上面上に配置された絶縁
膜と、前記ゲートパッド領域に於ける前記絶縁膜上に設
けられたゲートパッドと、前記ゲートパッドの下側に設
けられかつ前記上面から前記半導体ボディ領域内に延出
すると共に、前記第１の導電形式とは異なる第２の導電
形式を有するゲートシールド領域と、少なくとも部分的
に前記活性領域と前記ゲートシールド領域間に配置さ
れ、前記上面から前記半導体ボディ領域内に延出すると
共に、前記第２の導電形式を有するゲートバッファ領域
とを備えることを特徴とする電力半導体素子、或いは、
半導体ボディ領域内に向けてその上面から延出しかつ少
なくとも部分的にゲートパッドの下側に配置されたゲー
トシールド領域に隣接する活性セルを有する電力半導体
素子の製造方法であって、前記活性セルの故障を防止す
るべく、前記活性セルと前記ゲートシールド領域との間
にゲートバッファ領域を設け、かつ前記ゲートシールド
領域が前記半導体ボディ領域の上面から前記半導体ボデ
ィ内に延出するようにすると共に、前記ゲートバッファ
領域が前記ゲートシールド領域及び前記活性セルの両者
から隔置されるようにする過程を含むことを特徴とする
方法を提供することにより達成される。
は、ゲートパッド領域及び活性領域を有する電力半導体
素子であって、上面を有すると共に第１の導電形式を有
する半導体ボディ領域と、前記ゲートパッド領域に於け
る前記半導体ボディ領域の前記上面上に配置された絶縁
膜と、前記ゲートパッド領域に於ける前記絶縁膜上に設
けられたゲートパッドと、前記ゲートパッドの下側に設
けられかつ前記上面から前記半導体ボディ領域内に延出
すると共に、前記第１の導電形式とは異なる第２の導電
形式を有するゲートシールド領域と、少なくとも部分的
に前記活性領域と前記ゲートシールド領域間に配置さ
れ、前記上面から前記半導体ボディ領域内に延出すると
共に、前記第２の導電形式を有するゲートバッファ領域
とを備えることを特徴とする電力半導体素子、或いは、
半導体ボディ領域内に向けてその上面から延出しかつ少
なくとも部分的にゲートパッドの下側に配置されたゲー
トシールド領域に隣接する活性セルを有する電力半導体
素子の製造方法であって、前記活性セルの故障を防止す
るべく、前記活性セルと前記ゲートシールド領域との間
にゲートバッファ領域を設け、かつ前記ゲートシールド
領域が前記半導体ボディ領域の上面から前記半導体ボデ
ィ内に延出するようにすると共に、前記ゲートバッファ
領域が前記ゲートシールド領域及び前記活性セルの両者
から隔置されるようにする過程を含むことを特徴とする
方法を提供することにより達成される。
【００２３】
【作用】本発明の或る実施例によれば、ゲートシールド
領域と活性セルとの間のエピタキシャル膜内に比較的細
幅のゲートバッファ領域が設けられている。このゲート
バッファ領域は、例えば、エピタキシャル膜の上面から
エピタキシャル膜内部に向けて延出するドープされた領
域からなるものであってよい。本発明に基づくゲートシ
ールド領域は、比較的高いインピーダンスを伴う導電路
によりソース電極に接続される。それに対して、ゲート
バッファ領域は、比較的低いインピーダンスを伴う導電
路を介してソース電極に接続される。この比較的低イン
ピーダンスの導電路は、例えば、金属被膜ソース電極か
らゲートバッファ領域に至る実質的に直結された構造を
なすものであって良い。
領域と活性セルとの間のエピタキシャル膜内に比較的細
幅のゲートバッファ領域が設けられている。このゲート
バッファ領域は、例えば、エピタキシャル膜の上面から
エピタキシャル膜内部に向けて延出するドープされた領
域からなるものであってよい。本発明に基づくゲートシ
ールド領域は、比較的高いインピーダンスを伴う導電路
によりソース電極に接続される。それに対して、ゲート
バッファ領域は、比較的低いインピーダンスを伴う導電
路を介してソース電極に接続される。この比較的低イン
ピーダンスの導電路は、例えば、金属被膜ソース電極か
らゲートバッファ領域に至る実質的に直結された構造を
なすものであって良い。
【００２４】順方向バイアス状態に於ては、ゲートバッ
ファ領域が、ゲートシールド領域に比較的小さなサイズ
を有することから、ゲートバッファ領域がその下側のエ
ピタキシャル膜に対して僅かな数の電荷を注入させるこ
ととなる。順方向から逆方向バイアスにスイッチングす
る状態にあっては、ゲートバッファ領域は、ソース電極
に対して比較的低いインピーダンスをもって接続されて
いることにより、ゲートシールド領域の下側から比較的
大きなダイオード復帰電流を吸収することができる。し
かも、ゲートバッファ領域が、活性セルのように内部的
な環状拡散ソース領域を含んでいないことから、ゲート
バッファ領域は、破壊的な寄生バイポーラトランジスタ
のベース領域を含まないこととなる。
ファ領域が、ゲートシールド領域に比較的小さなサイズ
を有することから、ゲートバッファ領域がその下側のエ
ピタキシャル膜に対して僅かな数の電荷を注入させるこ
ととなる。順方向から逆方向バイアスにスイッチングす
る状態にあっては、ゲートバッファ領域は、ソース電極
に対して比較的低いインピーダンスをもって接続されて
いることにより、ゲートシールド領域の下側から比較的
大きなダイオード復帰電流を吸収することができる。し
かも、ゲートバッファ領域が、活性セルのように内部的
な環状拡散ソース領域を含んでいないことから、ゲート
バッファ領域は、破壊的な寄生バイポーラトランジスタ
のベース領域を含まないこととなる。
【００２５】
【実施例】図１１は電力半導体素子の拡散層を示す平面
図である。四角型をなすゲートシールド領域１１００が
フィールドリング１１０１と共に一体的に形成されてい
る。フィールドリング１１０１は電力半導体素子の活性
領域を包囲する。複数の活性セル１１０２が電力半導体
素子の活性領域に配置されている。細幅のストリップ状
のバンドをなすゲートバッファ領域１１０３が、ゲート
シールド領域１１００と活性領域の活性セル１１０２と
の間に配置されている。
図である。四角型をなすゲートシールド領域１１００が
フィールドリング１１０１と共に一体的に形成されてい
る。フィールドリング１１０１は電力半導体素子の活性
領域を包囲する。複数の活性セル１１０２が電力半導体
素子の活性領域に配置されている。細幅のストリップ状
のバンドをなすゲートバッファ領域１１０３が、ゲート
シールド領域１１００と活性領域の活性セル１１０２と
の間に配置されている。
【００２６】図１２Ａは、活性セル１１０２の１つの可
能な形態を示す拡大平面図である。図１２Ｂはこの構造
の断面図である。Ｐ型周辺ボディ領域１２０１の外側の
境界１２００は八角形をなしている。４つの大きな辺１
２００Ａにより形成される４つの隅のそれぞれが、追加
の小さな辺１２００Ｂにより面取りされている。図１２
Ａに於ける四角形をなす破線１２０２は、金属被膜ソー
ス電極がＮ＋ソース領域及びＰ型中央ボディ領域１２０
４の中心部１２０３に接触するための接触ウィンドの内
側の境界の輪郭を表す。Ｎ＋環状ソース領域１２０５
は、八角形の外側境界及び八角形の内側境界を有する。
能な形態を示す拡大平面図である。図１２Ｂはこの構造
の断面図である。Ｐ型周辺ボディ領域１２０１の外側の
境界１２００は八角形をなしている。４つの大きな辺１
２００Ａにより形成される４つの隅のそれぞれが、追加
の小さな辺１２００Ｂにより面取りされている。図１２
Ａに於ける四角形をなす破線１２０２は、金属被膜ソー
ス電極がＮ＋ソース領域及びＰ型中央ボディ領域１２０
４の中心部１２０３に接触するための接触ウィンドの内
側の境界の輪郭を表す。Ｎ＋環状ソース領域１２０５
は、八角形の外側境界及び八角形の内側境界を有する。
【００２７】図１０は図１１のＢ−Ｂ線についてみた本
発明に基づく素子の断面図である。この図面は、活性セ
ル１１０２Ａの一部、ゲートバッファ領域１１０３及び
ゲートシールド領域１１００の一部を表す断面図であ
る。図１０に示されるように、Ｎ−エピタキシャル膜１
０００がＮ＋基層１００１の上面に設けられている。Ｎ
−エピタキシャル膜は、例えば約５マイクロの厚さを有
し、約８Ｅ１５cm-3の濃度にリンなどのＮ型ドーパント
によりドープされたものであって良い。Ｎ＋基層１００
１が、図示を容易にするために図１０に於ては薄膜とし
て示されている。しかしながら、Ｎ＋基層１００１は、
その上側のエピタキシャル膜１０００に対してかなり大
きな厚さを有している。例えば、Ｎ＋基層１００１は、
約５Ｅ１８cm-3の濃度にリンなどのＮ型ドーパントによ
りドープされたものであって良い。アルミニウムなどを
スパタリングして得られた金属被膜が、基層１００１の
底面に設けられ、ドレイン電極１００２を構成してい
る。
発明に基づく素子の断面図である。この図面は、活性セ
ル１１０２Ａの一部、ゲートバッファ領域１１０３及び
ゲートシールド領域１１００の一部を表す断面図であ
る。図１０に示されるように、Ｎ−エピタキシャル膜１
０００がＮ＋基層１００１の上面に設けられている。Ｎ
−エピタキシャル膜は、例えば約５マイクロの厚さを有
し、約８Ｅ１５cm-3の濃度にリンなどのＮ型ドーパント
によりドープされたものであって良い。Ｎ＋基層１００
１が、図示を容易にするために図１０に於ては薄膜とし
て示されている。しかしながら、Ｎ＋基層１００１は、
その上側のエピタキシャル膜１０００に対してかなり大
きな厚さを有している。例えば、Ｎ＋基層１００１は、
約５Ｅ１８cm-3の濃度にリンなどのＮ型ドーパントによ
りドープされたものであって良い。アルミニウムなどを
スパタリングして得られた金属被膜が、基層１００１の
底面に設けられ、ドレイン電極１００２を構成してい
る。
【００２８】活性セル１１０２Ａの左側部分が図１０の
右側に示されている。この活性セルは、図１２Ａ及び１
２Ｂに示された活性セルと同様の構造を有する。Ｐ＋中
央ボディ領域１００３は、エピタキシャル膜１０００の
上面から約２〜５マイクロの深さをもってエピタキシャ
ル膜１０００内に延出している。このＰ＋型中央ボディ
領域は、例えば、１Ｅ１９cm-3の濃度をもってホウ素な
どのＰ型ドーパンドによりドープされたものであって良
い。それよりもやや軽度にドープされたＰ型中央ボディ
領域１００５が、エピタキシャル膜１０００の上面に於
て、Ｐ＋型中央ボディ領域１００３の外周に配置されて
いる。周辺ボディ領域１００５及び中央ボディ領域１０
０３は共に活性セル１１０２Ａのボディ領域を構成す
る。環状Ｎ＋ソース領域１００４が、Ｐ＋型中央ボディ
領域１００３及びＰ型中央ボディ領域１００５に配置さ
れることにより、Ｐ型中央ボディ領域１００５が、エピ
タキシャル膜１０００の上面に於て環状Ｎ＋ソース領域
１００４とエピタキシャル膜１０００との間に配置され
る。環状Ｎ＋ソース領域１００４は、例えば、約１Ｅ２
０cm-3の濃度をもって砒素などのＮ型ドーパンドにより
ドープされたものであって良い。環状Ｎ＋ソース領域
は、例えば、エピタキシャル膜の上面から０．５マイク
ロの深さをもってエピタキシャル膜内に延在するもので
あって良い。
右側に示されている。この活性セルは、図１２Ａ及び１
２Ｂに示された活性セルと同様の構造を有する。Ｐ＋中
央ボディ領域１００３は、エピタキシャル膜１０００の
上面から約２〜５マイクロの深さをもってエピタキシャ
ル膜１０００内に延出している。このＰ＋型中央ボディ
領域は、例えば、１Ｅ１９cm-3の濃度をもってホウ素な
どのＰ型ドーパンドによりドープされたものであって良
い。それよりもやや軽度にドープされたＰ型中央ボディ
領域１００５が、エピタキシャル膜１０００の上面に於
て、Ｐ＋型中央ボディ領域１００３の外周に配置されて
いる。周辺ボディ領域１００５及び中央ボディ領域１０
０３は共に活性セル１１０２Ａのボディ領域を構成す
る。環状Ｎ＋ソース領域１００４が、Ｐ＋型中央ボディ
領域１００３及びＰ型中央ボディ領域１００５に配置さ
れることにより、Ｐ型中央ボディ領域１００５が、エピ
タキシャル膜１０００の上面に於て環状Ｎ＋ソース領域
１００４とエピタキシャル膜１０００との間に配置され
る。環状Ｎ＋ソース領域１００４は、例えば、約１Ｅ２
０cm-3の濃度をもって砒素などのＮ型ドーパンドにより
ドープされたものであって良い。環状Ｎ＋ソース領域
は、例えば、エピタキシャル膜の上面から０．５マイク
ロの深さをもってエピタキシャル膜内に延在するもので
あって良い。
【００２９】ゲートシールド領域１１００の一部が図１
０の左側に示されいる。ゲートシールド領域１１００は
例えば、５Ｅ１９cm-3の濃度をもってホウ素などのＰ型
ドーパンドによりドープされたものであって良い。この
ゲートシールド領域は、例えば、エピタキシャル膜１０
００の上面から約２〜５マイクロの深さをもって延出す
るものであって良い。厚い酸化膜１００６がゲートシー
ルド領域１１００の上面に配置されている。この酸化膜
は、例えば、５０００〜１００００オングストロームの
厚さを有するものであって良い。金属被膜ゲートパッド
１００７が、厚い酸化膜１００６の上面に配置されてい
ることにより、ゲートパッド１００７がその下側のゲー
トシールド領域１１００から絶縁される。
０の左側に示されいる。ゲートシールド領域１１００は
例えば、５Ｅ１９cm-3の濃度をもってホウ素などのＰ型
ドーパンドによりドープされたものであって良い。この
ゲートシールド領域は、例えば、エピタキシャル膜１０
００の上面から約２〜５マイクロの深さをもって延出す
るものであって良い。厚い酸化膜１００６がゲートシー
ルド領域１１００の上面に配置されている。この酸化膜
は、例えば、５０００〜１００００オングストロームの
厚さを有するものであって良い。金属被膜ゲートパッド
１００７が、厚い酸化膜１００６の上面に配置されてい
ることにより、ゲートパッド１００７がその下側のゲー
トシールド領域１１００から絶縁される。
【００３０】本発明に基づくゲートバッファ領域１１０
３は、図１０のゲートシールド領域１１００と図１０の
活性セル１１０２Ａとの間に配置されている。ゲートバ
ッファ領域１１０３は、例えば、１Ｅ１８cm-3〜Ｅ１９
-3の濃度をもってホウ素などのＰ型ドーパンドによりド
ープされたものであって良い。ゲートバッファ領域１１
０３は、例えば、エピタキシャル膜１０００の上面から
約２〜５マイクロの深さをもって延出するものであって
良い。上からみた図に於ては、ゲートバッファ領域１１
０３は、例えば、図１１に示されるように四角形のゲー
トシールド領域１１００を、電力半導体素子の活性領域
の活性セルから分離するように概ね四角形の３辺をなす
ような形状を有するものであって良い。
３は、図１０のゲートシールド領域１１００と図１０の
活性セル１１０２Ａとの間に配置されている。ゲートバ
ッファ領域１１０３は、例えば、１Ｅ１８cm-3〜Ｅ１９
-3の濃度をもってホウ素などのＰ型ドーパンドによりド
ープされたものであって良い。ゲートバッファ領域１１
０３は、例えば、エピタキシャル膜１０００の上面から
約２〜５マイクロの深さをもって延出するものであって
良い。上からみた図に於ては、ゲートバッファ領域１１
０３は、例えば、図１１に示されるように四角形のゲー
トシールド領域１１００を、電力半導体素子の活性領域
の活性セルから分離するように概ね四角形の３辺をなす
ような形状を有するものであって良い。
【００３１】薄いゲート酸化膜１００８が、エピタキシ
ャル膜１０００の上面に配置され、Ｐ＋型中央ボディ領
域１００３上の位置から、ゲートバッファ１１０３と活
性セルと活性セル１１０２Ａ間のエピタキシャル膜を横
切り、活性セル１１０２ＡのＰ型周辺ボディ領域１００
５を越えて、更に活性セル１１０２Ａの環状Ｎソース領
域１００４の一部に亘るように延出している。上からみ
た図に於て、このゲート酸化膜１００８は、活性領域上
に於ける概ね１枚の酸化膜をなす。この酸化膜は、それ
ぞれ１つの活性セルに対応するような複数の四角形の窓
を有する。酸化膜１００８は、例えば５００オングスト
ロームの厚さを有するものであって良い。ゲートポリシ
リコン膜１００９が、薄いゲート酸化膜１００８上に設
けられている。このゲートポリシリコン膜は、例えば、
５０００オングストロームの厚さを有するものであって
良い。上から見た図に於て、このポリシリコンゲート膜
１００９は、それが覆う薄いゲート酸化膜１００８とほ
ぼ同様の形状を有する。
ャル膜１０００の上面に配置され、Ｐ＋型中央ボディ領
域１００３上の位置から、ゲートバッファ１１０３と活
性セルと活性セル１１０２Ａ間のエピタキシャル膜を横
切り、活性セル１１０２ＡのＰ型周辺ボディ領域１００
５を越えて、更に活性セル１１０２Ａの環状Ｎソース領
域１００４の一部に亘るように延出している。上からみ
た図に於て、このゲート酸化膜１００８は、活性領域上
に於ける概ね１枚の酸化膜をなす。この酸化膜は、それ
ぞれ１つの活性セルに対応するような複数の四角形の窓
を有する。酸化膜１００８は、例えば５００オングスト
ロームの厚さを有するものであって良い。ゲートポリシ
リコン膜１００９が、薄いゲート酸化膜１００８上に設
けられている。このゲートポリシリコン膜は、例えば、
５０００オングストロームの厚さを有するものであって
良い。上から見た図に於て、このポリシリコンゲート膜
１００９は、それが覆う薄いゲート酸化膜１００８とほ
ぼ同様の形状を有する。
【００３２】絶縁膜１０１０が、ポリシリコンゲート膜
１００９をその上側の金属被膜ソース電極１０１１に対
して絶縁するためにポリシリコンゲート膜１００９上に
配置されている。本発明の上側金属被膜電極１０１１
は、例えば、図４のソース電極４１と概ね同一の形状を
有するものであって良い。ソース電極１０１１は、薄い
酸化膜１００８の複数の四角形の窓の１つ及びポリシリ
コンゲート膜１００９を介して活性セル１１０２ＡのＰ
＋型中央ボディ領域１００３に接触している。しかしな
がら、本発明に於けるソース電極は、ゲートバッファ領
域１１０３とも直接的に電気的及び物理的接触を行って
いる。
１００９をその上側の金属被膜ソース電極１０１１に対
して絶縁するためにポリシリコンゲート膜１００９上に
配置されている。本発明の上側金属被膜電極１０１１
は、例えば、図４のソース電極４１と概ね同一の形状を
有するものであって良い。ソース電極１０１１は、薄い
酸化膜１００８の複数の四角形の窓の１つ及びポリシリ
コンゲート膜１００９を介して活性セル１１０２ＡのＰ
＋型中央ボディ領域１００３に接触している。しかしな
がら、本発明に於けるソース電極は、ゲートバッファ領
域１１０３とも直接的に電気的及び物理的接触を行って
いる。
【００３３】図１０に示された実施例に於ては、ソース
電極１０１０が、図１０の右側に於ける活性セル上の酸
化膜及びポリシリコン窓から、ポリシリコンゲート膜１
００９上を左側に、ゲートバッファ領域１１０３に向け
て延出している。ゲートバッファ領域１１０３の上面の
一部が酸化膜により覆われていないことから、ソース電
極１０１０は、エピタキシャル膜１０００の表面にてゲ
ートバッファ領域１１０３と直接接触することができ
る。
電極１０１０が、図１０の右側に於ける活性セル上の酸
化膜及びポリシリコン窓から、ポリシリコンゲート膜１
００９上を左側に、ゲートバッファ領域１１０３に向け
て延出している。ゲートバッファ領域１１０３の上面の
一部が酸化膜により覆われていないことから、ソース電
極１０１０は、エピタキシャル膜１０００の表面にてゲ
ートバッファ領域１１０３と直接接触することができ
る。
【００３４】このようにソース電極１０１１がゲートバ
ッファ領域１１０３の上面と直接結合していることによ
り、ソース電極１０１１からゲートバッファ領域１１０
３に至る比較的低インピーダンスの導電路を形成するこ
とができる。しかしながら、ゲートシールド領域１１０
０とソース電極１０１１との間に比較的大きなインピー
ダンスＲが存在する。この比較的大きなインピーダンス
Ｒは、例えば、ゲートシールド領域１１００を、図１０
に示されるような長くかつ薄いフィールドリング１１０
１の部分（図１１参照）及びコンタクト１１０４及び１
１０５などのコンタクトを介してソース金属被膜に対し
て間接的に接続することをもって実現することができ
る。しかしながら、この比較的大きなインピーダンスＲ
は、それが、ゲートバッファ領域１１０３とソース電極
１０１１との間のインピーダンスよりも大きい限り、他
の接続構造或いは接続レイアウトにより実現することも
できる。図１１に於けるコンタクト１１０４及び１１０
５は、ゲートシールド領域１１００及びソース電極１０
１０を接続する幾つもの可能な方法の１つを例として示
すに過ぎない。同様に、金属被膜ソース電極がＰ＋ゲー
トバッファ領域の上面に直接接続されずに、別の材料か
らなる別の構造を介してゲートバッファ領域に接続する
ような他の実施例を採用することもできる。
ッファ領域１１０３の上面と直接結合していることによ
り、ソース電極１０１１からゲートバッファ領域１１０
３に至る比較的低インピーダンスの導電路を形成するこ
とができる。しかしながら、ゲートシールド領域１１０
０とソース電極１０１１との間に比較的大きなインピー
ダンスＲが存在する。この比較的大きなインピーダンス
Ｒは、例えば、ゲートシールド領域１１００を、図１０
に示されるような長くかつ薄いフィールドリング１１０
１の部分（図１１参照）及びコンタクト１１０４及び１
１０５などのコンタクトを介してソース金属被膜に対し
て間接的に接続することをもって実現することができ
る。しかしながら、この比較的大きなインピーダンスＲ
は、それが、ゲートバッファ領域１１０３とソース電極
１０１１との間のインピーダンスよりも大きい限り、他
の接続構造或いは接続レイアウトにより実現することも
できる。図１１に於けるコンタクト１１０４及び１１０
５は、ゲートシールド領域１１００及びソース電極１０
１０を接続する幾つもの可能な方法の１つを例として示
すに過ぎない。同様に、金属被膜ソース電極がＰ＋ゲー
トバッファ領域の上面に直接接続されずに、別の材料か
らなる別の構造を介してゲートバッファ領域に接続する
ような他の実施例を採用することもできる。
【００３５】図１０に於て、Ｐ＋ゲートバッファ領域１
１０３は、ゲートシールド領域１１００に対して距離Ａ
をもって横方向に隔置されており、活性セル１１０２Ａ
の周辺ボディ領域に対しては距離Ｂをもって隔置されて
いる。距離Ａは、距離Ｂよりも大幅に大きなものであっ
てはならない。なぜなら、逆方向バイアス状態に於て本
構造中に形成される空乏領域が、活性領域に於ける隣接
する活性セル間の間隙を越えて空乏領域が延在するのと
ほぼ同様の要領をもって、ゲートシールド領域１１００
とゲートバッファ領域１１０３との間のエピタキシャル
膜１０００の部分を横方向に横切らなければならないか
らである。
１０３は、ゲートシールド領域１１００に対して距離Ａ
をもって横方向に隔置されており、活性セル１１０２Ａ
の周辺ボディ領域に対しては距離Ｂをもって隔置されて
いる。距離Ａは、距離Ｂよりも大幅に大きなものであっ
てはならない。なぜなら、逆方向バイアス状態に於て本
構造中に形成される空乏領域が、活性領域に於ける隣接
する活性セル間の間隙を越えて空乏領域が延在するのと
ほぼ同様の要領をもって、ゲートシールド領域１１００
とゲートバッファ領域１１０３との間のエピタキシャル
膜１０００の部分を横方向に横切らなければならないか
らである。
【００３６】図１３は本発明に基づく電力半導体素子の
別の実施例に於けるゲートパッド領域及び隣接する活性
セルを示す平面図である。図１３に於て黒い部分はＰ＋
拡散層を示す。図１３に於ける白い部分は、Ｐ＋拡散領
域が形成されるべきＮ−エピタキシャル膜の上面を示
す。概ね四角形のＰ＋ゲートシールド領域１３００が、
Ｐ＋フィールドリング１３０１の第１の端部及びＰ＋フ
ィールドリング１３０２第２の端部に接続される。フィ
ールドリングは、電力半導体素子の活性領域の周りを延
在する。複数の活性セル１３０３が活性領域の表面上に
配置されている。これらの活性セルのそれぞれの中心部
には、図１３に於て黒い部分として示されるＰ＋拡散中
心領域が設けられている。活性セルの中央のＰ＋型中央
ボディ領域をそれぞれ包囲する細い線は、セルのＰ型周
辺ボディ領域の輪郭の平面図を示す。ゲートバッファ領
域１３０４が、活性領域の活性セルとゲートシールド領
域１３００との間に配置されているものとして図示され
ている。図１３の実施例に於ける図示されていないゲー
トパッドは、電力半導体素子の活性領域上を延在するゲ
ートフィンガを有するものであっても有さないものであ
っても良い。
別の実施例に於けるゲートパッド領域及び隣接する活性
セルを示す平面図である。図１３に於て黒い部分はＰ＋
拡散層を示す。図１３に於ける白い部分は、Ｐ＋拡散領
域が形成されるべきＮ−エピタキシャル膜の上面を示
す。概ね四角形のＰ＋ゲートシールド領域１３００が、
Ｐ＋フィールドリング１３０１の第１の端部及びＰ＋フ
ィールドリング１３０２第２の端部に接続される。フィ
ールドリングは、電力半導体素子の活性領域の周りを延
在する。複数の活性セル１３０３が活性領域の表面上に
配置されている。これらの活性セルのそれぞれの中心部
には、図１３に於て黒い部分として示されるＰ＋拡散中
心領域が設けられている。活性セルの中央のＰ＋型中央
ボディ領域をそれぞれ包囲する細い線は、セルのＰ型周
辺ボディ領域の輪郭の平面図を示す。ゲートバッファ領
域１３０４が、活性領域の活性セルとゲートシールド領
域１３００との間に配置されているものとして図示され
ている。図１３の実施例に於ける図示されていないゲー
トパッドは、電力半導体素子の活性領域上を延在するゲ
ートフィンガを有するものであっても有さないものであ
っても良い。
【００３７】図１４は、個々のゲートバッファが、ゲー
トパッド１４０１の周りでゲートバッファの列をなすよ
うに、それぞれ概ねストリップ状をなすゲートバッファ
１４００を多数備える実施例の平面図である。ゲートバ
ッファの列を有するある実施例に於ては、個々のゲート
バッファが、素子に於ける活性領域の活性セルと概ね同
一の寸法及び形状を有するものであって良いが、ただ
し、個々のゲートバッファは活性セルの内部Ｎ＋環状ソ
ース領域を有していない。
トパッド１４０１の周りでゲートバッファの列をなすよ
うに、それぞれ概ねストリップ状をなすゲートバッファ
１４００を多数備える実施例の平面図である。ゲートバ
ッファの列を有するある実施例に於ては、個々のゲート
バッファが、素子に於ける活性領域の活性セルと概ね同
一の寸法及び形状を有するものであって良いが、ただ
し、個々のゲートバッファは活性セルの内部Ｎ＋環状ソ
ース領域を有していない。
【００３８】図１５は本発明に基づく更に別の実施例を
示す平面図である。この実施例に於ては、ゲートパッド
１５００が３つのゲートフィンガ１５０１Ａ〜１５０１
Ｃを有する。図示されていないゲートシールド領域は、
その上側のゲートパッド及びゲートフィンガと同様の平
面図上に於ける輪郭を有する。バンド状のゲートバッフ
ァ領域１５０２が、ゲートパッド１５００及びゲートフ
ィンガ１５０２Ａ〜Ｃを包囲するように延出しており、
ゲートバッファ領域１５０２が、活性領域に於ける活性
セルと、ゲートパッド及びフィンガの下側に位置するゲ
ート領域との間に配置されている。従って、本発明によ
れば、多数のゲートシールド領域、ゲートバッファ領域
及びゲートパッドを備える構造が可能であることが理解
されよう。
示す平面図である。この実施例に於ては、ゲートパッド
１５００が３つのゲートフィンガ１５０１Ａ〜１５０１
Ｃを有する。図示されていないゲートシールド領域は、
その上側のゲートパッド及びゲートフィンガと同様の平
面図上に於ける輪郭を有する。バンド状のゲートバッフ
ァ領域１５０２が、ゲートパッド１５００及びゲートフ
ィンガ１５０２Ａ〜Ｃを包囲するように延出しており、
ゲートバッファ領域１５０２が、活性領域に於ける活性
セルと、ゲートパッド及びフィンガの下側に位置するゲ
ート領域との間に配置されている。従って、本発明によ
れば、多数のゲートシールド領域、ゲートバッファ領域
及びゲートパッドを備える構造が可能であることが理解
されよう。
【００３９】以上本発明を特定の実施例について説明し
たが、本発明の特許請求の範囲に記載された本発明の概
念から逸脱することなく幾つもの変形が可能である。例
えば、本発明を、円形或いは多角形などの任意の形状を
有する活性セルについて実施することができる。多角形
のセルとしては、四角形のセル、正方形のセル、三角形
のセル、五角形のセル、六角形のセル、八角形のセル等
を含む。本発明を実施するためには、特定の二重拡散活
性セル断面形状を有するものを用いる必要がない。しか
も、素子の活性領域に於て長いストリップ状をなす活性
構造を用いることもできる。本発明は、他の半導体プロ
セスを用いて異なる態様で実施することもできる。例え
ば、ソース、ゲート或いはドレイン電極または膜を、こ
れらのプロセスに於て用いられる他の導電型式のものと
置換することができる。従って、上記した本発明の好適
実施例はあくまでも例示として与えられたもので、添付
の特許請求の範囲により規定される本発明の概念を何ら
制限するものではないことを了解されたい。
たが、本発明の特許請求の範囲に記載された本発明の概
念から逸脱することなく幾つもの変形が可能である。例
えば、本発明を、円形或いは多角形などの任意の形状を
有する活性セルについて実施することができる。多角形
のセルとしては、四角形のセル、正方形のセル、三角形
のセル、五角形のセル、六角形のセル、八角形のセル等
を含む。本発明を実施するためには、特定の二重拡散活
性セル断面形状を有するものを用いる必要がない。しか
も、素子の活性領域に於て長いストリップ状をなす活性
構造を用いることもできる。本発明は、他の半導体プロ
セスを用いて異なる態様で実施することもできる。例え
ば、ソース、ゲート或いはドレイン電極または膜を、こ
れらのプロセスに於て用いられる他の導電型式のものと
置換することができる。従って、上記した本発明の好適
実施例はあくまでも例示として与えられたもので、添付
の特許請求の範囲により規定される本発明の概念を何ら
制限するものではないことを了解されたい。
【図１】ダイオードが組み込まれた従来型式のＤＭＯＳ
ＦＥＴの活性セルを示す断面図である。
ＦＥＴの活性セルを示す断面図である。
【図２】図１に示されたＤＭＯＳＦＥＴなどの従来型式
のＤＭＯＳＦＥＴの応用例を示す回路図である。
のＤＭＯＳＦＥＴの応用例を示す回路図である。
【図３】Ａ及びＢからなり、それぞれ図２のＤＭＯＳＦ
ＥＴＴ２の内部ダイオードＤ２のダイオード電流及びダ
イオード電圧を示すグラフである。
ＥＴＴ２の内部ダイオードＤ２のダイオード電流及びダ
イオード電圧を示すグラフである。
【図４】電力半導体素子のソース金属被膜及びゲート金
属被膜の平面図である。
属被膜の平面図である。
【図５】図４の素子のＰ＋拡散層の平面図である。
【図６】図５の断面線Ａ−Ａについてみた単純化された
断面図である。
断面図である。
【図７】図５に於ける位置Ａ−Ａ等に於て従来から用い
られる第１の構造を示す断面図である。
られる第１の構造を示す断面図である。
【図８】図５に於ける位置Ａ−Ａ等に於て従来から用い
られる第２の構造を示す断面図である。
られる第２の構造を示す断面図である。
【図９】バイポーラトランジスタの動作特性を示すグラ
フである。
フである。
【図１０】本発明に基づく実施例の断面図である。
【図１１】本発明に基づく実施例としての素子に於ける
拡散層を示す平面図である。
拡散層を示す平面図である。
【図１２】Ａ及びＢからなり、Ａは図１１の素子の活性
セルの構造の一例を示す平面図であり、Ｂは、Ａに示さ
れた活性セルの断面図である。
セルの構造の一例を示す平面図であり、Ｂは、Ａに示さ
れた活性セルの断面図である。
【図１３】本発明の実施例としての素子のゲートバッフ
ァ領域及びゲートシールド領域を示す平面図である。
ァ領域及びゲートシールド領域を示す平面図である。
【図１４】複数の個々にストリップ状に構成されたゲー
トバッファを有する本発明に基づく別の実施例を示す平
面図である。
トバッファを有する本発明に基づく別の実施例を示す平
面図である。
【図１５】本発明に基づく別の実施例を示す平面図であ
る。
る。
【図１６】絶縁ゲートバイポーラトランジスタを含む本
発明の一実施例を示す断面図である。
発明の一実施例を示す断面図である。
【符号の説明】 １０００ エピタキシャル膜 １００１ 基層 １００２ ドレイン電極 １００３ Ｐ＋中央ボディ領域 １００４ Ｎ＋ソース領域 １００５ 周辺ボディ領域 １００６ 酸化膜 １００７ ゲートパッド １００８ ゲート酸化膜 １００９ ゲートポリシリコン膜 １０１０ 絶縁膜 １０１１ ソース電極 １１０４、１１０５ コンタクト １１００ ゲートシールド領域 １１０１ フィールドリング １１０２ 活性セル １１０３ ゲートバッファ領域 １２００ 外側境界 １２０１ 周辺ボディ領域 １３００ ゲートシールド領域 １３０３ 活性セル １３０４ ゲートバッファ領域 １４００ ゲートバッファ領域 １４０１ ゲートパッド １５００ ゲートパッド １５０１ ゲートフィンガ １５０２ ゲートバッファ領域
フロントページの続き (56)参考文献 特開 昭60−249367（ＪＰ，Ａ) 特開 昭61−102068（ＪＰ，Ａ) 特開 平５−198816（ＪＰ，Ａ) 特開 平５−55590（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78
Claims (11)
- 【請求項１】 ゲートパッド領域及び活性領域を有す
る電力半導体素子であって、 上面を有すると共に第１の導電形式を有する半導体ボデ
ィ領域と、 前記ゲートパッド領域に於ける前記半導体ボディ領域の
前記上面上に配置された絶縁膜と、 前記ゲートパッド領域に於ける前記絶縁膜上に設けられ
たゲートパッドと、 前記ゲートパッドの下側に設けられかつ前記上面から前
記半導体ボディ領域内に延出すると共に、前記ゲートパ
ッド領域においては前記絶縁膜によって前記ゲートパッ
ドから分離されている、前記第１の導電形式とは異なる
第２の導電形式を有するゲートシールド領域と、 少なくとも部分的に前記活性領域と前記ゲートシールド
領域間に配置され、前記上面から前記半導体ボディ領域
内に延出すると共に、前記第２の導電形式を有するゲー
トバッファ領域と、 少なくとも部分的に前記活性領域上に配置されかつ少な
くとも部分的に前記ゲートバッファ領域に向けて延出す
るソース電極であって、前記半導体ボディ領域の前記上
面にて前記ゲートバッファ領域と電気的に接触する、該
ソース電極と、 前記ソース電極と前記ゲートシールド領域との間の導電
路とを有し、かつ 前記ゲートバッファ領域と前記ソース
領域との間のインピーダンスが、前記ゲートシールド領
域と前記ソース電極との間のインピーダンスよりも実質
的に小さい ことを特徴とする電力半導体素子。 - 【請求項２】 前記ゲートパッドから前記活性領域上
に向けて延出するゲートフィンガを更に有することを特
徴とする請求項１に記載の電力半導体素子。 - 【請求項３】 前記ゲートバッファ領域が細幅のスト
リップ形状をなすものからなることを特徴とする請求項
１に記載の電力半導体素子。 - 【請求項４】 前記ゲートバッファ領域が列をなす複
数のバッファ領域からなりし、前記バッファ領域のそれ
ぞれが前記上面から前記半導体ボディ領域に延出してお
り、前記バッファ領域が前記第２の導電形式を有し、更
に、前記バッファ領域列が、少なくとも部分的に前記活
性領域と前記ゲートシールド領域との間に配置されてい
ることを特徴とする請求項１に記載の電力半導体素子。 - 【請求項５】 前記電力半導体素子が、電力電界効果
トランジスタをなすことを特徴とする請求項１に記載の
電力半導体素子。 - 【請求項６】 前記電力半導体素子が絶縁ゲートバイ
ポーラトランジスタをなすことを特徴とする請求項１に
記載の電力半導体素子。 - 【請求項７】 前記ゲートシールド領域が底面を有
し、前記ゲートシールド領域の底面が第１の表面領域を
有し、かつ前記ゲートバッファ領域が底面を有し、前記
ゲートバッファ領域の前記底面が第２の表面領域を有
し、前記第２の表面領域が実質的に前記第１の表面領域
よりも小さいことを特徴とする請求項１に記載の電力半
導体素子。 - 【請求項８】 前記半導体ボディ領域がエピタキシャ
ルシリコン膜を含むことを特徴とする請求項１に記載の
電力半導体素子。 - 【請求項９】 前記ゲートバッファ領域に隣接する前
記活性領域内に設けられた活性セルを更に備えており、
前記ゲートシールド領域と前記ゲートバッファ領域との
間に第１の間隙が設けられ、前記ゲートバッファ領域と
前記活性セルとの間に第２の間隙が設けられ、前記第１
の間隙が前記第２の間隙と等しい幅を有することを特徴
とする請求項１に記載の電力半導体素子。 - 【請求項１０】 半導体ボディ領域内に向けてその上
面から延出しかつ少なくとも部分的にゲートパッドの下
側に配置されたゲートシールド領域に隣接し、かつソー
ス電極を有する活性セルと、前記ゲートパッドと前記ゲ
ートシールド領域との間の絶縁領域とを備える電力半導
体素子の製造方法であって、 前記活性セルの故障を防止するべく、前記活性セルと前
記ゲートシールド領域との間にゲートバッファ領域を設
け、かつ前記ゲートシールド領域が前記半導体ボディ領
域の上面から前記半導体ボディ内に延出するようにする
と共に、前記ゲートバッファ領域が前記ゲートシールド
領域及び前記活性セルの両者から隔置されるようにする
過程と、 前記ソース電極と前記ゲートバッファ領域との間に第１
のインピーダンスを有する導電路を設けることにより、
前記ソース電極が、前記半導体ボディ領域の前記上面に
て前記ゲートバッファ領域と接続するようにする過程
と、 前記ソース電極と前記ゲートシールド領域との間に、第
２のインピーダンスを有する第２の導電路を設ける過程
とを有し、かつ 前記第１のインピーダンスを前記第２の
インピーダンスよりも実質的に小さくすることを 特徴と
する方法。 - 【請求項１１】 前記ゲートバッファ領域が細幅のス
トリップ形状をなすものからなることを特徴とする請求
項１０に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/873,423 US5430314A (en) | 1992-04-23 | 1992-04-23 | Power device with buffered gate shield region |
| US07/873,423 | 1992-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115193A JPH07115193A (ja) | 1995-05-02 |
| JP3346825B2 true JP3346825B2 (ja) | 2002-11-18 |
Family
ID=25361607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11912893A Expired - Lifetime JP3346825B2 (ja) | 1992-04-23 | 1993-04-21 | 電力半導体素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5430314A (ja) |
| EP (1) | EP0567341B1 (ja) |
| JP (1) | JP3346825B2 (ja) |
| DE (2) | DE567341T1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686750A (en) * | 1991-09-27 | 1997-11-11 | Koshiba & Partners | Power semiconductor device having improved reverse recovery voltage |
| EP0689239B1 (en) * | 1994-06-23 | 2007-03-07 | STMicroelectronics S.r.l. | Manufacturing process for MOS-technology power devices |
| US5798538A (en) * | 1995-11-17 | 1998-08-25 | International Rectifier Corporation | IGBT with integrated control |
| US5877529A (en) * | 1996-04-26 | 1999-03-02 | Megamos Corporation | Mosfet termination design and core cell configuration to increase breakdown voltage and to improve device ruggedness |
| US5912490A (en) * | 1997-08-04 | 1999-06-15 | Spectrian | MOSFET having buried shield plate for reduced gate/drain capacitance |
| US5918137A (en) * | 1998-04-27 | 1999-06-29 | Spectrian, Inc. | MOS transistor with shield coplanar with gate electrode |
| US6215152B1 (en) | 1998-08-05 | 2001-04-10 | Cree, Inc. | MOSFET having self-aligned gate and buried shield and method of making same |
| US6545316B1 (en) | 2000-06-23 | 2003-04-08 | Silicon Wireless Corporation | MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same |
| US6621121B2 (en) | 1998-10-26 | 2003-09-16 | Silicon Semiconductor Corporation | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes |
| WO2000074130A1 (en) * | 1999-05-28 | 2000-12-07 | Advanced Power Devices, Inc. | Discrete schottky diode device with reduced leakage current |
| JP4122113B2 (ja) * | 1999-06-24 | 2008-07-23 | 新電元工業株式会社 | 高破壊耐量電界効果型トランジスタ |
| US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6784486B2 (en) * | 2000-06-23 | 2004-08-31 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions therein |
| US20030091556A1 (en) * | 2000-12-04 | 2003-05-15 | Ruoslahti Erkki I. | Methods of inhibiting tumor growth and angiogenesis with anastellin |
| JP4198469B2 (ja) * | 2001-04-11 | 2008-12-17 | シリコン・セミコンダクター・コーポレイション | パワーデバイスとその製造方法 |
| KR100363101B1 (ko) * | 2001-04-16 | 2002-12-05 | 페어차일드코리아반도체 주식회사 | 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자 |
| US7875936B2 (en) | 2004-11-19 | 2011-01-25 | Stmicroelectronics, S.R.L. | Power MOS electronic device and corresponding realizing method |
| ITMI20042243A1 (it) * | 2004-11-19 | 2005-02-19 | St Microelectronics Srl | Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione |
| CN100550383C (zh) | 2005-07-08 | 2009-10-14 | 松下电器产业株式会社 | 半导体装置和电气设备 |
| WO2007013367A1 (ja) | 2005-07-25 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | 半導体素子及び電気機器 |
| CN101233616B (zh) | 2005-07-26 | 2010-04-14 | 松下电器产业株式会社 | 半导体元件和电气设备 |
| US8552535B2 (en) * | 2008-11-14 | 2013-10-08 | Semiconductor Components Industries, Llc | Trench shielding structure for semiconductor device and method |
| US8513735B2 (en) * | 2008-12-25 | 2013-08-20 | Mitsubishi Electric Corporation | Power semiconductor device |
| US9214521B2 (en) | 2012-06-21 | 2015-12-15 | Infineon Technologies Ag | Reverse conducting IGBT |
| US20130341673A1 (en) * | 2012-06-21 | 2013-12-26 | Infineon Technologies Ag | Reverse Conducting IGBT |
| US9362349B2 (en) | 2012-06-21 | 2016-06-07 | Infineon Technologies Ag | Semiconductor device with charge carrier lifetime reduction means |
| US9871134B2 (en) * | 2015-12-21 | 2018-01-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Power MOSFETs and methods for manufacturing the same |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4532534A (en) * | 1982-09-07 | 1985-07-30 | Rca Corporation | MOSFET with perimeter channel |
| US4789882A (en) * | 1983-03-21 | 1988-12-06 | International Rectifier Corporation | High power MOSFET with direct connection from connection pads to underlying silicon |
| JPS60249367A (ja) * | 1984-05-25 | 1985-12-10 | Hitachi Ltd | 絶縁ゲ−ト形トランジスタ |
| JPS6180860A (ja) * | 1984-09-28 | 1986-04-24 | Hitachi Ltd | パワ−ｍｏｓｆｅｔ |
| JPS6184865A (ja) * | 1984-10-02 | 1986-04-30 | Nec Corp | 半導体装置 |
| US4985739A (en) * | 1984-10-05 | 1991-01-15 | Analog Devices, Incorporated | Low-leakage JFET |
| US4631564A (en) * | 1984-10-23 | 1986-12-23 | Rca Corporation | Gate shield structure for power MOS device |
| JPS61182264A (ja) * | 1985-02-08 | 1986-08-14 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタ |
| JPS6373564A (ja) * | 1986-09-16 | 1988-04-04 | Toshiba Corp | 半導体装置 |
| JPS6384070A (ja) * | 1986-09-26 | 1988-04-14 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
| EP0293846A1 (de) * | 1987-06-05 | 1988-12-07 | Siemens Aktiengesellschaft | MIS-Leistunsgstransistor |
| JP2771172B2 (ja) * | 1988-04-01 | 1998-07-02 | 日本電気株式会社 | 縦型電界効果トランジスタ |
| JP2785271B2 (ja) * | 1988-04-28 | 1998-08-13 | 富士電機株式会社 | 半導体装置 |
| JPH0235780A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electron Corp | 縦型ｍｏｓ電界効果トランジスタ |
| JPH0282534A (ja) * | 1988-09-19 | 1990-03-23 | Sanyo Electric Co Ltd | 縦型ｍｏｓｆｅｔ及びその製造方法 |
| EP0416805B1 (en) * | 1989-08-30 | 1996-11-20 | Siliconix, Inc. | Transistor with voltage clamp |
| JPH03173180A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体素子 |
-
1992
- 1992-04-23 US US07/873,423 patent/US5430314A/en not_active Expired - Lifetime
-
1993
- 1993-04-21 JP JP11912893A patent/JP3346825B2/ja not_active Expired - Lifetime
- 1993-04-22 DE DE0567341T patent/DE567341T1/de active Pending
- 1993-04-22 DE DE69305909T patent/DE69305909T2/de not_active Expired - Fee Related
- 1993-04-22 EP EP93303169A patent/EP0567341B1/en not_active Expired - Lifetime
-
1994
- 1994-05-13 US US08/242,519 patent/US5445978A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115193A (ja) | 1995-05-02 |
| US5430314A (en) | 1995-07-04 |
| DE567341T1 (de) | 1994-05-26 |
| EP0567341B1 (en) | 1996-11-13 |
| DE69305909D1 (de) | 1996-12-19 |
| US5445978A (en) | 1995-08-29 |
| DE69305909T2 (de) | 1997-03-13 |
| EP0567341A1 (en) | 1993-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3346825B2 (ja) | 電力半導体素子及びその製造方法 | |
| JP3325736B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| US4823172A (en) | Vertical MOSFET having Schottky diode for latch-up prevention | |
| EP0581246B1 (en) | MIS-type semiconductor device | |
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| US4485392A (en) | Lateral junction field effect transistor device | |
| JP2689703B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH10209432A (ja) | 半導体デバイスの改良 | |
| US5243214A (en) | Power integrated circuit with latch-up prevention | |
| US5313088A (en) | Vertical field effect transistor with diffused protection diode | |
| US11264451B2 (en) | Semiconductor device exhibiting soft recovery characteristics | |
| US20020153564A1 (en) | Semiconductor device | |
| US5079607A (en) | Mos type semiconductor device | |
| US5498884A (en) | MOS-controlled thyristor with current saturation characteristics | |
| US5705842A (en) | Horizontal MOSFET | |
| JP3522887B2 (ja) | 高耐圧半導体素子 | |
| US5298770A (en) | Power switching MOS transistor | |
| US6399989B1 (en) | Radiation hardened silicon-on-insulator (SOI) transistor having a body contact | |
| JPH0362026B2 (ja) | ||
| JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3249175B2 (ja) | 絶縁ゲート付きサイリスタ及び高耐圧半導体装置 | |
| JPH04363068A (ja) | 半導体装置 | |
| JPH0312970A (ja) | 半導体装置 | |
| JP3300482B2 (ja) | 絶縁ゲート付きサイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |