JP3262579B2 - 金属酸化物半導体電界効果型トランジスタ回路 - Google Patents
金属酸化物半導体電界効果型トランジスタ回路Info
- Publication number
- JP3262579B2 JP3262579B2 JP04188492A JP4188492A JP3262579B2 JP 3262579 B2 JP3262579 B2 JP 3262579B2 JP 04188492 A JP04188492 A JP 04188492A JP 4188492 A JP4188492 A JP 4188492A JP 3262579 B2 JP3262579 B2 JP 3262579B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- type material
- transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000005669 field effect Effects 0.000 title claims description 10
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 4
- 150000004706 metal oxides Chemical class 0.000 title claims description 4
- 239000000463 material Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 241000282376 Panthera tigris Species 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は金属酸化物半導体電界効
果型トランジスタ（ＭＯＳＦＥＴ）回路に関し、特に、
一体化された回路を有する電力用垂直拡散ＭＯＳ（ＶＤ
ＭＯＳ）トランジスタに関する。
果型トランジスタ（ＭＯＳＦＥＴ）回路に関し、特に、
一体化された回路を有する電力用垂直拡散ＭＯＳ（ＶＤ
ＭＯＳ）トランジスタに関する。
【０００２】
【発明の背景】１つの型の電力用ＭＯＳＦＥＴトランジ
スタは垂直拡散ＭＯＳ（ＶＤＭＯＳ）トランジスタとし
て知られている。この型のトランジスタは、１９８６年
１２月２３日にＪ．Ｍ．Ｓ Ｎｅｉｌｓｏｎ等に与えら
れた米国特許第４．６３１．５６４号，発明の名称「電
力用ＭＯＳ半導体装置のゲートシールド構造」に記載さ
れている。
スタは垂直拡散ＭＯＳ（ＶＤＭＯＳ）トランジスタとし
て知られている。この型のトランジスタは、１９８６年
１２月２３日にＪ．Ｍ．Ｓ Ｎｅｉｌｓｏｎ等に与えら
れた米国特許第４．６３１．５６４号，発明の名称「電
力用ＭＯＳ半導体装置のゲートシールド構造」に記載さ
れている。
【０００３】種々の構成の電界効果トランジスタは、以
下の特許によって示されるように、この技術分野の従来
技術分野から知ることができる。
下の特許によって示されるように、この技術分野の従来
技術分野から知ることができる。
【０００４】Ｈｏｎｄａの米国特許第４．３９４．５９
０号は、高電圧動作を可能にする電界効果型トランジス
タの直列構成を提供する発明を教示しており、抵抗／コ
ンデンサバイアス回路がその回路の高周波動作を可能に
するために利用されている。ツェナーダイオードは、電
界効果型トランジスタのゲート電極とソース電極の間に
含まれており、ゲート電極とソース電極の間の破壊電圧
より小さくなるように選択されたツェナー電圧に電極間
の電圧を限定することによって保護する。
０号は、高電圧動作を可能にする電界効果型トランジス
タの直列構成を提供する発明を教示しており、抵抗／コ
ンデンサバイアス回路がその回路の高周波動作を可能に
するために利用されている。ツェナーダイオードは、電
界効果型トランジスタのゲート電極とソース電極の間に
含まれており、ゲート電極とソース電極の間の破壊電圧
より小さくなるように選択されたツェナー電圧に電極間
の電圧を限定することによって保護する。
【０００５】Ｏ’Ｃｏｎｎｏｒ等の米国特許第４．５９
０．３９５号は、バイポーラトランジスタを駆動するＦ
ＥＴトランジスタを含む回路を教示している。ツェナー
ダイオード４２はＦＥＴトランジスタのゲートと、並列
抵抗４１ａとコンデンサ４１の共通接続との間に接続さ
れている。ツェナーダイオード４２はバイポーラトラン
ジスタ３８とスピードアップコンデンサ４１の間の充放
電通路を提供し、それによってトランジスタ３８の高速
オン，及び高速オフを提供する。
０．３９５号は、バイポーラトランジスタを駆動するＦ
ＥＴトランジスタを含む回路を教示している。ツェナー
ダイオード４２はＦＥＴトランジスタのゲートと、並列
抵抗４１ａとコンデンサ４１の共通接続との間に接続さ
れている。ツェナーダイオード４２はバイポーラトラン
ジスタ３８とスピードアップコンデンサ４１の間の充放
電通路を提供し、それによってトランジスタ３８の高速
オン，及び高速オフを提供する。
【０００６】Ｍａｊｕｍｄａｒ等の米国特許第４．６７
２．２４５号は、バイポーラトランジスタ３を駆動する
ＭＯＳＦＥＴトランジスタ２を含む高周波電力用スイッ
チング装置を開示しており、１つのドライバによってそ
の装置をオン，オフするためにツェナーダイオードと、
バイポーラ３のベース電極とＭＯＳＦＥＴ２のゲート電
極の間に接続された２つの他のダイオード７，８との組
み合わせを含む回路を有する。そのダイオードは非飽和
領域でバイポーラトランジスタが動作できるようにし、
それによってバイポーラトランジスタ３の蓄積時間を減
少する一方、逆バイアスの安全な動作領域を拡大する。
この方法において、比較的高い電流電圧状態において高
速動作が得られ、それによって装置の周波数応答を高め
る。
２．２４５号は、バイポーラトランジスタ３を駆動する
ＭＯＳＦＥＴトランジスタ２を含む高周波電力用スイッ
チング装置を開示しており、１つのドライバによってそ
の装置をオン，オフするためにツェナーダイオードと、
バイポーラ３のベース電極とＭＯＳＦＥＴ２のゲート電
極の間に接続された２つの他のダイオード７，８との組
み合わせを含む回路を有する。そのダイオードは非飽和
領域でバイポーラトランジスタが動作できるようにし、
それによってバイポーラトランジスタ３の蓄積時間を減
少する一方、逆バイアスの安全な動作領域を拡大する。
この方法において、比較的高い電流電圧状態において高
速動作が得られ、それによって装置の周波数応答を高め
る。
【０００７】Ｕｅｎｏ等の米国特許第４．８０１．９８
３号は、スイッチング回路に含まれる電界効果型トラン
ジスタのソース電極とドレイン電極の間に接続されたシ
ョットキーダイオードを含む一方向性スイッチング回路
を教示している。ショットキーダイオードは、関連する
ＦＥＴと直列回路において接続され、一方向性電流を提
供し、その回路のスイッチング動作を高めるために電荷
蓄積効果を実質的に減少する。
３号は、スイッチング回路に含まれる電界効果型トラン
ジスタのソース電極とドレイン電極の間に接続されたシ
ョットキーダイオードを含む一方向性スイッチング回路
を教示している。ショットキーダイオードは、関連する
ＦＥＴと直列回路において接続され、一方向性電流を提
供し、その回路のスイッチング動作を高めるために電荷
蓄積効果を実質的に減少する。
【０００８】Ｃｏｇａｎの米国特許第４．８１１．０６
５号は、共通基板上で垂直ＤＭＯＳトランジスタとショ
ットキーダイオードの組み合わせを教示している。ＤＭ
ＯＳトランジスタの断面は図６に示され、その等価回路
が図７に示されている。ショットキーダイオードは効果
においてＤＭＯＳトランジスタのボデー（ｂｏｄｙ）ダ
イオードにかけて並列に接続されており、ボデーダイオ
ードが順方向にバイアスされるのを妨げ、それによって
ボデーダイオードが順方向バイアス状態，或いは導通状
態から逆方向バイアス状態，或いは非導通状態に回復す
るのに必要な回復時間を減少する。高いｄｖ／ｄｔ動作
状態のときにボデーダイオードを流れる電流を反転する
ためにその方法でショットキーダイオードを使用するこ
とによってＤＭＯＳトランジスタのオンが高められる。
その理由は少数キャリアが再結合するためにＰＮボデー
ダイオードへ流れることができないためである。更に、
ショットキーダイオードの使用により、ＤＭＯＳトラン
ジスタのソースボデー領域，及びドレインによって形成
された寄生バイポーラ接合トランジスタはオンできず、
それによってバイポーラ接合トランジスタの二次破壊を
防ぐ。更に、この特許の図５は望ましくないｄｖ／ｄｔ
のオンを避けるために、ＤＭＯＳトランジスタと組み合
わせて使用される外部ダイオードを含む回路を開示して
いる。図５に示すされるように、外部ダイオードはＤＭ
ＯＳトランジスタと並列に接続され、低電圧ショットキ
ーダイオードがＤＭＯＳトランジスタと直列に接続され
ている。この方法において、並列接続シリコンダイオー
ドだけが導通し、それによってボデーダイオードを流れ
る電流を反転し、ボデーダイオードを介する電流の導通
によってもたらされる望ましくない蓄積時間を妨げる。
５号は、共通基板上で垂直ＤＭＯＳトランジスタとショ
ットキーダイオードの組み合わせを教示している。ＤＭ
ＯＳトランジスタの断面は図６に示され、その等価回路
が図７に示されている。ショットキーダイオードは効果
においてＤＭＯＳトランジスタのボデー（ｂｏｄｙ）ダ
イオードにかけて並列に接続されており、ボデーダイオ
ードが順方向にバイアスされるのを妨げ、それによって
ボデーダイオードが順方向バイアス状態，或いは導通状
態から逆方向バイアス状態，或いは非導通状態に回復す
るのに必要な回復時間を減少する。高いｄｖ／ｄｔ動作
状態のときにボデーダイオードを流れる電流を反転する
ためにその方法でショットキーダイオードを使用するこ
とによってＤＭＯＳトランジスタのオンが高められる。
その理由は少数キャリアが再結合するためにＰＮボデー
ダイオードへ流れることができないためである。更に、
ショットキーダイオードの使用により、ＤＭＯＳトラン
ジスタのソースボデー領域，及びドレインによって形成
された寄生バイポーラ接合トランジスタはオンできず、
それによってバイポーラ接合トランジスタの二次破壊を
防ぐ。更に、この特許の図５は望ましくないｄｖ／ｄｔ
のオンを避けるために、ＤＭＯＳトランジスタと組み合
わせて使用される外部ダイオードを含む回路を開示して
いる。図５に示すされるように、外部ダイオードはＤＭ
ＯＳトランジスタと並列に接続され、低電圧ショットキ
ーダイオードがＤＭＯＳトランジスタと直列に接続され
ている。この方法において、並列接続シリコンダイオー
ドだけが導通し、それによってボデーダイオードを流れ
る電流を反転し、ボデーダイオードを介する電流の導通
によってもたらされる望ましくない蓄積時間を妨げる。
【０００９】Ｍｉｈａｒａの米国特許第４．８９３．１
５８号は、２つの電界効果型トランジスタ１４，１６の
間の主電流通路において接続されたインダクタンス２８
を含むゲート駆動回路を開示しており、電力スイッチン
グ装置の入力コンデンサが駆動され、インダクタンス２
８が駆動トランジスタに接続された電源電圧の約２倍に
ゲート電圧を増加するためのオンの間に共振回路を提供
する。ショットキーダイオード３０は電源ＶS ，及びＦ
ＥＴ１４の間に接続され、入力コンデンサが電源に逆放
電するのを防ぐ。
５８号は、２つの電界効果型トランジスタ１４，１６の
間の主電流通路において接続されたインダクタンス２８
を含むゲート駆動回路を開示しており、電力スイッチン
グ装置の入力コンデンサが駆動され、インダクタンス２
８が駆動トランジスタに接続された電源電圧の約２倍に
ゲート電圧を増加するためのオンの間に共振回路を提供
する。ショットキーダイオード３０は電源ＶS ，及びＦ
ＥＴ１４の間に接続され、入力コンデンサが電源に逆放
電するのを防ぐ。
【００１０】一体ドライバを有する垂直電力用ＭＯＳＦ
ＥＴの設計，及び構成は、１９８６年のＭＩＴが著作権
を有するＪ．Ｂ．Ｂｅｒｎｓｔｅｉｎの論文「一体ドラ
イバを有する垂直電力用ＭＯＳＦＥＴの設計，及び構
成」に記載されている。
ＥＴの設計，及び構成は、１９８６年のＭＩＴが著作権
を有するＪ．Ｂ．Ｂｅｒｎｓｔｅｉｎの論文「一体ドラ
イバを有する垂直電力用ＭＯＳＦＥＴの設計，及び構
成」に記載されている。
【００１１】一般に、この型の電力用装置において内蔵
回路の機能は典型的にはダイオード横型バイポーラトラ
ンジスタ，及び標準電力用ＭＯＳ装置を形成するために
使用されるＮ+ ソースとＰボデー拡散から形成されるＮ
+ ／Ｐ接合を有する横型ＭＯＳ装置を利用することによ
り提供される。
回路の機能は典型的にはダイオード横型バイポーラトラ
ンジスタ，及び標準電力用ＭＯＳ装置を形成するために
使用されるＮ+ ソースとＰボデー拡散から形成されるＮ
+ ／Ｐ接合を有する横型ＭＯＳ装置を利用することによ
り提供される。
【００１２】知られているように、寄生垂直ＮＰＮトラ
ンジスタは、また、ＶＤＭＯＳ構造によって形成され
る。この型の装置の欠点は寄生バイポーラ垂直ＮＰＮト
ランジスタの高利得から生じるｄｖ／ｄｔ能力の減少で
ある。典型的にはこのトランジスタの存在は標準ＶＤＭ
ＯＳ装置において重要な問題を提起するものではなく、
その理由はＮ+ ソース拡散がＰ+ ボデー領域にそれを接
続する金属導体によって短絡させられるためである。寄
生バイポーラＮＰＮトランジスタの利得はそれによって
減少し、従って、ｄｖ／ｄｔ性能は低下しない。
ンジスタは、また、ＶＤＭＯＳ構造によって形成され
る。この型の装置の欠点は寄生バイポーラ垂直ＮＰＮト
ランジスタの高利得から生じるｄｖ／ｄｔ能力の減少で
ある。典型的にはこのトランジスタの存在は標準ＶＤＭ
ＯＳ装置において重要な問題を提起するものではなく、
その理由はＮ+ ソース拡散がＰ+ ボデー領域にそれを接
続する金属導体によって短絡させられるためである。寄
生バイポーラＮＰＮトランジスタの利得はそれによって
減少し、従って、ｄｖ／ｄｔ性能は低下しない。
【００１２】
【発明の概要】本発明の１つの実施例によると、モノリ
シック半導体装置は第１と第２の主電極と制御電極を有
するＶＤＭＯＳトランジスタと、第１と第２の主電極と
制御電極を有する横型ＭＯＳＦＥＴを有し、横型ＭＯＳ
ＦＥＴの第１と第２の電極の１つはＶＤＭＯＳトランジ
スタの第１と第２の主電極のドーピング濃度より低いド
ーピング濃度を有する
シック半導体装置は第１と第２の主電極と制御電極を有
するＶＤＭＯＳトランジスタと、第１と第２の主電極と
制御電極を有する横型ＭＯＳＦＥＴを有し、横型ＭＯＳ
ＦＥＴの第１と第２の電極の１つはＶＤＭＯＳトランジ
スタの第１と第２の主電極のドーピング濃度より低いド
ーピング濃度を有する
【００１３】本発明の他の実施例によると、低い濃度を
有するその１つの電極は、ＶＤＭＯＳトランジスタの制
御電極に接続される。
有するその１つの電極は、ＶＤＭＯＳトランジスタの制
御電極に接続される。
【００１４】本発明の更に他の実施例によると、その１
つの電極はその１つの電極とショットキーバリアダイオ
ードを形成する金属接続によってＶＤＭＯＳトランジス
タの制御電極に接続されている。
つの電極はその１つの電極とショットキーバリアダイオ
ードを形成する金属接続によってＶＤＭＯＳトランジス
タの制御電極に接続されている。
【００１５】本発明の更に他の実施例によると、横型Ｍ
ＯＳＦＥＴの他の電極はＶＤＭＯＳトランジスタの第
１，及び第２の電極の１つに接続されている。
ＯＳＦＥＴの他の電極はＶＤＭＯＳトランジスタの第
１，及び第２の電極の１つに接続されている。
【００１６】本発明のもう１つの実施例によると、モノ
リシック半導体装置は第１の導電型の材料から形成さ
れ、その上方領域がその下方領域より低い不純物のドー
ピング濃度を有する基板と、その基板の上方領域に形成
された第２の導電型の材料の第１の領域と、周りに第２
の導電材料の環状リングを形成するように第２の導電型
の領域に形成された第１の導電型材料の第２の領域と、
基板の上方領域に形成された第２の導電型材料の第３の
領域と、第２の導電型の第３の領域に形成された第２の
領域より低いドーピング濃度を有する第１の導電型材料
の第４の領域と、第４の領域の周りに第２の導電型材料
の環状リングを形成するために第２の導電型の第３の領
域に形成された第１の導電型材料の第５の領域と、環状
リングのそれぞれの少なくとも一部の上に位置するゲー
ト酸化物層と、それとショットキーバリアダイオードを
形成するために第４の領域の少なくとも一部に接触する
金属導体と、ゲート酸化物の少なくとも一部の上に位置
するゲート電極を有する。
リシック半導体装置は第１の導電型の材料から形成さ
れ、その上方領域がその下方領域より低い不純物のドー
ピング濃度を有する基板と、その基板の上方領域に形成
された第２の導電型の材料の第１の領域と、周りに第２
の導電材料の環状リングを形成するように第２の導電型
の領域に形成された第１の導電型材料の第２の領域と、
基板の上方領域に形成された第２の導電型材料の第３の
領域と、第２の導電型の第３の領域に形成された第２の
領域より低いドーピング濃度を有する第１の導電型材料
の第４の領域と、第４の領域の周りに第２の導電型材料
の環状リングを形成するために第２の導電型の第３の領
域に形成された第１の導電型材料の第５の領域と、環状
リングのそれぞれの少なくとも一部の上に位置するゲー
ト酸化物層と、それとショットキーバリアダイオードを
形成するために第４の領域の少なくとも一部に接触する
金属導体と、ゲート酸化物の少なくとも一部の上に位置
するゲート電極を有する。
【００１７】本発明の更に他の特徴によると、金属導体
はゲート電極と接触する。
はゲート電極と接触する。
【００１８】
【実施例】図１の回路は本発明が実施される構成を示
し、主ＭＯＳＦＥＴＱ１の構成は端子Ｄ，Ｓ，及びＧ１
にそれぞれ接続されたドレイン，ソース，及び制御電極
を有する。制御ＭＯＳＦＥＴＱ２はＭＯＳＦＥＴＱ１の
ゲートとソースの電極にそれぞれ接続されたドレインと
ソースの電極を有する。Ｑ２の制御電極は端子Ｇ２に接
続され、Ｑ１とＱ２は共にＧ２に加えられる入力基準信
号を提供するため、主電流搬送端子Ｓ，及び補助，或い
はケルビン型接続端子Ｓk に接続された基板を有した同
じモノリシック構造に形成されている。Ｑ１は垂直装
置，或いはＶＤＭＯＳとして形成されているが、Ｑ２は
横型装置として形成されており、典型的にはＱ１を形成
する同じ拡散を利用する。同じ方法でダイオード，及び
バイポーラトランジスタのような他の装置が同じモノリ
シック構造において形成できる。
し、主ＭＯＳＦＥＴＱ１の構成は端子Ｄ，Ｓ，及びＧ１
にそれぞれ接続されたドレイン，ソース，及び制御電極
を有する。制御ＭＯＳＦＥＴＱ２はＭＯＳＦＥＴＱ１の
ゲートとソースの電極にそれぞれ接続されたドレインと
ソースの電極を有する。Ｑ２の制御電極は端子Ｇ２に接
続され、Ｑ１とＱ２は共にＧ２に加えられる入力基準信
号を提供するため、主電流搬送端子Ｓ，及び補助，或い
はケルビン型接続端子Ｓk に接続された基板を有した同
じモノリシック構造に形成されている。Ｑ１は垂直装
置，或いはＶＤＭＯＳとして形成されているが、Ｑ２は
横型装置として形成されており、典型的にはＱ１を形成
する同じ拡散を利用する。同じ方法でダイオード，及び
バイポーラトランジスタのような他の装置が同じモノリ
シック構造において形成できる。
【００１９】動作においてＱ１がオフになると、Ｑ２を
オンすることによってスピードアップされる。Ｑ１のゲ
ートが個有抵抗とインダクタンスを有する点においてこ
れは特に有効であり、そのため、Ｇ１に加えられている
制御電圧がＱ１の大きなゲート領域の電位に比較的遅い
効果を有する。Ｑ２がＱ１にモノリシック的に集積され
ているので、外部通路の抵抗とインダクタンスが減じら
れ、それによってＱ１のゲートを放電するのに必要な時
間を有意義に減ずる。
オンすることによってスピードアップされる。Ｑ１のゲ
ートが個有抵抗とインダクタンスを有する点においてこ
れは特に有効であり、そのため、Ｇ１に加えられている
制御電圧がＱ１の大きなゲート領域の電位に比較的遅い
効果を有する。Ｑ２がＱ１にモノリシック的に集積され
ているので、外部通路の抵抗とインダクタンスが減じら
れ、それによってＱ１のゲートを放電するのに必要な時
間を有意義に減ずる。
【００２０】しかし、前述されたように寄生垂直ＮＰＮ
トランジスタはＭＯＳＦＥＴのＮ+ ソースとＰボデー拡
散とによって形成される。このトランジスタは典型的に
比較的高い利得を示し、高いｄｖ／ｄｔによってダメー
ジを受ける。そのようなダメージの機構は急速に上昇す
る電圧が寄生バイポーラにベース電流として作用する偏
位電流を発生し、高電圧において高い電流密度にそれを
オンし、寄生バイポーラの電力取扱い能力を向上させ、
それによってそれにダメージを与える。この装置を存在
させるための主たる理由は、本質的に高いｄｖ／ｄｔを
発生する高速スイッチングを実施しようとするものであ
るから、全体の構造がダメージなしに高いｄｖ／ｄｔに
さらされても耐えれることが必要である。
トランジスタはＭＯＳＦＥＴのＮ+ ソースとＰボデー拡
散とによって形成される。このトランジスタは典型的に
比較的高い利得を示し、高いｄｖ／ｄｔによってダメー
ジを受ける。そのようなダメージの機構は急速に上昇す
る電圧が寄生バイポーラにベース電流として作用する偏
位電流を発生し、高電圧において高い電流密度にそれを
オンし、寄生バイポーラの電力取扱い能力を向上させ、
それによってそれにダメージを与える。この装置を存在
させるための主たる理由は、本質的に高いｄｖ／ｄｔを
発生する高速スイッチングを実施しようとするものであ
るから、全体の構造がダメージなしに高いｄｖ／ｄｔに
さらされても耐えれることが必要である。
【００２１】本発明によると、Ｑ２のソースとドレイン
の電極を形成するＮ+ 拡散はＮ- 拡散、すなわち、低い
不純物濃度を有する拡散で置換される。金属導体と比較
的軽くドープされた半導体領域の間にショットキーバリ
ア型ダイオードを形成することが可能である。そのよう
なダイオードＤs はそれによって図２に示されるように
Ｇ１とＱ２のドレイン電極の間の接続に形成される。
の電極を形成するＮ+ 拡散はＮ- 拡散、すなわち、低い
不純物濃度を有する拡散で置換される。金属導体と比較
的軽くドープされた半導体領域の間にショットキーバリ
ア型ダイオードを形成することが可能である。そのよう
なダイオードＤs はそれによって図２に示されるように
Ｇ１とＱ２のドレイン電極の間の接続に形成される。
【００２２】動作においては、高い抵抗率のN材料はエ
ミッタ効果の低下をもたらし、その結果、寄生垂直NPN
トランジスタの電流利得が図１に示された構成の対応す
る装置の利得に比較して低くなる。更に、ショットキー
ダイオードDSは、寄生NPNのエミッタベース接合が順方
向にバイアスされるとき、すなわち、この寄生NPNトラ
ンジスタが導通になってその電流利得を更に減ずると
き、逆方向にバイアスされるように構成される。寄生NP
Nトランジスタの利得が減じ、ショットキーダイオード
の付加電圧降下により全体の装置のｄｖ／ｄｔ能力は他
の性能パラメータの有意義な低下をもたらすことなく高
い値に回復する。
ミッタ効果の低下をもたらし、その結果、寄生垂直NPN
トランジスタの電流利得が図１に示された構成の対応す
る装置の利得に比較して低くなる。更に、ショットキー
ダイオードDSは、寄生NPNのエミッタベース接合が順方
向にバイアスされるとき、すなわち、この寄生NPNトラ
ンジスタが導通になってその電流利得を更に減ずると
き、逆方向にバイアスされるように構成される。寄生NP
Nトランジスタの利得が減じ、ショットキーダイオード
の付加電圧降下により全体の装置のｄｖ／ｄｔ能力は他
の性能パラメータの有意義な低下をもたらすことなく高
い値に回復する。
【００２３】図３は本発明の実施例に基づく半導体構
造，及び集積回路の一部を形成する半導体構造の断面を
示す。Ｐ型，及びＮ型の導電材料はここではＰ，及びＮ
の材料としてそれぞれ述べられている。各場合の有効な
装置はこの技術分野において知られている方法において
それぞれ複数の類似する装置の並列接続を含む。ドレイ
ンコンタクト２はＮ+ 基板４をその上に形成しており、
その上方領域６は低いドーピング濃度Ｎ- であり、そこ
に形成されＰ+ ウェル８を有する。Ｎ+ 領域１０はＰ+
ウェル８に形成され、Ｑ１のようなＶＤＭＯＳトランジ
スタの主電極の１つを形成する。ゲート酸化物層１２は
ＶＤＭＯＳトランジスタのチャンネル領域上に形成さ
れ、この上に多結晶シリコンのゲート電極１４が形成さ
れる。
造，及び集積回路の一部を形成する半導体構造の断面を
示す。Ｐ型，及びＮ型の導電材料はここではＰ，及びＮ
の材料としてそれぞれ述べられている。各場合の有効な
装置はこの技術分野において知られている方法において
それぞれ複数の類似する装置の並列接続を含む。ドレイ
ンコンタクト２はＮ+ 基板４をその上に形成しており、
その上方領域６は低いドーピング濃度Ｎ- であり、そこ
に形成されＰ+ ウェル８を有する。Ｎ+ 領域１０はＰ+
ウェル８に形成され、Ｑ１のようなＶＤＭＯＳトランジ
スタの主電極の１つを形成する。ゲート酸化物層１２は
ＶＤＭＯＳトランジスタのチャンネル領域上に形成さ
れ、この上に多結晶シリコンのゲート電極１４が形成さ
れる。
【００２４】他のＰウェル１６は基板４の一部６に形成
され、そこに横型ＭＯＳＦＥＴ、例えば、Ｑ２が形成さ
れている。Ｐウェル１６に形成されたＮ+領域１８はソ
ース領域を構成し、Ｎ―領域２０は横型ＭＯＳＦＥＴの
ドレイン領域を構成する。ゲート電極２２は横型ＭＯＳ
ＦＥＴのチャンネル領域上のゲート酸化物層の上に形成
されている。説明したように、Ｎ―ドレイン領域２０へ
の金属接続は本発明に基づいてそれと一緒にショットキ
ーバリアを形成する。図３において、２４はゲート端子
金属を横型ＭＯＳＦＥＴのゲート電極に接触させるため
の開口であり、２６はＶＤＭＯＳのゲートに接続される
ゲート端子金属を横型ＭＯＳＦＥＴのドレインに接触さ
せるための開口であり、２８はゲート端子金属をＶＤＭ
ＯＳのゲート電極に接触させるための開口である。
され、そこに横型ＭＯＳＦＥＴ、例えば、Ｑ２が形成さ
れている。Ｐウェル１６に形成されたＮ+領域１８はソ
ース領域を構成し、Ｎ―領域２０は横型ＭＯＳＦＥＴの
ドレイン領域を構成する。ゲート電極２２は横型ＭＯＳ
ＦＥＴのチャンネル領域上のゲート酸化物層の上に形成
されている。説明したように、Ｎ―ドレイン領域２０へ
の金属接続は本発明に基づいてそれと一緒にショットキ
ーバリアを形成する。図３において、２４はゲート端子
金属を横型ＭＯＳＦＥＴのゲート電極に接触させるため
の開口であり、２６はＶＤＭＯＳのゲートに接続される
ゲート端子金属を横型ＭＯＳＦＥＴのドレインに接触さ
せるための開口であり、２８はゲート端子金属をＶＤＭ
ＯＳのゲート電極に接触させるための開口である。
【００２５】本発明の実施例は例示の目的のために上述
された。しかし、その実施例は限定する意味を有してお
らず、技術分野の通常の知識を有する者は本発明の基本
的概念から逸脱せずに，或いは請求項の精神，及び範囲
から逸脱せずにその実施例を修正する方法を認識でき
る。例えば、実施例は特定の導電型に関して説明された
が、相対的導電型が同じである限り、他の導電型が使用
されても良い。請求項はそのような修正を含むものとし
て理解される。
された。しかし、その実施例は限定する意味を有してお
らず、技術分野の通常の知識を有する者は本発明の基本
的概念から逸脱せずに，或いは請求項の精神，及び範囲
から逸脱せずにその実施例を修正する方法を認識でき
る。例えば、実施例は特定の導電型に関して説明された
が、相対的導電型が同じである限り、他の導電型が使用
されても良い。請求項はそのような修正を含むものとし
て理解される。
【図１】本発明の理解を助ける回路構成の説明図を示
す。
す。
【図２】本発明を実施する回路構成の説明図を示す。
【図３】本発明に組み合わされた電力用ＭＯＳＦＥＴの
一部の断面斜視図を示す。
一部の断面斜視図を示す。
２．ドレインコンタクト ４．Ｎ+基板 ６．上方領域
８．Ｐ+ウェル １０．Ｎ+領域 １２．ゲート酸化物
層 １４．ゲート電極 １６．Ｐウェル １８．Ｎ+領
域 ２０．ドレイン領域 ２２．ゲート電極 ２４，２
６，２８．開口
８．Ｐ+ウェル １０．Ｎ+領域 １２．ゲート酸化物
層 １４．ゲート電極 １６．Ｐウェル １８．Ｎ+領
域 ２０．ドレイン領域 ２２．ゲート電極 ２４，２
６，２８．開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョセフ・アンドリュー・エディナック アメリカ合衆国、ペンシルバニア州 18702、ウィルクス−バール、サークル ドライブ 28 (72)発明者 ジョン・マーニング・セッビジ・ネイル ソン アメリカ合衆国、ペンシルバニア州 19403、ノーリス タウン、エジプト ストリート 2020 (72)発明者 ロバート・ステファン・ラサール アメリカ合衆国、ノースカロライナ州 27713、ダーラム、チューダー プレイ ス 5111 (72)発明者 ジェフリー・ジェラード・マンスマン アメリカ合衆国、ノースカロライナ州 27615、ローリー、サドルリッジ ドラ イブ 2512 (72)発明者 クレール・エリザベス・ジャコスキー アメリカ合衆国、ノースカロライナ州 27713、ダーラム、プラシッド コート 15 (56)参考文献 特開 昭63−316478（ＪＰ，Ａ) 特開 昭60−20559（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/08
Claims (2)
- 【請求項１】上側領域が下側領域より低い不純物ドーピ
ング濃度を有する第１導電型材料の基板と、 前記基板
の前記上側領域に形成された第２導電型材料の第１領域
と、 周囲に前記第２導電型材料の環状リングを形成す
るように前記第２導電型材料の前記第１領域に形成され
た前記第１導電型材料の第２領域と、前記第１領域の前
記環状リングの少なくとも一部分の上に位置するゲート
酸化物層と、前記ゲート酸化物層の少なくとも一部分の
上に位置するゲート電極とから構成されるＶＤＭＯＳト
ランジスタ、並びに、 前記基板の前記上側領域に形成
された前記第２導電型材料の第３領域と、 前記第２領
域より低い不純物ドーピング濃度を有し、前記第２導電
型材料の前記第３領域に形成された前記第１導電型材料
の第４領域と、 前記第４領域の周囲に第２導電型材料
の環状リングを形成するように前記第２導電型材料の前
記第3領域に形成された前記第１導電型材料の第５領域
と、 前記第３領域の前記環状リングの少なくとも一部
分の上に位置するゲート酸化物層と、 ショットキー障
壁ダイオードを形成するために、前記第４領域の少なく
とも一部分に接触させるとともに、前記ＶＤＭＯＳトラ
ンジスタの前記ゲート電極に接続される金属導体手段
と、 前記ゲート酸化物層の少なくとも一部分の上に位
置するゲート電極とから構成される横型ＭＯＳＦＥＴを
含むことを特徴とする金属酸化物半導体電界効果型トラ
ンジスタ回路。 - 【請求項２】上側領域が下側領域より低い不純物ドーピ
ング濃度を有する第１導電型材料の基板と、 前記基板
の前記上側領域に形成された第２導電型材料の第１領域
と、 周囲に前記第２導電型材料の環状リングを形成す
るように前記第２導電型材料の前記第１領域に形成され
た前記第１導電型材料の第２領域と、前記第１領域の前
記環状リングの少なくとも一部分の上に位置するゲート
酸化物層と、前記ゲート酸化物層の少なくとも一部分の
上に位置するゲート電極とから構成されるＶＤＭＯＳト
ランジスタ、並びに、 前記基板の前記上側領域に形成
された前記第２導電型材料の第３領域と、 前記第２領
域より低い不純物ドーピング濃度を有し、前記第２導電
型材料の前記第３領域に形成された前記第１導電型材料
の第４領域と、 前記第４領域の周囲に第２導電型材料
の環状リングを形成するように前記第２導電型材料の前
記第3領域に形成された前記第１導電型材料 の第５領域
と、 前記第３領域の前記環状リングの少なくとも一部
分の上に位置するゲート酸化物層と、 ショットキー障
壁ダイオードを形成するために、前記第４領域の少なく
とも一部分に接触させるとともに、前記ＶＤＭＯＳトラ
ンジスタの前記ゲート電極に接触される金属導体手段
と、 前記ゲート酸化物層の少なくとも一部分の上に位
置するゲート電極とから構成される横型ＭＯＳＦＥＴを
含むことを特徴とする金属酸化物半導体電界効果型トラ
ンジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/672,243 | 1991-03-20 | ||
| US07/672,243 US5164802A (en) | 1991-03-20 | 1991-03-20 | Power vdmosfet with schottky on lightly doped drain of lateral driver fet |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04343476A JPH04343476A (ja) | 1992-11-30 |
| JP3262579B2 true JP3262579B2 (ja) | 2002-03-04 |
Family
ID=24697748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04188492A Expired - Fee Related JP3262579B2 (ja) | 1991-03-20 | 1992-01-31 | 金属酸化物半導体電界効果型トランジスタ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5164802A (ja) |
| EP (1) | EP0505191B1 (ja) |
| JP (1) | JP3262579B2 (ja) |
| DE (1) | DE69212868T2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278443A (en) * | 1990-02-28 | 1994-01-11 | Hitachi, Ltd. | Composite semiconductor device with Schottky and pn junctions |
| US5486715A (en) * | 1993-10-15 | 1996-01-23 | Ixys Corporation | High frequency MOS device |
| JP3272242B2 (ja) * | 1995-06-09 | 2002-04-08 | 三洋電機株式会社 | 半導体装置 |
| US6727527B1 (en) | 1995-07-31 | 2004-04-27 | Ixys Corporation | Reverse blocking IGBT |
| US5698454A (en) * | 1995-07-31 | 1997-12-16 | Ixys Corporation | Method of making a reverse blocking IGBT |
| US20040061170A1 (en) * | 1995-07-31 | 2004-04-01 | Ixys Corporation | Reverse blocking IGBT |
| JP3214343B2 (ja) * | 1996-03-25 | 2001-10-02 | 富士電機株式会社 | 絶縁ゲート型サイリスタ |
| US5925910A (en) * | 1997-03-28 | 1999-07-20 | Stmicroelectronics, Inc. | DMOS transistors with schottky diode body structure |
| US6784489B1 (en) | 1997-03-28 | 2004-08-31 | Stmicroelectronics, Inc. | Method of operating a vertical DMOS transistor with schottky diode body structure |
| US5900663A (en) * | 1998-02-07 | 1999-05-04 | Xemod, Inc. | Quasi-mesh gate structure for lateral RF MOS devices |
| JP3817380B2 (ja) * | 1999-01-14 | 2006-09-06 | ローム株式会社 | 絶縁ゲート型半導体装置 |
| US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6504208B2 (en) | 2001-02-27 | 2003-01-07 | International Business Machines Corporation | Power MOSFET device, structures employing the same and methods of fabrication |
| US6936908B2 (en) * | 2001-05-03 | 2005-08-30 | Ixys Corporation | Forward and reverse blocking devices |
| JP2002373989A (ja) | 2001-06-13 | 2002-12-26 | Toshiba Corp | 半導体装置 |
| US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US6529034B1 (en) * | 2001-11-07 | 2003-03-04 | International Rectifier Corporation | Integrated series schottky and FET to allow negative drain voltage |
| KR100859701B1 (ko) | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| CN101185169B (zh) | 2005-04-06 | 2010-08-18 | 飞兆半导体公司 | 沟栅场效应晶体管及其形成方法 |
| US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7986005B2 (en) * | 2007-07-27 | 2011-07-26 | Infineon Technologies Austria Ag | Short circuit limiting in power semiconductor devices |
| US7492212B1 (en) * | 2007-08-21 | 2009-02-17 | Infineon Technologies Ag | Adaptive capacitance for transistor |
| US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| WO2013177552A1 (en) | 2012-05-24 | 2013-11-28 | Microsemi Corporation | Monolithically integrated sic mosfet and schottky barrier diode |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2967520D1 (en) * | 1979-12-28 | 1985-10-31 | Int Rectifier Corp | Field effect transistor circuit configuration |
| GB2111745B (en) * | 1981-12-07 | 1985-06-19 | Philips Electronic Associated | Insulated-gate field-effect transistors |
| US4590395A (en) * | 1984-07-20 | 1986-05-20 | Honeywell Inc. | FET-bipolar drive circuit |
| US4631564A (en) * | 1984-10-23 | 1986-12-23 | Rca Corporation | Gate shield structure for power MOS device |
| JPS61107813A (ja) * | 1984-10-30 | 1986-05-26 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0760854B2 (ja) * | 1985-08-30 | 1995-06-28 | 株式会社日立製作所 | 一方向導通形スイツチング回路 |
| JPH0693512B2 (ja) * | 1986-06-17 | 1994-11-16 | 日産自動車株式会社 | 縦形ｍｏｓｆｅｔ |
| GB8713388D0 (en) * | 1987-06-08 | 1987-07-15 | Philips Electronic Associated | Semiconductor device |
| US4811065A (en) * | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
| US4893158A (en) * | 1987-06-22 | 1990-01-09 | Nissan Motor Co., Ltd. | MOSFET device |
| JPH0687504B2 (ja) * | 1988-04-05 | 1994-11-02 | 株式会社東芝 | 半導体装置 |
| US4967109A (en) * | 1989-12-08 | 1990-10-30 | General Electric Company | High efficiency gate driver circuit for a high frequency converter |
-
1991
- 1991-03-20 US US07/672,243 patent/US5164802A/en not_active Expired - Lifetime
-
1992
- 1992-01-31 JP JP04188492A patent/JP3262579B2/ja not_active Expired - Fee Related
- 1992-03-19 DE DE69212868T patent/DE69212868T2/de not_active Expired - Fee Related
- 1992-03-19 EP EP92302392A patent/EP0505191B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69212868T2 (de) | 1997-02-27 |
| US5164802A (en) | 1992-11-17 |
| EP0505191B1 (en) | 1996-08-21 |
| DE69212868D1 (de) | 1996-09-26 |
| JPH04343476A (ja) | 1992-11-30 |
| EP0505191A1 (en) | 1992-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262579B2 (ja) | 金属酸化物半導体電界効果型トランジスタ回路 | |
| US6288424B1 (en) | Semiconductor device having LDMOS transistors and a screening layer | |
| EP0581246B1 (en) | MIS-type semiconductor device | |
| US5801420A (en) | Lateral semiconductor arrangement for power ICS | |
| US5444272A (en) | Three-terminal thyristor with single MOS-gate controlled characteristics | |
| US20060124994A1 (en) | Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode | |
| JPH07115193A (ja) | 電力半導体素子及びその製造方法 | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| US20170271506A1 (en) | Semiconductor device | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| US5608238A (en) | Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same | |
| JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
| JP3665367B2 (ja) | 半導体装置 | |
| US20050072990A1 (en) | Semiconductor device and driving circuit for semiconductor device | |
| US20170133401A1 (en) | Semiconductor integrated circuit | |
| JP2940547B2 (ja) | モスパワートランジスタの過電圧保護装置 | |
| JP3123309B2 (ja) | センサ素子付き半導体装置 | |
| US11562995B2 (en) | Semiconductor integrated circuit | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| US11282954B2 (en) | LDMOS device with integrated P-N junction diodes | |
| JPH088422A (ja) | たて型ｍｏｓ半導体装置 | |
| JP2728453B2 (ja) | 出力回路 | |
| JP2001127287A (ja) | 絶縁ゲート型半導体装置 | |
| JPH04363068A (ja) | 半導体装置 | |
| US6545341B2 (en) | Power transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |