JPH04261065A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04261065A JPH04261065A JP915991A JP915991A JPH04261065A JP H04261065 A JPH04261065 A JP H04261065A JP 915991 A JP915991 A JP 915991A JP 915991 A JP915991 A JP 915991A JP H04261065 A JPH04261065 A JP H04261065A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- semiconductor
- semiconductor device
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 6
- 238000011084 recovery Methods 0.000 abstract description 19
- 230000000694 effects Effects 0.000 abstract description 8
- 230000001939 inductive effect Effects 0.000 abstract description 4
- 238000004904 shortening Methods 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、特にモータ駆動用イ
ンバータ回路等の誘導負荷回路に用いられるパワーＭＯ
ＳＦＥＴ，コレクタ短絡型ＩＧＢＴ（絶縁ゲート型バイ
ポーラトランジスタ）等のパワースイッチングデバイス
内に逆回復時間の短いダイオードを作り込むための改善
に関する。
ンバータ回路等の誘導負荷回路に用いられるパワーＭＯ
ＳＦＥＴ，コレクタ短絡型ＩＧＢＴ（絶縁ゲート型バイ
ポーラトランジスタ）等のパワースイッチングデバイス
内に逆回復時間の短いダイオードを作り込むための改善
に関する。
【０００２】
【従来の技術】図１０は、パワーＭＯＳＦＥＴを用いた
モータ駆動用の従来のハーフブリッジ回路を示す回路図
である。図において、正，負電源端子５，６間に、パワ
ーＭＯＳＦＥＴ１，２およびパワーＭＯＳＦＥＴ３，４
がそれぞれトーテムポール接続されている。正，負電源
端子５，６間にはまた、コンデンサ７が接続されている
。モータ８は、パワーＭＯＳＦＥＴ１，２の接続点とパ
ワーＭＯＳＦＥＴ３，４の接続点との間に接続されてい
る。パワーＭＯＳＦＥＴ１〜４にはそれぞれ、フリーホ
イールダイオード９〜１２が並列に接続されている。 パワーＭＯＳＦＥＴ１〜４はそれぞれ、ゲート端子１３
〜１６に印加される制御電圧によってオン／オフが制御
される。
モータ駆動用の従来のハーフブリッジ回路を示す回路図
である。図において、正，負電源端子５，６間に、パワ
ーＭＯＳＦＥＴ１，２およびパワーＭＯＳＦＥＴ３，４
がそれぞれトーテムポール接続されている。正，負電源
端子５，６間にはまた、コンデンサ７が接続されている
。モータ８は、パワーＭＯＳＦＥＴ１，２の接続点とパ
ワーＭＯＳＦＥＴ３，４の接続点との間に接続されてい
る。パワーＭＯＳＦＥＴ１〜４にはそれぞれ、フリーホ
イールダイオード９〜１２が並列に接続されている。 パワーＭＯＳＦＥＴ１〜４はそれぞれ、ゲート端子１３
〜１６に印加される制御電圧によってオン／オフが制御
される。
【０００３】いま、ＦＥＴ１，４がオン状態であるとす
ると、電源電流Ｉ１がモータ８に流れる。次にＦＥＴ１
がオフすると、還流電流Ｉ２ がフリーホイールダイオ
ード１０を通じて流れる。そして、ＦＥＴ４をオフさせ
るとともにＦＥＴ２，３をオンさせることにより、電源
電流Ｉ１ と逆向きの電源電流がモータ８に流れる。こ
の電源電流が流れる時点でフリーホイールダイオード１
０は逆回復過程に入り、蓄積された過剰キャリアが外部
に掃き出されることによりオフする。
ると、電源電流Ｉ１がモータ８に流れる。次にＦＥＴ１
がオフすると、還流電流Ｉ２ がフリーホイールダイオ
ード１０を通じて流れる。そして、ＦＥＴ４をオフさせ
るとともにＦＥＴ２，３をオンさせることにより、電源
電流Ｉ１ と逆向きの電源電流がモータ８に流れる。こ
の電源電流が流れる時点でフリーホイールダイオード１
０は逆回復過程に入り、蓄積された過剰キャリアが外部
に掃き出されることによりオフする。
【０００４】フリーホイールダイオード９〜１２の逆回
復時間が長いとスイッチング損失が大きく効率が悪くな
る。このため、一般に、フリーホイールダイオード９〜
１２として外付けの高速リカバリーダイオードを用い、
逆回復時間を短くすることが行われている。一方、ＭＯ
ＳＦＥＴではその構造上、素子内部にダイオードが寄生
的に形成されており、このダイオードをフリーホイール
ダイオードとして用いる試みが従来より行われている。
復時間が長いとスイッチング損失が大きく効率が悪くな
る。このため、一般に、フリーホイールダイオード９〜
１２として外付けの高速リカバリーダイオードを用い、
逆回復時間を短くすることが行われている。一方、ＭＯ
ＳＦＥＴではその構造上、素子内部にダイオードが寄生
的に形成されており、このダイオードをフリーホイール
ダイオードとして用いる試みが従来より行われている。
【０００５】図１１は、従来の縦型ｎチャネルＭＯＳＦ
ＥＴの構造を示す断面図である。図において、Ｎ＋ ド
レイン領域２１上にＮ（あるいはＮ− ）ドリフト領域
２２が形成され、このドリフト領域２２の表面にＰ＋
ウェル領域２３が形成されている。Ｐ＋ ウェル領域２
３の表面にはＮ＋ ソース領域２４が形成され、このＮ
＋ ソース領域２４の表面とドリフト領域２２の表面と
で挟まれたＰ＋ ウェル領域２３の表面近傍の領域２５
がチャネル領域となる。チャネル領域２５上にはゲート
絶縁膜２６を介してゲート電極２７が形成され、その上
を絶縁膜２８で覆ってゲート電極２７を絶縁している。 そして表面全面に、Ｎ＋ソース領域２４およびＰ＋ ウ
ェル領域２３に接続するソース電極２９が設けられてい
る。またＮ＋ ドレイン領域２１の裏面にはドレイン電
極３０が設けられている。
ＥＴの構造を示す断面図である。図において、Ｎ＋ ド
レイン領域２１上にＮ（あるいはＮ− ）ドリフト領域
２２が形成され、このドリフト領域２２の表面にＰ＋
ウェル領域２３が形成されている。Ｐ＋ ウェル領域２
３の表面にはＮ＋ ソース領域２４が形成され、このＮ
＋ ソース領域２４の表面とドリフト領域２２の表面と
で挟まれたＰ＋ ウェル領域２３の表面近傍の領域２５
がチャネル領域となる。チャネル領域２５上にはゲート
絶縁膜２６を介してゲート電極２７が形成され、その上
を絶縁膜２８で覆ってゲート電極２７を絶縁している。 そして表面全面に、Ｎ＋ソース領域２４およびＰ＋ ウ
ェル領域２３に接続するソース電極２９が設けられてい
る。またＮ＋ ドレイン領域２１の裏面にはドレイン電
極３０が設けられている。
【０００６】図１１のＭＯＳＦＥＴでは、ゲート電極２
７に正電圧が印加されると、チャネル領域２５がＮ型に
反転して反転層が形成され、この反転層を通って図示の
ようにドレイン電極３０からソース電極２９にドレイン
電流ＩＤ が流れる。ゲート電極２７に負電圧が印加さ
れるとチャネル領域２５の反転層は消滅し、ＭＯＳＦＥ
Ｔはオフする。
７に正電圧が印加されると、チャネル領域２５がＮ型に
反転して反転層が形成され、この反転層を通って図示の
ようにドレイン電極３０からソース電極２９にドレイン
電流ＩＤ が流れる。ゲート電極２７に負電圧が印加さ
れるとチャネル領域２５の反転層は消滅し、ＭＯＳＦＥ
Ｔはオフする。
【０００７】図１１のＭＯＳＦＥＴは、Ｐ＋ ウェル領
域２３，Ｎドリフト領域２２およびＮ＋ ドレイン領域
２１より形成されるＰ＋ ＩＮ＋ ダイオード３１を寄
生的に含んでいる。したがって、このダイオード３１を
図１０のフリーホイールダイオード９〜１２として使う
ことが可能である。図１１中、ＩＲ は還流電流の流れ
を示している。
域２３，Ｎドリフト領域２２およびＮ＋ ドレイン領域
２１より形成されるＰ＋ ＩＮ＋ ダイオード３１を寄
生的に含んでいる。したがって、このダイオード３１を
図１０のフリーホイールダイオード９〜１２として使う
ことが可能である。図１１中、ＩＲ は還流電流の流れ
を示している。
【０００８】図１２は、従来のコレクタ短絡型ＩＧＢＴ
の構造を示す断面図である。このコレクタ短絡型ＩＧＢ
Ｔは、図１１のＮ＋ ドレイン領域２１に代え、交互に
配置されたＰ＋ コレクタ領域３２およびＮ＋ コレク
タ短絡領域３３がＮドリフト領域２２の裏面に設けられ
る点を除き、図１１のＭＯＳＦＥＴと同様の構造を有し
ている。そして、図１１のダイオード３１と同様なＰ＋
ＩＮ＋ ダイオード３４が、Ｐ＋ ウェル領域２３，
Ｎドリフト領域２２およびＮ＋ コレクタ短絡領域３３
により寄生的に形成されている。したがって、図１０の
パワーＭＯＳＦＥＴ１〜４に代えて図７のコレクタ短絡
型ＩＧＢＴを用いる場合にも、ダイオード３４をフリー
ホイールダイオード９〜１２として用いることが可能で
ある。
の構造を示す断面図である。このコレクタ短絡型ＩＧＢ
Ｔは、図１１のＮ＋ ドレイン領域２１に代え、交互に
配置されたＰ＋ コレクタ領域３２およびＮ＋ コレク
タ短絡領域３３がＮドリフト領域２２の裏面に設けられ
る点を除き、図１１のＭＯＳＦＥＴと同様の構造を有し
ている。そして、図１１のダイオード３１と同様なＰ＋
ＩＮ＋ ダイオード３４が、Ｐ＋ ウェル領域２３，
Ｎドリフト領域２２およびＮ＋ コレクタ短絡領域３３
により寄生的に形成されている。したがって、図１０の
パワーＭＯＳＦＥＴ１〜４に代えて図７のコレクタ短絡
型ＩＧＢＴを用いる場合にも、ダイオード３４をフリー
ホイールダイオード９〜１２として用いることが可能で
ある。
【０００９】
【発明が解決しようとする課題】図１１のダイオード３
１や図１２のダイオード３４をフリーホイールダイオー
ド９〜１２として用いると、外付けのダイオードをフリ
ーホイールダイオード９〜１２として別途設ける必要が
なくなる利点があるため、そのような試みは従来より行
われてきた。しかしながら、ダイオード３１，３４をフ
リーホイールダイオードとして用いるためには、ダイオ
ード３１，３４の逆回復時間が極めて短くなければなら
ない。したがって、過剰小数キャリアのライフタイムを
短くするために、重金属拡散や電子線照射等のライフタ
イム制御を行う必要がある。
１や図１２のダイオード３４をフリーホイールダイオー
ド９〜１２として用いると、外付けのダイオードをフリ
ーホイールダイオード９〜１２として別途設ける必要が
なくなる利点があるため、そのような試みは従来より行
われてきた。しかしながら、ダイオード３１，３４をフ
リーホイールダイオードとして用いるためには、ダイオ
ード３１，３４の逆回復時間が極めて短くなければなら
ない。したがって、過剰小数キャリアのライフタイムを
短くするために、重金属拡散や電子線照射等のライフタ
イム制御を行う必要がある。
【００１０】そのようなライフタイム制御は、ドリフト
層２２内のキャリアのライフタイムを短くするものであ
り、通常動作におけるオン状態でのドリフト層２２での
電圧降下の増大（すなわちオン電圧の増大）を招くため
、十分な最適化が必要である。また、重金属拡散による
もれ電流の増大や、電子線照射による閾値電圧の変動等
、ライフタイム制御がオン電圧以外にも素子の電気的特
性に大きな影響を及ぼすことが知られており、このよう
なことをも考慮した上でライフタイム制御を行わなけれ
ばならない。したがって、素子の電気的特性を良好に保
ったままライフタイム制御によりダイオード３１やダイ
オード３４の逆回復時間を十分に低下させることは極め
て困難であり、結局は、十分な高速性が得られないため
に、外付けのフリーホイールダイオードを付加せざるを
得ないという問題点があった。
層２２内のキャリアのライフタイムを短くするものであ
り、通常動作におけるオン状態でのドリフト層２２での
電圧降下の増大（すなわちオン電圧の増大）を招くため
、十分な最適化が必要である。また、重金属拡散による
もれ電流の増大や、電子線照射による閾値電圧の変動等
、ライフタイム制御がオン電圧以外にも素子の電気的特
性に大きな影響を及ぼすことが知られており、このよう
なことをも考慮した上でライフタイム制御を行わなけれ
ばならない。したがって、素子の電気的特性を良好に保
ったままライフタイム制御によりダイオード３１やダイ
オード３４の逆回復時間を十分に低下させることは極め
て困難であり、結局は、十分な高速性が得られないため
に、外付けのフリーホイールダイオードを付加せざるを
得ないという問題点があった。
【００１１】この発明は上記のような問題点を解消する
ためになされたもので、ライフタイム制御なしでも十分
に逆回復時間の短いダイオードを内蔵し、しかも高耐圧
用途にも適用可能な半導体装置を得ることを目的とする
。
ためになされたもので、ライフタイム制御なしでも十分
に逆回復時間の短いダイオードを内蔵し、しかも高耐圧
用途にも適用可能な半導体装置を得ることを目的とする
。
【００１２】
【課題を解決するための手段】この発明に係わる半導体
装置は、少なくとも一部が第１導電型である第１の半導
体層とこの第１の半導体層の上に形成された第１導電型
の第２の半導体層とからなる基板と、この基板の主表面
に選択的に形成された第２導電型の第１の半導体領域と
、この第１の半導体領域の表面に選択的に形成された第
１導電型の第２の半導体領域と、前記第２の半導体層と
第２の半導体領域に挟まれた第１の半導体領域内に規定
されたチャネル領域と、このチャネル領域上に形成され
た絶縁膜と、この絶縁膜上に形成されたゲート電極と、
を備える半導体装置において、前記基板の第２の半導体
層の表面で且つ前記対向する第１の半導体領域の間に、
第２の半導体層と接触するバリヤメタル層が形成された
ものである。
装置は、少なくとも一部が第１導電型である第１の半導
体層とこの第１の半導体層の上に形成された第１導電型
の第２の半導体層とからなる基板と、この基板の主表面
に選択的に形成された第２導電型の第１の半導体領域と
、この第１の半導体領域の表面に選択的に形成された第
１導電型の第２の半導体領域と、前記第２の半導体層と
第２の半導体領域に挟まれた第１の半導体領域内に規定
されたチャネル領域と、このチャネル領域上に形成され
た絶縁膜と、この絶縁膜上に形成されたゲート電極と、
を備える半導体装置において、前記基板の第２の半導体
層の表面で且つ前記対向する第１の半導体領域の間に、
第２の半導体層と接触するバリヤメタル層が形成された
ものである。
【００１３】
【作用】この発明による半導体装置は、バリヤメタル層
と第２半導体層によるショットキー接合部を内蔵する。 このショトッキー接合部は、多数キャリヤの移動に対し
て整流作用をもつショットキーバリヤダイオードを構成
する。このショットキーバリヤダイオードは、半導体装
置の本体部がターンオフした時、誘導性負荷の場合に一
時的に順バイアス状態となり、いわゆる環流電流を流す
ことができる。ショットキー接合部を流れる電流は基本
的に多数キャリヤによって担われるため、前記環流電流
も主に多数キャリヤによる電流となり、少数キャリヤの
蓄積は少ない。すなわち、この半導体装置には、過剰少
数キャリヤのライフタイムによる逆回復時間の増加が少
なく、逆回復時間は極めて短いダイオードが内蔵されて
いることになる。
と第２半導体層によるショットキー接合部を内蔵する。 このショトッキー接合部は、多数キャリヤの移動に対し
て整流作用をもつショットキーバリヤダイオードを構成
する。このショットキーバリヤダイオードは、半導体装
置の本体部がターンオフした時、誘導性負荷の場合に一
時的に順バイアス状態となり、いわゆる環流電流を流す
ことができる。ショットキー接合部を流れる電流は基本
的に多数キャリヤによって担われるため、前記環流電流
も主に多数キャリヤによる電流となり、少数キャリヤの
蓄積は少ない。すなわち、この半導体装置には、過剰少
数キャリヤのライフタイムによる逆回復時間の増加が少
なく、逆回復時間は極めて短いダイオードが内蔵されて
いることになる。
【００１４】
【実施例】図１はこの発明による半導体装置の一実施例
である縦型ｎチャネルＭＯＳＦＥＴの構造を示す断面図
であり、また図２は図１の平面図である。図１の断面図
は図２の平面図のＡ−Ａ′線に沿った断面構造を示して
いる。
である縦型ｎチャネルＭＯＳＦＥＴの構造を示す断面図
であり、また図２は図１の平面図である。図１の断面図
は図２の平面図のＡ−Ａ′線に沿った断面構造を示して
いる。
【００１５】図１に示すように、Ｎ＋ ドレイン領域４
１上にＮ（あるいはＮ− ）ドリフト領域４２が形成さ
れ、このドリフト領域４２の表面にＰ＋ ウェル領域４
３が形成されている。Ｐ＋ ウェル領域４３は、図２の
平面図より明らかなように、正方形の環状構造となって
いる。Ｐ＋ ウェル領域４３の表面にはＮ＋ ソース領
域４４が選択的に形成され、このＮ＋ ソース領域４４
の表面とドリフト領域４２の表面とで挟まれたＰ＋ ウ
ェル領域４３の表面近傍の領域４５がチャネル領域とな
る。一方、Ｐ＋ ウェル領域４３の環状構造の中央部に
、バリヤメタル５１が配設されている。このバリヤメタ
ル５１は、Ｐ＋ ウェル領域４３の環状構造の中央部に
おいてドリフト領域４２の表面に接触するとともに、前
記環状構造の内部でＰ＋ ウェル領域４３およびＮ＋
ソース領域４４の表面に接触している。なお、図２にお
いて、５２はバリヤメタル５１のためのコンタクトホー
ルである。
１上にＮ（あるいはＮ− ）ドリフト領域４２が形成さ
れ、このドリフト領域４２の表面にＰ＋ ウェル領域４
３が形成されている。Ｐ＋ ウェル領域４３は、図２の
平面図より明らかなように、正方形の環状構造となって
いる。Ｐ＋ ウェル領域４３の表面にはＮ＋ ソース領
域４４が選択的に形成され、このＮ＋ ソース領域４４
の表面とドリフト領域４２の表面とで挟まれたＰ＋ ウ
ェル領域４３の表面近傍の領域４５がチャネル領域とな
る。一方、Ｐ＋ ウェル領域４３の環状構造の中央部に
、バリヤメタル５１が配設されている。このバリヤメタ
ル５１は、Ｐ＋ ウェル領域４３の環状構造の中央部に
おいてドリフト領域４２の表面に接触するとともに、前
記環状構造の内部でＰ＋ ウェル領域４３およびＮ＋
ソース領域４４の表面に接触している。なお、図２にお
いて、５２はバリヤメタル５１のためのコンタクトホー
ルである。
【００１６】チャネル領域４５上にはゲート絶縁膜４６
を介してゲート電極４７が形成され、その上を絶縁膜４
８で覆うことによりゲート電極４７を絶縁している。そ
して表面全面に、バリヤメタル５１に接続するソース電
極４９が設けられている。またＮ＋ ドレイン領域４
１の裏面にはドレイン電極５０が設けられている。
を介してゲート電極４７が形成され、その上を絶縁膜４
８で覆うことによりゲート電極４７を絶縁している。そ
して表面全面に、バリヤメタル５１に接続するソース電
極４９が設けられている。またＮ＋ ドレイン領域４
１の裏面にはドレイン電極５０が設けられている。
【００１７】図１のＭＯＳＦＥＴの基本的な動作は図６
のＭＯＳＦＥＴと同じである。すなわち、ゲート電極４
７に正電圧を印加すると、チャネル領域４５がＮ型に反
転して反転層ができ、この反転層を通じてドレイン電極
５０からソース電極４９にドレイン電流が流れる。ゲー
ト電極４７に負電圧を印加するとチャネル領域４５の反
転層は消滅し、ＭＯＳＦＥＴはオフする。
のＭＯＳＦＥＴと同じである。すなわち、ゲート電極４
７に正電圧を印加すると、チャネル領域４５がＮ型に反
転して反転層ができ、この反転層を通じてドレイン電極
５０からソース電極４９にドレイン電流が流れる。ゲー
ト電極４７に負電圧を印加するとチャネル領域４５の反
転層は消滅し、ＭＯＳＦＥＴはオフする。
【００１８】図１のＭＯＳＦＥＴは、バリヤメタル５１
とＮドリフト領域４２の接合領域を備えており、この接
合領域を備えることにより、図１に模式的に示すような
いわゆるショットキーバリヤダイオード５３を内蔵して
いる。図中、ＩＲ は、このダイオード５３をフリーホ
イールダイオードとして用いたときの還流電流の流れを
示す。前記接合領域を流れる電流は主に多数キャリヤに
担われた電流であり、もちろん前記環流電流ＩＲ も多
数キャリヤによる電流となる。すなわち、前記ダイード
５３の逆回復過程において、過剰の少数キャリヤのライ
フタイムによる逆回復時間の増加は少なく、このダイオ
ード５３の逆回復時間は速い。
とＮドリフト領域４２の接合領域を備えており、この接
合領域を備えることにより、図１に模式的に示すような
いわゆるショットキーバリヤダイオード５３を内蔵して
いる。図中、ＩＲ は、このダイオード５３をフリーホ
イールダイオードとして用いたときの還流電流の流れを
示す。前記接合領域を流れる電流は主に多数キャリヤに
担われた電流であり、もちろん前記環流電流ＩＲ も多
数キャリヤによる電流となる。すなわち、前記ダイード
５３の逆回復過程において、過剰の少数キャリヤのライ
フタイムによる逆回復時間の増加は少なく、このダイオ
ード５３の逆回復時間は速い。
【００１９】ところで、ショットキーバリヤダイオード
５３を構成する前記Ｎドリフト領域４２はＰ＋ ウェル
領域４３に取り囲まれているため、ショットキーバリヤ
ダイオード５３に対する順バイアス電圧が一定以上とな
ると、Ｐ＋ ウェル領域４３からＮドリフト領域４２に
ホールが注入されることとなる。したがって、Ｎドリフ
ト領域４２における電導度変調の効果により低いオン電
圧が実現されることになる。しかも、この場合でも環流
電流ＩＲは大部分がショットキーバリヤダイオード５３
を介して流れる多数キャリヤに担われた電流である。し
たがって、図１１に示す従来の半導体装置のように過剰
の少数キャリヤの流入はなく、逆回復時間は従来の半導
体装置に比べて極めて短い。
５３を構成する前記Ｎドリフト領域４２はＰ＋ ウェル
領域４３に取り囲まれているため、ショットキーバリヤ
ダイオード５３に対する順バイアス電圧が一定以上とな
ると、Ｐ＋ ウェル領域４３からＮドリフト領域４２に
ホールが注入されることとなる。したがって、Ｎドリフ
ト領域４２における電導度変調の効果により低いオン電
圧が実現されることになる。しかも、この場合でも環流
電流ＩＲは大部分がショットキーバリヤダイオード５３
を介して流れる多数キャリヤに担われた電流である。し
たがって、図１１に示す従来の半導体装置のように過剰
の少数キャリヤの流入はなく、逆回復時間は従来の半導
体装置に比べて極めて短い。
【００２０】バリヤメタル５１は、このバリヤメタル５
１よりもＮ＋ ドレイン領域４１側に拡散し且つ互いに
対向しているＰ＋ ウェル領域４３，４３の間に設けら
れている。このため、Ｐ＋ ウェル領域４３とＮドリフ
ト領域４２のＰＮ接合に逆バイアスがかかると、Ｐ＋
ウェル領域４３とＮドリフト領域４２の界面よりＮドリ
フト領域４２内に伸びる空乏層によるシールディング効
果により、バリヤメタル５１の耐圧に及ぼす影響が軽減
される。したがって、バリヤメタル５１とＮドリフト領
域４２によるショットキーバリヤを設けたことにより、
高耐圧を実現するについて支障が生じることはない。
１よりもＮ＋ ドレイン領域４１側に拡散し且つ互いに
対向しているＰ＋ ウェル領域４３，４３の間に設けら
れている。このため、Ｐ＋ ウェル領域４３とＮドリフ
ト領域４２のＰＮ接合に逆バイアスがかかると、Ｐ＋
ウェル領域４３とＮドリフト領域４２の界面よりＮドリ
フト領域４２内に伸びる空乏層によるシールディング効
果により、バリヤメタル５１の耐圧に及ぼす影響が軽減
される。したがって、バリヤメタル５１とＮドリフト領
域４２によるショットキーバリヤを設けたことにより、
高耐圧を実現するについて支障が生じることはない。
【００２１】このように、本実施例に係る図１のＭＯＳ
ＦＥＴは、逆回復時間の短いダイオード５３を内蔵して
いる上、高耐圧の用途においても十分に適用可能である
。したがって図１０のインバータ回路において、パワー
ＭＯＳＦＥＴ１〜４として図１のＭＯＳＦＥＴを用いる
ことにより、外付けのフリーホイールダイオード９〜１
２が不要となる。
ＦＥＴは、逆回復時間の短いダイオード５３を内蔵して
いる上、高耐圧の用途においても十分に適用可能である
。したがって図１０のインバータ回路において、パワー
ＭＯＳＦＥＴ１〜４として図１のＭＯＳＦＥＴを用いる
ことにより、外付けのフリーホイールダイオード９〜１
２が不要となる。
【００２２】次に、図１のＭＯＳＦＥＴの製造工程の一
例を図３〜図８示す断面図を参照しながら説明する。
例を図３〜図８示す断面図を参照しながら説明する。
【００２３】まず、図３に示すような、Ｎ＋ ドレイン
領域４１となるＮ＋ 型半導体基板上に、Ｎドリフト領
域４２となるＮ型半導体層を形成した出発基板を準備す
る。
領域４１となるＮ＋ 型半導体基板上に、Ｎドリフト領
域４２となるＮ型半導体層を形成した出発基板を準備す
る。
【００２４】次に、図４に示すように、マスク１０１を
用いて、Ｎドリフト領域４２の所定位置に、ボロン等の
Ｐ型不純物をイオン注入，ガス拡散等によって選択的に
導入し、比較的高不純物濃度のＰ＋ ウェル領域４３を
形成する。
用いて、Ｎドリフト領域４２の所定位置に、ボロン等の
Ｐ型不純物をイオン注入，ガス拡散等によって選択的に
導入し、比較的高不純物濃度のＰ＋ ウェル領域４３を
形成する。
【００２５】次に、酸化膜およびドープドポリシリコン
膜を順次形成した後、これらの膜を選択的にエッチング
することにより、図５に示すように、酸化膜でなるゲー
ト絶縁膜４６およびドープドポリシリコン膜でなるゲー
ト電極４７を形成するとともにソース領域４４形成のた
めの窓を開ける。そして、前記窓を通じてヒソ，リン等
のＮ型不純物をイオン注入，ガス拡散等によりＰ＋ ウ
ェル領域４３の表面に選択的に導入することにより、Ｎ
＋ ソース領域４４を形成する。
膜を順次形成した後、これらの膜を選択的にエッチング
することにより、図５に示すように、酸化膜でなるゲー
ト絶縁膜４６およびドープドポリシリコン膜でなるゲー
ト電極４７を形成するとともにソース領域４４形成のた
めの窓を開ける。そして、前記窓を通じてヒソ，リン等
のＮ型不純物をイオン注入，ガス拡散等によりＰ＋ ウ
ェル領域４３の表面に選択的に導入することにより、Ｎ
＋ ソース領域４４を形成する。
【００２６】次に、図６に示すように、ゲート電極４７
を絶縁するための絶縁膜４８を全面に形成した後、これ
を選択的にエッチングし、Ｐ＋ ウェル領域４３，Ｎ＋
ソース領域４４、およびＰ＋ ウェル領域４３に挾ま
れたＮドリフト領域４２の表面に対するコンタクトのた
めのコンタクトホール５２を開ける。
を絶縁するための絶縁膜４８を全面に形成した後、これ
を選択的にエッチングし、Ｐ＋ ウェル領域４３，Ｎ＋
ソース領域４４、およびＰ＋ ウェル領域４３に挾ま
れたＮドリフト領域４２の表面に対するコンタクトのた
めのコンタクトホール５２を開ける。
【００２７】この後、絶縁膜４８を含む全面にスパッタ
等によりモリブデン等のメタル膜を形成し、パターニン
グされたレジストマスクを用いてエッチングを行うこと
により、図７に示すように、上記コンタクトホール５２
にのみバリヤメタル５１を残す。これによって、Ｐ＋
ウェル領域４３の間に、バリヤメタル５１とＮドリフト
領域４２の接合面、すなわちショットキー接合部が形成
される。
等によりモリブデン等のメタル膜を形成し、パターニン
グされたレジストマスクを用いてエッチングを行うこと
により、図７に示すように、上記コンタクトホール５２
にのみバリヤメタル５１を残す。これによって、Ｐ＋
ウェル領域４３の間に、バリヤメタル５１とＮドリフト
領域４２の接合面、すなわちショットキー接合部が形成
される。
【００２８】この後、図８に示すように、バリヤメタル
５１と接続する金属のソース電極４９を表面に形成する
とともに、金属のドレイン電極５０を裏面に形成する。 このようにして、図１の構造のＭＯＳＦＥＴが得られる
。
５１と接続する金属のソース電極４９を表面に形成する
とともに、金属のドレイン電極５０を裏面に形成する。 このようにして、図１の構造のＭＯＳＦＥＴが得られる
。
【００２９】図９はこの発明による半導体装置の他の実
施例であるコレクタ短絡型ｎチャネルＩＧＢＴの構造を
示す断面図である。図において、図１のＭＯＳＦＥＴと
の相違点は、図１のＮ＋ ドレイン領域４１に代え、交
互に配置されたＰ＋ コレクタ領域５４およびＮ＋ コ
レクタ短絡領域５５がＮドリフト領域４２の裏面に設け
られる点である。その他の構造は図１のＭＯＳＦＥＴと
同様である。なお電極４９，５０はそれぞれエミッタ電
極，コレクタ電極となる。
施例であるコレクタ短絡型ｎチャネルＩＧＢＴの構造を
示す断面図である。図において、図１のＭＯＳＦＥＴと
の相違点は、図１のＮ＋ ドレイン領域４１に代え、交
互に配置されたＰ＋ コレクタ領域５４およびＮ＋ コ
レクタ短絡領域５５がＮドリフト領域４２の裏面に設け
られる点である。その他の構造は図１のＭＯＳＦＥＴと
同様である。なお電極４９，５０はそれぞれエミッタ電
極，コレクタ電極となる。
【００３０】図９のＩＧＢＴでは、図１のＭＯＳＦＥＴ
におけるダイオード５３と同様のショットキーバリヤダ
イオード５６が、バリヤメタル５１とＮドリフト領域４
２の接合部に形成されている。したがって、上述したの
と同様の理由により、ダイオード５６の逆回復時間は短
く、またこのＩＧＢＴを高耐圧の用途に適用することも
容易に可能である。したがって、図１０のインバータ回
路において、パワーＭＯＳＦＥＴ１〜４の代りに図９の
ＩＧＢＴを用いることにより、外付けのフリーホイール
ダイオード９〜１２が不要となる。
におけるダイオード５３と同様のショットキーバリヤダ
イオード５６が、バリヤメタル５１とＮドリフト領域４
２の接合部に形成されている。したがって、上述したの
と同様の理由により、ダイオード５６の逆回復時間は短
く、またこのＩＧＢＴを高耐圧の用途に適用することも
容易に可能である。したがって、図１０のインバータ回
路において、パワーＭＯＳＦＥＴ１〜４の代りに図９の
ＩＧＢＴを用いることにより、外付けのフリーホイール
ダイオード９〜１２が不要となる。
【００３１】図９のＩＧＢＴの動作において、ゲート電
極４７に正電圧を印加するとチャネル領域４５がＮ型に
反転して反転層ができ、この反転層を通じてコレクタ電
極５０からエミッタ電極４９にコレクタ電流が流れる。 このとき、ドリフト領域４２における電導度変調の効果
により、この半導体の通常動作において低いオン電圧が
実現される。ゲート電極４７に負電圧を印加するとチャ
ネル領域４５の反転層は消滅し、ＩＧＢＴはオフする。 このとき、Ｎ＋ コレクタ短絡領域５５を通じて残留キ
ャリアが高速に引き出されるため、速いターンオフ速度
が実現される。
極４７に正電圧を印加するとチャネル領域４５がＮ型に
反転して反転層ができ、この反転層を通じてコレクタ電
極５０からエミッタ電極４９にコレクタ電流が流れる。 このとき、ドリフト領域４２における電導度変調の効果
により、この半導体の通常動作において低いオン電圧が
実現される。ゲート電極４７に負電圧を印加するとチャ
ネル領域４５の反転層は消滅し、ＩＧＢＴはオフする。 このとき、Ｎ＋ コレクタ短絡領域５５を通じて残留キ
ャリアが高速に引き出されるため、速いターンオフ速度
が実現される。
【００３２】なお、上記実施例では、図２の平面図で示
すような正方形の島状のセル構造について説明したが、
この発明は正方形以外の形状の島状のセル構造やストラ
イプのセル構造の場合などにも適用できる。ストライプ
セル構造では、図１や図９の断面構造が、紙面に垂直な
方向にストライプ状に延設されることになる。
すような正方形の島状のセル構造について説明したが、
この発明は正方形以外の形状の島状のセル構造やストラ
イプのセル構造の場合などにも適用できる。ストライプ
セル構造では、図１や図９の断面構造が、紙面に垂直な
方向にストライプ状に延設されることになる。
【００３３】また、上記実施例では、ｎチャネル型のＭ
ＯＳＦＥＴおよびＩＧＢＴについて説明したが、この発
明はｐチャネル型のＭＯＳＦＥＴおよびＩＧＢＴにも適
用できることは勿論である。
ＯＳＦＥＴおよびＩＧＢＴについて説明したが、この発
明はｐチャネル型のＭＯＳＦＥＴおよびＩＧＢＴにも適
用できることは勿論である。
【００３４】
【発明の効果】以上説明したように、この発明による半
導体装置は、誘導負荷回路に用いられた場合に、半導体
装置の本体部がターンオフしたとき多数キャリヤによる
環流電流を流すことができるところの逆回復時間の短い
ダイーオードを内蔵しているから、前記環流電流を流す
ためのフリーホイールダイードを外付けする必要をなく
すことができるという効果を奏する。また、この半導体
装置は前記ダイオードに逆バイアスがかかったときには
、第１の半導体領域から第２の半導体層への空乏層の広
がりによるシールディング効果により、ショットキー接
合部の耐圧に及ぼす影響が軽減され、高耐圧を実現する
ことが可能になる。このように、この発明によれば、ラ
イフタイム制御なしでも十分に逆回復時間の短いダイオ
ードを内蔵した高耐圧用途に適用可能な半導体装置を実
現できるという効果がある。
導体装置は、誘導負荷回路に用いられた場合に、半導体
装置の本体部がターンオフしたとき多数キャリヤによる
環流電流を流すことができるところの逆回復時間の短い
ダイーオードを内蔵しているから、前記環流電流を流す
ためのフリーホイールダイードを外付けする必要をなく
すことができるという効果を奏する。また、この半導体
装置は前記ダイオードに逆バイアスがかかったときには
、第１の半導体領域から第２の半導体層への空乏層の広
がりによるシールディング効果により、ショットキー接
合部の耐圧に及ぼす影響が軽減され、高耐圧を実現する
ことが可能になる。このように、この発明によれば、ラ
イフタイム制御なしでも十分に逆回復時間の短いダイオ
ードを内蔵した高耐圧用途に適用可能な半導体装置を実
現できるという効果がある。
【図１】この発明による半導体装置の一実施例であるＭ
ＯＳＦＥＴの構造を示す断面図である。
ＯＳＦＥＴの構造を示す断面図である。
【図２】図１のＭＯＳＦＥＴの平面構造を示す平面図で
ある。
ある。
【図３】図１のＭＯＳＦＥＴの製造工程を示す断面図で
ある。
ある。
【図４】図１のＭＯＳＦＥＴの製造工程を示す断面図で
ある。
ある。
【図５】図１のＭＯＳＦＥＴの製造工程を示す断面図で
ある。
ある。
【図６】図１のＭＯＳＦＥＴの製造工程を示す断面図で
ある。
ある。
【図７】図１のＭＯＳＦＥＴの製造工程を示す断面図で
ある。
ある。
【図８】図１のＭＯＳＦＥＴの製造工程を示す断面図で
ある。
ある。
【図９】この発明による半導体装置の他の実施例である
コレクタ短絡型のＩＧＢＴの構造を示す断面図である。
コレクタ短絡型のＩＧＢＴの構造を示す断面図である。
【図１０】従来のハーフブリッジ回路を示す回路図であ
る。
る。
【図１１】従来のＭＯＳＦＥＴの構造を示す断面図であ
る。
る。
【図１２】従来のコレクタ短絡型のＩＧＢＴの構造を示
す断面図である。
す断面図である。
４１ Ｎ＋ ドレイン領域
４２ Ｎドリフト領域
４３ Ｐ＋ ウェル領域
４４ Ｎ＋ ソース領域
４５ チャネル領域
４６ ゲート絶縁膜
４７ ゲート電極
４８ 絶縁膜
４９ ソース電極
５０ ドレイン電極
５１ バリヤメタル
Claims (1)
- 【請求項１】 少なくとも一部が第１導電型である第
１の半導体層とこの第１の半導体層の上に形成された第
１導電型の第２の半導体層とからなる基板と、この基板
の主表面に選択的に形成された第２導電型の第１の半導
体領域と、この第１の半導体領域の表面に選択的に形成
された第１導電型の第２の半導体領域と、前記第２の半
導体層と第２の半導体領域に挟まれた第１の半導体領域
内に規定されたチャネル領域と、このチャネル領域上に
形成された絶縁膜と、この絶縁膜上に形成されたゲート
電極と、を備える半導体装置において、前記基板の第２
の半導体層の表面で且つ対向する前記第１の半導体領域
の間に、第２の半導体層と接触するバリヤメタル層が形
成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP915991A JPH04261065A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP915991A JPH04261065A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261065A true JPH04261065A (ja) | 1992-09-17 |
Family
ID=11712842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP915991A Pending JPH04261065A (ja) | 1991-01-29 | 1991-01-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04261065A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203967A (ja) * | 2000-10-23 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
| JP2005101514A (ja) * | 2003-08-27 | 2005-04-14 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ及びインバータ回路 |
| JP2006066770A (ja) * | 2004-08-30 | 2006-03-09 | Nissan Motor Co Ltd | 半導体装置 |
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| JP2006524432A (ja) * | 2003-04-24 | 2006-10-26 | クリー インコーポレイテッド | 一体化逆並列接合障壁ショットキーフリーホイーリングダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法 |
| WO2008149922A1 (ja) * | 2007-06-06 | 2008-12-11 | Rohm Co., Ltd. | 半導体装置 |
| JP2008306095A (ja) * | 2007-06-11 | 2008-12-18 | Rohm Co Ltd | 半導体装置 |
| JP2008305903A (ja) * | 2007-06-06 | 2008-12-18 | Rohm Co Ltd | 半導体装置 |
| JP2009076930A (ja) * | 2008-11-13 | 2009-04-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011249778A (ja) * | 2010-05-24 | 2011-12-08 | Internatl Rectifier Corp | 疑似ダイオードを有するｉｉｉ族窒化物スイッチングデバイス |
| JP2013201450A (ja) * | 2013-05-31 | 2013-10-03 | Rohm Co Ltd | 半導体装置 |
| JP2021108380A (ja) * | 2013-09-20 | 2021-07-29 | モノリス セミコンダクター インコーポレイテッド | 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6233456A (ja) * | 1985-08-06 | 1987-02-13 | Sanyo Electric Co Ltd | シヨツトキ−バリア・ダイオ−ド |
| JPS63138767A (ja) * | 1986-11-29 | 1988-06-10 | Tdk Corp | 縦形半導体装置用半導体基体およびその製造方法 |
| JPH01220475A (ja) * | 1988-02-29 | 1989-09-04 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型電界効果トランジスタ |
-
1991
- 1991-01-29 JP JP915991A patent/JPH04261065A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6233456A (ja) * | 1985-08-06 | 1987-02-13 | Sanyo Electric Co Ltd | シヨツトキ−バリア・ダイオ−ド |
| JPS63138767A (ja) * | 1986-11-29 | 1988-06-10 | Tdk Corp | 縦形半導体装置用半導体基体およびその製造方法 |
| JPH01220475A (ja) * | 1988-02-29 | 1989-09-04 | Shindengen Electric Mfg Co Ltd | 絶縁ゲート型電界効果トランジスタ |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| JP2002203967A (ja) * | 2000-10-23 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
| JP2006524432A (ja) * | 2003-04-24 | 2006-10-26 | クリー インコーポレイテッド | 一体化逆並列接合障壁ショットキーフリーホイーリングダイオードを備えた炭化珪素ｍｏｓｆｅｔおよびその製造方法 |
| US8008711B2 (en) | 2003-08-27 | 2011-08-30 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor incorporating diode |
| JP2005101514A (ja) * | 2003-08-27 | 2005-04-14 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ及びインバータ回路 |
| JP2006066770A (ja) * | 2004-08-30 | 2006-03-09 | Nissan Motor Co Ltd | 半導体装置 |
| WO2008149922A1 (ja) * | 2007-06-06 | 2008-12-11 | Rohm Co., Ltd. | 半導体装置 |
| JP2008305903A (ja) * | 2007-06-06 | 2008-12-18 | Rohm Co Ltd | 半導体装置 |
| JP2008306095A (ja) * | 2007-06-11 | 2008-12-18 | Rohm Co Ltd | 半導体装置 |
| JP2009076930A (ja) * | 2008-11-13 | 2009-04-09 | Mitsubishi Electric Corp | 半導体装置 |
| JP2011249778A (ja) * | 2010-05-24 | 2011-12-08 | Internatl Rectifier Corp | 疑似ダイオードを有するｉｉｉ族窒化物スイッチングデバイス |
| JP2013201450A (ja) * | 2013-05-31 | 2013-10-03 | Rohm Co Ltd | 半導体装置 |
| JP2021108380A (ja) * | 2013-09-20 | 2021-07-29 | モノリス セミコンダクター インコーポレイテッド | 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5070377A (en) | Semiconductor device and method of manufacturing the same | |
| EP0219995B1 (en) | Gate turn-off thyristor with independent turn-on/off controlling transistors | |
| US5014102A (en) | MOSFET-gated bipolar transistors and thyristors with both turn-on and turn-off capability having single-polarity gate input signal | |
| US5319221A (en) | Semiconductor device with MISFET-controlled thyristor | |
| JP2574267B2 (ja) | 絶縁ゲートトランジスタアレイ | |
| JPH06120510A (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| US5910664A (en) | Emitter-switched transistor structures | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| JPH0575110A (ja) | 半導体装置 | |
| JPH043981A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH09321290A (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 | |
| JP3183055B2 (ja) | 半導体双方向性スイッチおよびその駆動方法 | |
| JPH04261065A (ja) | 半導体装置 | |
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| US5378903A (en) | Semiconductor device with low on-voltage and large controllable turn-off current | |
| JPH03194974A (ja) | Ｍｏｓ型半導体装置 | |
| US6137122A (en) | Latch-up controllable insulated gate bipolar transistor | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| JP3201213B2 (ja) | 半導体装置およびその制御方法 | |
| EP0253353B1 (en) | Composite semiconductor device | |
| US5336907A (en) | MOS gate controlled thyristor having improved turn on/turn off characteristics | |
| JP3491049B2 (ja) | 整流素子およびその駆動方法 | |
| US7173290B2 (en) | Thyristor switch with turn-off current shunt, and operating method | |
| CN111668212B (zh) | 半导体装置 | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ |