JPH0235780A - 縦型ｍｏｓ電界効果トランジスタ - Google Patents

縦型ｍｏｓ電界効果トランジスタ

Info

Publication number
JPH0235780A
JPH0235780A JP18597788A JP18597788A JPH0235780A JP H0235780 A JPH0235780 A JP H0235780A JP 18597788 A JP18597788 A JP 18597788A JP 18597788 A JP18597788 A JP 18597788A JP H0235780 A JPH0235780 A JP H0235780A
Authority
JP
Japan
Prior art keywords
region
electrode
conductivity type
channel formation
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18597788A
Other languages
English (en)
Inventor
Hiroshi Tanida
宏 谷田
Isamu Kawashima
勇 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP18597788A priority Critical patent/JPH0235780A/ja
Publication of JPH0235780A publication Critical patent/JPH0235780A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、縦型ＭＯＳ電界効果トランジスタに関するも
のである。
従来の技術 従来の大出力用縦型ＭＯ８電界効果トランジスタ（以下
パワーＭＯＳＦＥＴと略す。）について説明する。第２
図ａは従来のパワーＭＯＳＦＥＴの平面図、同図すは同
断面構造図である。このうち、１はゲートＡｅ電極、２
はドレイン領域、３はドレイン領域とは逆導電型領域、
４はゲート酸化膜、５は多結晶シリコン、６はチャンネ
ル形成領域、７はソース領域、８はドレイン電極、９は
ソースＡｅ電極を示している。
この縦型のパワーＭＯＳＦＥＴは一般に拡散自己整合、
いわゆる、Ｄ　−Ｍ　ＯＳ　（ＤｉｆｆｕｓｅｄＳｅｉ
ｆ　　Ａｌｉｇｎｅｄ）構造をしている。パワーＭＯ８
ＦＥＴは、まず、ゲートＡｅ電極１の直下部のシリコン
表面に、ドレイン領域２とは逆導電型領域３をストライ
ブ状に形成し、その後、ゲート酸化膜４及びゲート電極
となる多結晶シリコン５を並設する。さらに、リソグラ
フィ工程の後、多結晶シリコン５をマスクとしたセルフ
アライメント拡散で、ドレイン領域とは逆導電型のチャ
ンネル形成領域６及びソース領域７を作り込んでいる。
このとき、ゲートＡｅ電極直下部のシリコン表面に形成
されたドレイン領域とは逆導電型領域３は素子のドレイ
ン電極８．ソース電極９間の逆方向耐圧の劣化を防止す
るため設けられている。また、多結晶シリコン５の形状
は一般的に格子状、あるいは第２図ａに示すような格子
状セルを一段づつずらした形状（以下、メツシュ構造と
示す。）をしており、複数個の小さなＭＯＳＦＥＴを並
列に接続することにより、効率良くドレイン電流を得て
いる。
発明が解決しようとする課題 従来のパワーＭＯＳＦＥＴにおいては、第２図ａに示す
ように多結晶ポリシリコン５をメツシュ構造にすること
により、複数個のドレイン領域とは逆導電型のチャンネ
ル形成領域が形成されている。このため、例えばパワー
ＭＯＳＦ　ＥＴを負荷がインダクタンスの回路で用いた
場合、ターンオフ時に第２図ａＢ−Ｂ間のように、チャ
ンネル形成領域と、ゲートＡＩ２電極直下のドレイン領
域とは逆導電型領域の間隔が、各チャンネル領域間の寸
法よりも広い場所において、逆方向ダイオード電流が集
中する。このため、ソース領域、チャンネル形成領域、
ドレイン領域で形成されるトランジスタがバイポーラ動
作を起こし、破壊に至る。このように、従来のパワーＭ
　ＯＳ　Ｆ　Ｅ　Ｔの構造では、逆方向の安全動作領域
（以下Ｒ，−Ａ　Ｓ○と示す。）が弱い。
課題を解決するための手段 本発明は、ドレイン領域となる一導電型シリコン上に、
複数個の反対導電型のチャンネル形成領域を有するパワ
ーＭＯＳＦＥＴのゲートＡｅ電極直下のシリコン表面に
、反対導電型領域を作成し、さらに該当部のすべての辺
と、該当部が隣りあわせて位置するすべてのチャンネル
形成領域の設計寸法が、前記チャンネル形成領域同志の
設計寸法よりも挟（、あるいは等間隔で形成され、さら
に該当部が、その中にドレイン領域と同導電型領域を有
さす、さらに該当部の少なくとも一部がソースＡｅ電極
と接続されたものである。
作用 この構造によれば、従来と同じプロセスでパワーＭＯ８
ＦＥＴのＲ−ＡＳＯの向上を図ることができる。
実施例 以下に図面を参照して、本発明のパワーＭＯ８ＦＥＴの
構造を詳しく説明する。
第１図ａは本発明にかかるパワーＭＯ８ＦＥＴの平面図
、同図すは同図ａのＡ−Ａ　’の断面構造図、同図Ｃは
本発明にかかるパワーＭＯＳＦＥＴのゲートポンディン
グパッド近傍の断面構造図を示している。第１図におい
て、１はゲートＡｅ電極、２はドレイン領域、３はドレ
イン領域とは逆導電型領域、４はゲート酸化膜、５は多
結晶シリコン、６はチャンネル形成領域、７はソース領
域、８はドレイン電極、９はソースｌ電極を示している
。プロセスに関しては従来のパワーＭＯ８ＦＥＴと全（
同様であるが、まず、ゲートＡｅ電極１の直下部のシリ
コン表面に作成するドレイン領域とは逆導電型領域３と
、その隣りに位置するすべてのチャンネル形成領域６の
間隔を、例えば第１図ａのようにチャンネル形成領域６
間の間隔とすべて等しくすることにより、各セルに逆方
向ダイオード電流が均一に流れ、Ｒ−ＡＳＯは各セルの
実力Φ値で決定することになる。また、ゲートＡｅ電極
の直下部のドレイン領域とは逆導電型領域３は、セルと
比較し広い面積を有するため、逆方向ダイオード電流が
集中する。このため、その中にソース領域７があるとバ
イポーラ動作をおこし易す（なる。したがって、その中
にはソース領域７を除き、かつソースＡｅ電極９と接続
し、集中する逆方向ダイオード電流を直接ソースｌ電極
９に抜けさせることにより、ＲＡＳＯの向上が可能とな
る。
発明の効果 以上のように、本発明によれば、従来と同様のプロセス
でパワーＭＯＳＦＥＴのＲ−ＡＳＯ向上が可能である。
【図面の簡単な説明】 第１図は本発明の一実施例パワーＭＯＳＦＥＴの平面、
断面構造、およびゲートボンディングパット の・；ワーＭ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔの平面、および断面
構造を示１゛図である。 Ｊ・・・・・・ゲートＡノ電極、２・・・・・・トレイ
ン領域、３・・・・・・ドレイン領域とは逆導電型領域
、４・・・・・・ゲート酸化膜、５・・・・・・多結晶
シリコン、６・・・・・・チャンネル形成領域、７・・
・・・・ソース領域、８・・・・・・ドレイン電極、９
・・・・・・ソースＡｅ電極。

Claims (1)

    【特許請求の範囲】
  1. ゲート電極直下の半導体基板表面に、反対導電型領域を
    作成し、同反対導電型領域のすべての辺に隣りあわせて
    位置するすべてのチャンネル形成領域の寸法が、前記チ
    ャンネル形成領域同志の寸法よりも狭く、あるいは等間
    隔で形成され、かつ、前記反対導電型領域の一部がソー
    ス電極と接続されたことを特徴とする縦型ＭＯＳ電界効
    果トランジスタ。
JP18597788A 1988-07-26 1988-07-26 縦型ｍｏｓ電界効果トランジスタ Pending JPH0235780A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18597788A JPH0235780A (ja) 1988-07-26 1988-07-26 縦型ｍｏｓ電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18597788A JPH0235780A (ja) 1988-07-26 1988-07-26 縦型ｍｏｓ電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH0235780A true JPH0235780A (ja) 1990-02-06

Family

ID=16180191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18597788A Pending JPH0235780A (ja) 1988-07-26 1988-07-26 縦型ｍｏｓ電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPH0235780A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555590A (ja) * 1991-08-28 1993-03-05 Nec Corp 半導体装置
WO1993011567A1 (en) * 1991-11-25 1993-06-10 Harris Corporation Power fet with shielded channels
EP0567341A1 (en) * 1992-04-23 1993-10-27 Siliconix Incorporated Power device with isolated gate pad region
EP0587176A2 (en) * 1992-09-10 1994-03-16 Kabushiki Kaisha Toshiba Gate wiring of DMOSFET
EP0601093A1 (en) * 1991-08-28 1994-06-15 Advanced Power Technology Inc. Igbt process and device with platinum lifetime control

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0601093A4 (en) * 1991-08-28 1995-04-12 Advanced Power Technology METHOD FOR PRODUCING TRANSISTORS WITH INSULATED GATE USING PLATINUM TO CONTROL LIFETIME AND IGBT ARRANGEMENTS MANUFACTURED BY THIS METHOD.
JPH0555590A (ja) * 1991-08-28 1993-03-05 Nec Corp 半導体装置
EP1182707A3 (en) * 1991-08-28 2003-10-08 Advanced Power Technology Inc. IGBT process and device
EP1182707A2 (en) * 1991-08-28 2002-02-27 Advanced Power Technology Inc. IGBT process and device
EP0601093A1 (en) * 1991-08-28 1994-06-15 Advanced Power Technology Inc. Igbt process and device with platinum lifetime control
WO1993011567A1 (en) * 1991-11-25 1993-06-10 Harris Corporation Power fet with shielded channels
US5243211A (en) * 1991-11-25 1993-09-07 Harris Corporation Power fet with shielded channels
EP0567341A1 (en) * 1992-04-23 1993-10-27 Siliconix Incorporated Power device with isolated gate pad region
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
US5445978A (en) * 1992-04-23 1995-08-29 Siliconix Incorporated Method of making power device with buffered gate shield region
US5420450A (en) * 1992-09-10 1995-05-30 Kabushiki Kaisha Toshiba Semiconductor device having stable breakdown voltage in wiring area
EP0587176A3 (ja) * 1992-09-10 1994-04-20 Toshiba Kk
EP0587176A2 (en) * 1992-09-10 1994-03-16 Kabushiki Kaisha Toshiba Gate wiring of DMOSFET

Similar Documents

Publication Publication Date Title
US5451531A (en) Method of fabricating an insulated gate semiconductor device
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JPH0613622A (ja) 改良されたブレークダウン特性を有するｖｄｍｏｓトランジスタ及びその製造方法
JPH08264764A (ja) 半導体装置
JP2004022693A (ja) 半導体装置
JP2009016482A (ja) 半導体装置およびその製造方法
JPH02150037A (ja) 半導体装置の製造方法
JP2001352061A (ja) 半導体装置
US20050006649A1 (en) Static induction transistor, method of manufacturing same and electric power conversion apparatus
US20020117716A1 (en) Power mosfet device, structures employing the same and methods of fabrication
JP3185292B2 (ja) 半導体装置
JPH0235780A (ja) 縦型ｍｏｓ電界効果トランジスタ
JP2000164859A (ja) 半導体装置及びその製造方法
JP3240896B2 (ja) Ｍｏｓ型半導体素子
US5489788A (en) Insulated gate semiconductor device with improved short-circuit tolerance
JPH0435069A (ja) 電界効果半導体装置
JPH04132264A (ja) 絶縁ゲート型電界効果トランジスタ
JP2988047B2 (ja) 半導体装置
JP2856257B2 (ja) ｐチャネル絶縁ゲートバイポーラトランジスタ
JP2001313392A (ja) パワーｍｏｓｆｅｔ
JPS62291179A (ja) 二重拡散ｍｏｓｆｅｔ
JPH0244776A (ja) 絶縁ゲートバイポーラトランジスタ
JP2569454B2 (ja) 縦型電界効果トランジスタの製造方法
JP2973633B2 (ja) 伝導度変調型ｍｏｓｆｅｔおよびその製造方法
US20050269643A1 (en) Semiconductor element and method of manufacturing the same