JPS60249367A - 絶縁ゲ−ト形トランジスタ - Google Patents

絶縁ゲ−ト形トランジスタ

Info

Publication number
JPS60249367A
JPS60249367A JP59104530A JP10453084A JPS60249367A JP S60249367 A JPS60249367 A JP S60249367A JP 59104530 A JP59104530 A JP 59104530A JP 10453084 A JP10453084 A JP 10453084A JP S60249367 A JPS60249367 A JP S60249367A
Authority
JP
Japan
Prior art keywords
impurity layer
layer
depth
type
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59104530A
Other languages
English (en)
Inventor
Isao Yoshida
功 吉田
Takeaki Okabe
岡部　健明
Shigeo Otaka
成雄 大高
Tetsuo Iijima
哲郎 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59104530A priority Critical patent/JPS60249367A/ja
Publication of JPS60249367A publication Critical patent/JPS60249367A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、縦形構造を有する絶縁ゲート形トラン・ジス
タに係り、特に高耐圧でかつ低オン抵抗の特性を得るの
に好適なトランジスタの構造に関する。
（発明の背景〕 従来の縦形構造を有する絶縁ゲート形トランジスタ（Ｍ
Ｏ８Ｔ）は、Ａ、Ｎａｋａｍｕｒａ　ｅｔ　ａｌ、　；
　。
Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　１３ｔｈ　Ｃｏｎｆｅ
ｒｅｎｃｅ　ｏｎ　５ｏｌｉｄＳｔａｔｅ　Ｄｅｖｉｃ
ｅｓ、Ｔｏｋｙｏ、　１９８１．　Ｊ、Ｊ、Ａ、Ｐ、、
Ｖｏｌ、　２１（１９８２）　５ｕｐｐ１．２１−１　
、　ｐｐ９７−１０１に記載のように、ＭＯ８Ｔを構成
するセル部とｐｎ接合からなる周辺部とが並列に接続さ
れ、セル部ベースのｐｎ接合の深さと周辺部のｐｎ接合
の深さが同一であった。、その□ため、ＭＯ８Ｔの耐圧
、すなわち周辺部ｐｎ接合の耐圧を向上させる目的でｐ
ｎ接合の深さを深くする場合には、セル部のｐｎ接合も
必然的に深くなり、セル部の微細化が制限され低オン抵
抗化が図れないというような欠点があった。
〔発明の目的〕
本発明の目的は、以上の問題点を解決するためになされ
たもので、高耐圧でかつ低オン抵抗の特性を有するＭＯ
８Ｔを提供することにある。
〔発明の概要〕
本発明では、ＭＯ３Ｔのセル部のｐｎ接合の深さを周辺
部のｐｎ接合の深さよりも小さく形成することを特徴と
する。その結果、セル部の微細化が図られ、低オン抵抗
化が達成されている。なおセル部ｐｎ接合においては、
その接合深さが小さい場合でも、ゲート電極によるフィ
ールドプレート効果により電界集中が緩和される構造と
なり、その耐圧の低下はみられない。
〔発明の実施例〕
以下１本発明を実施例により詳細に説明する。
実施例１ 本実施例のＭＯ８Ｔの断面図を第１図に示す。
半導体基板として、ｎ形シリコン基板１　（比抵抗０．
０１〜０．０２Ω・ｃｌｌ）上にＤ形部濃度不純物層ま
たものを用いる。セル部Ａにおいて、ゲート絶縁膜３は
厚さが１３０ｎｍであり、この上に多結晶シリコン層を
厚さ０．４　μｍ形成し、これを加工してゲート電極４
とする。ゲート電極４をマスクとして、ベース層６を形
成する。このベースＭ６はｐ形不純物領域で、深さ１０
μｍ、表面濃度１×１０　′０ｍ−”であり、ベース層
６内に形成されたソース領＄７はｎ形高濃度不純物層で
、深さ２μｍ。
表面濃度２　Ｘ　１０　ｃｍ−’である。８と９は、そ
れぞれソース電極およびドレイン電極である。一方、周
辺部Ｂにおいて、ｐ形不純物層５，５′は、深さ２０μ
ｍ、表面濃度Ｉ　Ｘ　１０　”ｃｍ−”であり、ソース
・ドレイン間に並列に接続されたｐｎ接合の一部を構成
している。又、領域５，５′はセル部のベース層６をと
り囲むように形成されるのが良い。また、金属電極１１
は、ｐｎ接合の表面電界を緩和するためのフィールドプ
レート電極である。
ここで、５′の不純物層は、５の不純物層端部の電界緩
和層として働き、周辺部のｐｎ接合ダイオードの耐圧向
上に役立っている。
本構造の特徴は、６のベース層の深さが、５の不純物層
の深さよりも小さいことである。その結果、ベース層の
寸法が小さくなり、セル部における電流密度の向上が図
られ、低オン抵抗化が達成された。ここで、ＭＯ８Ｔの
ドレイン・ソース間の耐圧は周辺部のダイオードで規定
され、１４００Ｖであった。オン抵抗は、チップサイズ
が６ｍｍ角の場合、２．５Ωであった。これに対して、
従来構造のベース層および不純物層の深さが同一の２０
μｍを有するチップの場合には、オン抵抗が４．０Ωで
あった。
以上の結果から、本発明によれば、オン抵抗が約４０％
低減され、高性能化が図られたことがわかる。
さらに、第２図が本発明の効果を示す計算結果であり、
同一基板上に形成された６１角チツプのＭＯ８Ｔのオン
抵抗（Ｒｏｎ）のＬａ（ドレイン上のゲート長さ）依存
性である。従来の構造のｐｎ接合の深さＸ」は２０μｍ
、本発明のＸ」は１０μｍである。この図から明らかな
ように、本発明の構造のＲｏｎは、従来のものに比べて
、５０〜３０％低減できる。
実施例２ 他の実施例のＭＯ８Ｔの断面図を第３図に示す。
本構造は、周辺部の接合耐圧の向上に関する。ここでは
、周辺部Ｂの不純物層５に接続され、セル部Ａに隣接す
る側に、ｐ形不純物層１３を設ける。
この不純物層はベース層６と同一条件で形成されている
。他の構造は、第１図と同様である。
本構造では、５の不純物層のセル部に隣接する接合端部
付近１２の電界集中を１３の不純物層により緩和したも
のである。なおこの構造では、５の不純物層の５′側の
接合端部付近は５′の不純物層が電界緩和層として働く
ために電界集中が生じにくい。この結果、ドレイン耐圧
が１５００Ｖ得られた。
実施例３ 他の実施例のＭＯ８Ｔの断面図を第４図に示す。
本構造は、伝導度変調効果を利用してオン抵抗を大幅に
低減したＭＯＳＴに関する。
ここでは、半導体基板として、ｐ形シリコン基板１４　
（比抵抗０．０１〜０．０２Ωｃｍ）を用い、ｎ形部濃
度不純物層２は、厚さ４０μｍ、比抵抗２０Ω・ｃｍの
ものを用いる。ベースＭ６のｐ形不純物領域は深さ２Ω
ｍ、表面濃度５　Ｘ　１０　Ｉｒ″ｃｍ−”、’）−ス
領域７のｎ形高濃度不純物層は深さ０．８μｍ、表面濃
度５　Ｘ　１０”　ａｍ−”である。一方、周辺部の不
純物層５は、深さ５μｍ、表面濃度５　Ｘ　１０１７ｅ
ｌｌ　”である。
この結果、耐圧５００ｖが維持されたままで、セル部寸
法の縮小化が図られ、チップサイズ５ｍｍ角で、オン抵
抗が０．１Ωが得られた。なお、セル部に周辺部の不純
物層と同−深さを有する領域を設けたものでは、オン抵
抗が０．１８Ωであった。
実施例４ 他の実施例のＭＯＳＴの断面図を第５図に示す。
本構造は、オン抵抗の低減に関する。ここでは、セル部
表面に、ｎ形不純物層１５を深さ４μｍ、表面不純物濃
度３　Ｘ　１０　”ａｍ−’で形成した。なお、半導体
基板として、ｎ形シリコン基板ｌ　（比抵抗０．０１〜
０，０２Ω・ａｍ）　上にｎ形部濃度不純物層２（厚さ
４５μｍ、比抵抗２０Ω・ｃｍ）を形成したものを用い
る。６のＰ形不純物領域は深さ２μｍ、表面不純物濃度
３　Ｘ　１０　”Ｃｍ−’、　ソース領域７のｎ形高濃
度不純物層は深さ０．８μｍ、表面濃度５　Ｘ　１０１
９ｃＩｌ−”である。一方、周辺部の不純物層５は深さ
５Ωｍ、表面濃度５　Ｘ　１０　ｌ７ｃｍ””である。
従来、オン抵抗の低減のために、セル部表面部に、ｎ形
不純物層を導入した例が知られていたが、本発明では、
上記不純物層１５の深さが、６の領域よりも深くなって
おり、オン抵抗低減の効果が著しい。これは、６の領域
を浅く形成できるために、セル部の微細化が図ら九た結
果である。
実施例５ 他の実施例のＭＯＳＴの断面図を第６図に示す。
本構造は、前実施例と同様にオン抵抗の低減に関するも
のであるが、さらにプロセスの簡略化が図られている。
ここでは、Ｐ形不純物層６と５とが同一プロセスによっ
て形成されたものであるが、６の不純物層は２のｎ形不
純物領域よりも高濃度のｎ形不純物領域１５中に形成さ
れているため、その深さが５の不純物層の深さよりも浅
くなる。
この構造においては、１５の不純物領域の深さが３μｍ
、表面濃度が２　Ｘ　１０　Ｉ″ｃｍ−’、６の不純物
層の深さが２．５　μｍ、５の不純物層の深さが３．２
μｍであった。基板その他の条件は実施例４と同一であ
る。
以上の構造で得られたＭＯＳＴの特性は、チップサイズ
５１角で耐圧が５５０■、オン抵抗０．４Ωであった。
これに対して、上記ｎ形不純物領域のない従来構造のも
のは、オン抵抗が０．６Ωであった。
〔発明の効果〕
以上説明したところから明らかなように、本発明によれ
ば、ＭＯＳＴの耐圧が維持されたままでオン抵抗の低減
が３０〜８０％図れるので、性能向上の効果がある。
【図面の簡単な説明】
第１図は本発明のＭＯＳＴの断面図、第２図は本発明の
効果を示す特性図、第３図、第４図、第５図、第６図は
本発明の他の実施例を示すＭＯＳＴの断面図である。 １・・・ｎ形シリコン基板、２・・・ｎ形低濃度不純物
層、３・・・ゲート絶縁膜、４・・・多結晶シリコンゲ
ート膜、５・・・ｐ形高濃度不純物層、６・・・ｐ形不
純物層、７・・・ｎ形ソース、８，９・・・電極、１０
・・・絶縁膜、１３・・・Ｐ形不純物層、１４・・・ｐ
形シリコン基板。 第　２　図 り良〔μｍ〕

Claims (1)

    【特許請求の範囲】
  1. １、第１導電形の半導体基体をドレインとし、該半導体
    基体の表面領域に設けられた第２導電形の第１不純物層
    と第２不純物層を有し、該第２不純物層中に設けられた
    第１導電形の不純物層をソースとし、ソース・ドレイン
    間の第２不純物層上に絶縁膜を介して設けられたゲート
    電極を有するトランジスタと、上記ソースに電気的に接
    続された上記第１不純物層とを有する構造において、該
    第１不純物層が上記第２不純物層を取り囲んで設けられ
    、かつ該第１不純物層の深さが上記第２不純物層の深さ
    より大なることを特徴とする絶縁ゲート形トランジスタ
    ６２、上記第１不純物層を取り囲んで形成された第２導
    電形の１領域または複数個の電界強度緩和のための領域
    を有することを特徴とする特許請求の範囲第１項記載の
    絶縁ゲート形トランジスタ。
JP59104530A 1984-05-25 1984-05-25 絶縁ゲ−ト形トランジスタ Pending JPS60249367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59104530A JPS60249367A (ja) 1984-05-25 1984-05-25 絶縁ゲ−ト形トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59104530A JPS60249367A (ja) 1984-05-25 1984-05-25 絶縁ゲ−ト形トランジスタ

Publications (1)

Publication Number Publication Date
JPS60249367A true JPS60249367A (ja) 1985-12-10

Family

ID=14383046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59104530A Pending JPS60249367A (ja) 1984-05-25 1984-05-25 絶縁ゲ−ト形トランジスタ

Country Status (1)

Country Link
JP (1) JPS60249367A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0225962A2 (en) * 1985-12-13 1987-06-24 SILICONIX Incorporated Insulated gate transistor with latching inhibited
JPS6459959A (en) * 1987-08-31 1989-03-07 Nec Corp Vertical field-effect transistor
US4980741A (en) * 1989-02-10 1990-12-25 General Electric Company MOS protection device
US5191395A (en) * 1990-04-02 1993-03-02 Fuji Electric Co., Ltd. Mos type semiconductor device with means to prevent parasitic bipolar transistor
EP0567341A1 (en) 1992-04-23 1993-10-27 Siliconix Incorporated Power device with isolated gate pad region
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5430316A (en) * 1992-02-18 1995-07-04 Sgs-Thomson Microeletronics, S.R.L. VDMOS transistor with improved breakdown characteristics
US5780917A (en) * 1992-04-03 1998-07-14 Hitachi, Ltd. Composite controlled semiconductor device and power conversion device using the same
EP1022785A1 (en) * 1999-01-25 2000-07-26 STMicroelectronics S.r.l. Electronic semiconductor power device with integrated diode
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9536944B2 (en) 2012-12-04 2017-01-03 Denso Corporation Semiconductor device and method of manufacturing same
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145777A (ja) * 1985-12-13 1987-06-29 シリコニクス　インコ−ポレイテツド 絶縁ゲートトランジスタアレイ
US4779123A (en) * 1985-12-13 1988-10-18 Siliconix Incorporated Insulated gate transistor array
EP0225962A2 (en) * 1985-12-13 1987-06-24 SILICONIX Incorporated Insulated gate transistor with latching inhibited
JPS6459959A (en) * 1987-08-31 1989-03-07 Nec Corp Vertical field-effect transistor
US4980741A (en) * 1989-02-10 1990-12-25 General Electric Company MOS protection device
US5191395A (en) * 1990-04-02 1993-03-02 Fuji Electric Co., Ltd. Mos type semiconductor device with means to prevent parasitic bipolar transistor
US5521409A (en) * 1990-12-21 1996-05-28 Siliconix Incorporated Structure of power mosfets, including termination structures
US5304831A (en) * 1990-12-21 1994-04-19 Siliconix Incorporated Low on-resistance power MOS technology
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5429964A (en) * 1990-12-21 1995-07-04 Siliconix Incorporated Low on-resistance power MOS technology
US5589405A (en) * 1992-02-18 1996-12-31 Sgs-Thomson Microelectronics, S.R.L. Method for fabricating VDMOS transistor with improved breakdown characteristics
US5430316A (en) * 1992-02-18 1995-07-04 Sgs-Thomson Microeletronics, S.R.L. VDMOS transistor with improved breakdown characteristics
US5945723A (en) * 1992-04-02 1999-08-31 Hitachi, Ltd. Composite controlled semiconductor device
US5780917A (en) * 1992-04-03 1998-07-14 Hitachi, Ltd. Composite controlled semiconductor device and power conversion device using the same
US5430314A (en) * 1992-04-23 1995-07-04 Siliconix Incorporated Power device with buffered gate shield region
EP0567341A1 (en) 1992-04-23 1993-10-27 Siliconix Incorporated Power device with isolated gate pad region
US5445978A (en) * 1992-04-23 1995-08-29 Siliconix Incorporated Method of making power device with buffered gate shield region
EP1022785A1 (en) * 1999-01-25 2000-07-26 STMicroelectronics S.r.l. Electronic semiconductor power device with integrated diode
US6222248B1 (en) 1999-01-25 2001-04-24 Stmicroelectronics S.R.L. Electronic semiconductor power device with integrated diode
USRE40222E1 (en) * 1999-01-25 2008-04-08 Stmicroelectronics S.R.L. Electronic semiconductor power device with integrated diode
JP2006278826A (ja) * 2005-03-30 2006-10-12 Toshiba Corp 半導体素子及びその製造方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9935193B2 (en) 2012-02-09 2018-04-03 Siliconix Technology C. V. MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US10229988B2 (en) 2012-05-30 2019-03-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9536944B2 (en) 2012-12-04 2017-01-03 Denso Corporation Semiconductor device and method of manufacturing same
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US10283587B2 (en) 2014-06-23 2019-05-07 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
US10340377B2 (en) 2014-08-19 2019-07-02 Vishay-Siliconix Edge termination for super-junction MOSFETs

Similar Documents

Publication Publication Date Title
JPS60249367A (ja) 絶縁ゲ−ト形トランジスタ
JP3456716B2 (ja) 薄膜ｓｏｉ装置
JP3291957B2 (ja) 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US7276405B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same
JPH07105496B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JPH08274335A (ja) シリコンカーバイドｍｏｓｆｅｔ
JPH04251983A (ja) 半導体装置
JP5233158B2 (ja) 炭化珪素半導体装置
JPH0334466A (ja) 縦形二重拡散ｍｏｓｆｅｔ
JPH07202205A (ja) 高い表面破壊電圧を有する半導体素子
JPH0481345B2 (ja)
JP2808871B2 (ja) Ｍｏｓ型半導体素子の製造方法
JP2002184986A (ja) 電界効果型半導体装置
JP3402043B2 (ja) 電界効果トランジスタ
JPH06140633A (ja) Ｍｏｓ駆動型半導体装置
JPH06151863A (ja) 半導体装置
JP3204752B2 (ja) 半導体装置
JPH01215067A (ja) 縦型絶縁ゲート電解効果トランジスタ
JP2017098371A (ja) 半導体装置およびその製造方法
JPH0493083A (ja) 半導体装置およびその製造方法
CN110212033B (zh) 一种栅控双极-场效应复合碳化硅ldmos
JPH07183309A (ja) 半導体デバイス
JPH0870118A (ja) 半導体装置
JPH03171774A (ja) 高耐圧プレーナ素子
JP2001085689A (ja) 電力用半導体装置