JP2001085689A - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JP2001085689A
JP2001085689A JP26286199A JP26286199A JP2001085689A JP 2001085689 A JP2001085689 A JP 2001085689A JP 26286199 A JP26286199 A JP 26286199A JP 26286199 A JP26286199 A JP 26286199A JP 2001085689 A JP2001085689 A JP 2001085689A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
power semiconductor
type semiconductor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26286199A
Other languages
English (en)
Other versions
JP3293603B2 (ja
Inventor
Kimimori Hamada
公守 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP26286199A priority Critical patent/JP3293603B2/ja
Priority to US09/663,340 priority patent/US6803628B1/en
Publication of JP2001085689A publication Critical patent/JP2001085689A/ja
Application granted granted Critical
Publication of JP3293603B2 publication Critical patent/JP3293603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 オン抵抗を小さくして装置における損失を少
なくする。 【解決手段】 シリコン酸化膜等のゲート絶縁膜２７を
介してトレンチゲート２６に接するように形成された不
純物濃度の高いＮ型半導体領域であるトレンチＮ領域２
８を、このトレンチＮ領域２８より浅い不純物濃度の高
いＮ型半導体領域であるエミッタＮ領域３０で梯子状に
接続する。エミッタＮ領域３０を浅く形成することによ
り、エミッタＮ領域３０下部近傍のボディ２４における
抵抗を小さくし、エミッタＮ領域３０とボディ２４とエ
ピタキシャル層２２とにより形成される寄生ＮＰＮトラ
ンジスタの動作を抑える。この結果、オン抵抗を小さく
すると共にアバランシェ耐量やラッチアップ耐量を向上
させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力用半導体装置
に関し、詳しくは、半導体基板に形成された一導電型の
ボディ領域を表面側から貫通して略平行に配置された複
数の線状のトレンチゲートを有する電力用半導体装置に
関する。
【０００２】
【従来の技術】従来、この種の電力用半導体装置として
は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）に
おいて、トレンチゲートに接して形成されたＮ型エミッ
タ間をＮ型半導体領域で梯子状に接続するものが提案さ
れている（例えば、特開平９−２７０５１２号公報な
ど）。この装置では、梯子状のＮ型半導体領域を形成す
ることにより、エミッタコンタクトの幅の縮小化を図っ
ている。なお、この装置におけるＮ型エミッタとＮ型半
導体領域は、単一の拡散層で形成されているから、その
深さは略同一である。
【０００３】
【発明が解決しようとする課題】電力用であるか否かを
問わず、半導体装置では、装置における損失を小さくす
るために、そのオン抵抗をできる限り小さくすることが
従来から大きな課題として取り扱われ、その課題を解決
する手法が種々提案されている。前述の従来例の装置に
おいても、直接あるいは間接的に、この課題の解決を図
ろうとしている。
【０００４】本発明の電力用半導体装置は、そのオン抵
抗を小さくして装置における損失を少なくすることを目
的とする。
【０００５】
【課題を解決するための手段およびその作用・効果】本
発明の電力用半導体装置は、上述の目的を達成するため
に以下の手段を採った。
【０００６】本発明の電力用半導体装置は、半導体基板
に形成された一導電型のボディ領域を表面側から貫通し
て略平行に配置された複数の線状のトレンチゲートを有
する電力用半導体装置であって、該ボディ領域表面に前
記トレンチゲートに絶縁膜を介して接し、第１の深さに
形成された複数の第１の他導電型半導体領域と、隣り合
う前記第１の他導電型半導体領域を接続するよう前記ボ
ディ領域表面に前記第１の深さより実質的に浅い第２の
深さに形成された第２の他導電型半導体領域とを備える
ことを要旨とする。
【０００７】この本発明の電力用半導体装置では、ボデ
ィ領域表面にトレンチゲートに絶縁膜を介して接し、第
１の深さに形成された隣り合う第１の他導電型半導体領
域を、この第１の深さより実質的に浅い第２の深さに形
成された第２の他導電型半導体領域で接続する。通常、
ボディ領域は、半導体基板の表面から不純物の熱拡散を
行なって形成するから、表面からの深さが深くなるほど
不純物濃度は低下する。本発明の電力用半導体装置で
は、第２の他導電型半導体領域を浅く形成するから、第
２の他導電型半導体領域近傍のボディ領域の不純物濃度
は、第１の他導電型半導体領域の深さと同程度の深さに
第２の他導電型半導体領域を形成した場合に比して高く
なる。この結果、第２の他導電型半導体領域近傍のボデ
ィ領域における抵抗は小さくなるから、電力用半導体装
置におけるオン抵抗を小さくすることができ、装置にお
ける損失を小さくすることができる。
【０００８】こうした本発明の電力用半導体装置におい
て、前記トレンチゲートは、該トレンチゲートの上端が
実質的に前記半導体基板表面より内側となるよう形成さ
れてなり、前記第１の他導電型半導体領域は、前記トレ
ンチゲートの上端の深さより深く形成されてなるものと
することもできる。
【０００９】また、本発明の電力用半導体装置におい
て、前記第１の他導電型半導体領域は、前記トレンチゲ
ートに沿って形成されてなり、前記第２の他導電型半導
体領域は、隣り合うトレンチゲートに対向して形成され
た前記第１の他導電型半導体領域を梯子状に接続するよ
う形成されてなるものとすることもできる。
【００１０】さらに、本発明の電力用半導体装置におい
て、前記トレンチゲートの上端の少なくとも一部に接続
された第１の配線用導体を備えるものとすることもでき
る。
【００１１】あるいは、本発明の電力用半導体装置にお
いて、前記ボディ領域および前記第２の他導電型半導体
領域に接続された第２の配線用導体を備えるものとする
こともできる。この態様の本発明の電力用半導体装置に
おいて、前記第２の配線用導体は、前記第１の他導電型
半導体領域に実質的に接しないよう配置されてなるもの
とすることもできる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態を実施
例を用いて説明する。図１は本発明の一実施例である電
力用半導体装置２０の構成の概略を例示する構成図であ
り、図２は実施例の電力用半導体装置２０の表面から見
た際の構成の概略を例示する説明図である。なお、図１
に例示する電力用半導体装置２０の図中左正面は図２の
Ａ−Ａ断面の構造を例示しており、同じく電力用半導体
装置２０の図１中中央正面は図２のＢ−Ｂ断面の構造を
例示しており、電力用半導体装置２０の図１中右側面は
図２のＣ−Ｃ断面の構造を示している。
【００１３】実施例の電力用半導体装置２０は、図示す
るように、Ｐ型またはＮ型半導体からなる基板２１上に
形成された不純物濃度の低いＮ型のエピタキシャル層２
２の表面に形成された不純物濃度の低いＰ型半導体領域
のボディ２４と、半導体基板２０ａの表面からボディ２
４を貫通してエピタキシャル層２２まで至るよう平行に
配置された複数のトレンチゲート２６と、トレンチゲー
ト２６の両側にトレンチゲート２６にシリコン酸化膜等
のゲート絶縁膜２７を介して接するように形成された不
純物濃度の高いＮ型半導体領域であるトレンチＮ領域２
８と、向かい合うトレンチＮ領域２８を梯子状に接続す
るよう形成された不純物濃度の高いＮ型半導体領域であ
るエミッタＮ領域３０と、梯子状に形成されたエミッタ
Ｎ領域３０間のボディ２４上に形成された不純物濃度の
高いＰ型半導体領域であるコンタクトＰ領域３２とを備
える。この実施例の電力用半導体装置２０の素子として
は、主電流が基板の上下方向に流れるいわゆる縦形構造
の素子である絶縁ゲートバイポーラトランジスタ（ＩＧ
ＢＴ）（基板２１がＰ型）やパワーＭＯＳＦＥＴ（基板
２１がＮ型）が含まれる他、これらの構造を部分的に有
する複合素子も含まれる。
【００１４】各トレンチゲート２６は、図１に示すよう
に、その上端が半導体基板２０ａの表面から内側に入り
込むように、即ち窪みを形成するように形成されてお
り、更に図２に示すように、その端部は、配線用導体３
６によって接続されている。したがって、配線用導体３
６に電圧を印加することにより、各トレンチゲート２６
に電圧を作用させることができるようになっている。な
お、トレンチゲート２６の上端は、半導体基板２０ａの
表面と同一とするのが好ましいが、加工の均一性を図る
ことなどにより、実際には半導体基板２０ａの表面より
０．数μｍ程度下がる。したがって、実施例の各トレン
チゲート２６は、こうしたことを考慮し、実際的にその
上端が半導体基板２０ａの表面から下がっていることを
意味しているのである。
【００１５】トレンチＮ領域２８は、その一部がシリコ
ン酸化膜等のゲート絶縁膜２７を介してトレンチゲート
２６に接するようにトレンチゲート２６の上端よりも深
く形成されている。実際的には、トレンチゲート２６の
上端が半導体基板２０ａの表面より０．数μｍ程度下が
っているから、トレンチＮ領域２８は１μｍ程度の深さ
を要する。
【００１６】エミッタＮ領域３０は、トレンチＮ領域２
８の深さよりも浅くなるよう形成されており、その表面
の一部は、図２に示すように、コンタクトＰ領域３２の
表面と共に配線用導体３８により覆われている。エミッ
タＮ領域３０は、トレンチＮ領域２８からの電子電流を
配線用導体３８から引き抜くために形成されたものであ
り、エミッタＮ領域３０に要求されるものとしては、抵
抗値が低いことと、配線用導体３８とのコンタクト抵抗
が充分低減できる不純物濃度が確保されていることであ
り、その深さは重要視されない。
【００１７】次に、こうして構成された実施例の電力用
半導体装置２０のオン抵抗について説明する。図３は、
ボディ２４やトレンチＮ領域２８，エミッタＮ領域３０
の表面からの深さと不純物濃度との関係の一例を示すグ
ラフである。ボディ２４やトレンチＮ領域２８，エミッ
タＮ領域３０は、通常、半導体基板２０ａの表面側から
熱拡散により形成されるから、半導体基板２０ａの表面
からの深さが深くなるにしたがって不純物濃度は低くな
る。したがって、エミッタＮ領域３０下部近傍のボディ
２４の不純物濃度は、エミッタＮ領域３０が深く形成さ
れるほど低くなる。一方、ボディ２４における抵抗は、
その不純物濃度が高いほど小さくなるから、エミッタＮ
領域３０下部近傍のボディ２４の抵抗は、エミッタＮ領
域３０が深く形成されるほど高くなる。図４にエミッタ
Ｎ領域３０を浅く形成した際の様子（図４（ａ））とエ
ミッタＮ領域３０を深く形成した際の様子（図４
（ｂ））とを例示する。図中、破線の部分は素子内部に
存在する寄生ＮＰＮトランジスタである。いま、図の矢
印に示すように、エピタキシャル層２２からエミッタＮ
領域３０の下部近傍を通ってコンタクトＰ領域３２に電
流が流れる場合を考える。エミッタＮ領域３０下部近傍
の抵抗は、エミッタＮ領域３０が深く形成されるほど高
くなるから、深く形成されるほど下部近傍に発生する電
位も高くなる。この電位は、寄生ＮＰＮトランジスタの
ベースに順バイアスをかけることになるから、寄生ＮＰ
Ｎトランジスタが動作してしまうときが生じ、この動作
によっては電力用半導体装置２０を破損させる場合もあ
る。一方、エミッタＮ領域３０を浅く形成すれば、エミ
ッタＮ領域３０下部近傍の抵抗は小さくなるから、この
寄生ＮＰＮトランジスタの動作を抑制することができ、
電子なだれ降伏に対する耐量としてのアバランシェ耐量
や過大な電流に対する耐量としてのラッチアップ耐量を
向上させることができる。前述したように、エミッタＮ
領域３０に要求されるものとしては、その深さは重要視
されないから、エミッタＮ領域３０を浅く形成すること
が可能で、実施例の電力用半導体装置２０では、このた
めにエミッタＮ領域３０を浅く形成しているのである。
【００１８】以上説明した実施例の電力用半導体装置２
０によれば、エミッタＮ領域３０を浅く形成することに
より、オン抵抗を小さくすることができる。この結果、
損失の少ないものとすることができると共にアバランシ
ェ耐量やラッチアップ耐量を向上させることができる。
【００１９】実施例の電力用半導体装置２０では、ボデ
ィ２４をＰ型半導体領域として形成したが、ボディ２４
をＮ型半導体領域として形成し、エピタキシャル層２２
やトレンチＮ領域２８，エミッタＮ領域３０，コンタク
トＰ領域３２をそれぞれ異なる導電型半導体領域により
形成するものとしてもよい。
【００２０】以上、本発明の実施の形態について実施例
を用いて説明したが、本発明はこうした実施例に何等限
定されるものではなく、本発明の要旨を逸脱しない範囲
内において、種々なる形態で実施し得ることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の一実施例である電力用半導体装置２
０の構成の概略を例示する構成図である。
【図２】 実施例の電力用半導体装置２０の表面から見
た際の構成の概略を例示する説明図である。
【図３】 ボディ２４やトレンチＮ領域２８，エミッタ
Ｎ領域３０の表面からの深さと不純物濃度との関係の一
例を示すグラフである。
【図４】 エミッタＮ領域３０を浅く形成した際の様子
とエミッタＮ領域３０を深く形成した際の様子とを例示
する説明図である。
【符号の説明】
２０ 電力用半導体装置、２０ａ 半導体基板、２１
基板、２２ エピタキシャル層、２４ ボディ、２６
トレンチゲート、２７ ゲート絶縁膜、２８トレンチＮ
領域、３０ エミッタＮ領域、３２ コンタクトＰ領
域、３６，３８配線用導体。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に形成された一導電型のボデ
    ィ領域を表面側から貫通して略平行に配置された複数の
    線状のトレンチゲートを有する電力用半導体装置であっ
    て、 該ボディ領域表面に前記トレンチゲートに絶縁膜を介し
    て接し、第１の深さに形成された複数の第１の他導電型
    半導体領域と、 隣り合う前記第１の他導電型半導体領域を接続するよう
    前記ボディ領域表面に前記第１の深さより実質的に浅い
    第２の深さに形成された第２の他導電型半導体領域とを
    備える電力用半導体装置。
  2. 【請求項２】 請求項１記載の電力用半導体装置であっ
    て、 前記トレンチゲートは、該トレンチゲートの上端が実質
    的に前記半導体基板表面より内側となるよう形成されて
    なり、 前記第１の他導電型半導体領域は、前記トレンチゲート
    の上端の深さより深く形成されてなる電力用半導体装
    置。
  3. 【請求項３】 請求項１または２記載の電力用半導体装
    置であって、 前記第１の他導電型半導体領域は、前記トレンチゲート
    に沿って形成されてなり、 前記第２の他導電型半導体領域は、隣り合うトレンチゲ
    ートに対向して形成された前記第１の他導電型半導体領
    域を梯子状に接続するよう形成されてなる電力用半導体
    装置。
  4. 【請求項４】 前記トレンチゲートの上端の少なくとも
    一部に接続された第１の配線用導体を備える請求項１な
    いし３いずれか記載の電力用半導体装置。
  5. 【請求項５】 前記ボディ領域および前記第２の他導電
    型半導体領域に接続された第２の配線用導体を備える請
    求項１ないし４いずれか記載の電力用半導体装置。
  6. 【請求項６】 前記第２の配線用導体は、前記第１の他
    導電型半導体領域に実質的に接しないよう配置されてな
    る請求項５記載の電力用半導体装置。
JP26286199A 1999-09-17 1999-09-17 電力用半導体装置 Expired - Fee Related JP3293603B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26286199A JP3293603B2 (ja) 1999-09-17 1999-09-17 電力用半導体装置
US09/663,340 US6803628B1 (en) 1999-09-17 2000-09-15 Power semiconductor device and production method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26286199A JP3293603B2 (ja) 1999-09-17 1999-09-17 電力用半導体装置

Publications (2)

Publication Number Publication Date
JP2001085689A true JP2001085689A (ja) 2001-03-30
JP3293603B2 JP3293603B2 (ja) 2002-06-17

Family

ID=17381660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26286199A Expired - Fee Related JP3293603B2 (ja) 1999-09-17 1999-09-17 電力用半導体装置

Country Status (2)

Country Link
US (1) US6803628B1 (ja)
JP (1) JP3293603B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027945A (ja) * 2006-07-18 2008-02-07 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲートバイポーラトランジスタ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085781B2 (ja) * 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
TW583748B (en) * 2003-03-28 2004-04-11 Mosel Vitelic Inc The termination structure of DMOS device
JP4857353B2 (ja) * 2009-03-02 2012-01-18 株式会社日立製作所 半導体装置、およびそれを用いたプラズマディスプレイ駆動用半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310727A (ja) * 1993-04-27 1994-11-04 Toshiba Corp 半導体装置
JPH11103052A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11121741A (ja) * 1997-10-14 1999-04-30 Toshiba Corp 半導体装置
JP2000106434A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 高耐圧半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123165B2 (ja) 1986-08-19 1995-12-25 松下電子工業株式会社 縦型ｍｏｓ電界効果トランジスタ
JP3311070B2 (ja) * 1993-03-15 2002-08-05 株式会社東芝 半導体装置
JPH07235672A (ja) 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US5648670A (en) * 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
JP3410286B2 (ja) 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
JP3489358B2 (ja) 1996-11-18 2004-01-19 株式会社豊田中央研究所 半導体装置の製造方法
US5986304A (en) * 1997-01-13 1999-11-16 Megamos Corporation Punch-through prevention in trenched DMOS with poly-silicon layer covering trench corners
US6096608A (en) * 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
TW406362B (en) * 1998-11-13 2000-09-21 United Microelectronics Corp Trio-well structure and the method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310727A (ja) * 1993-04-27 1994-11-04 Toshiba Corp 半導体装置
JPH11103052A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11121741A (ja) * 1997-10-14 1999-04-30 Toshiba Corp 半導体装置
JP2000106434A (ja) * 1998-09-29 2000-04-11 Toshiba Corp 高耐圧半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008027945A (ja) * 2006-07-18 2008-02-07 Fuji Electric Device Technology Co Ltd トレンチ型絶縁ゲートバイポーラトランジスタ

Also Published As

Publication number Publication date
JP3293603B2 (ja) 2002-06-17
US6803628B1 (en) 2004-10-12

Similar Documents

Publication Publication Date Title
JP4761644B2 (ja) 半導体装置
KR100423249B1 (ko) 횡형 반도체장치
US9825159B2 (en) Semiconductor device
JP2002314080A (ja) 半導体装置およびその製造方法
KR100883795B1 (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
JP7435672B2 (ja) 半導体装置
JP2002110978A (ja) 電力用半導体素子
JPH0817233B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2002353452A (ja) 電力用半導体素子
JPH04251983A (ja) 半導体装置
JP2020191441A (ja) 超接合半導体装置および超接合半導体装置の製造方法
US20220328669A1 (en) Semiconductor device
US11276771B2 (en) Semiconductor device
JP4415767B2 (ja) 絶縁ゲート型半導体素子、及びその製造方法
JP3293603B2 (ja) 電力用半導体装置
JP2009176884A (ja) 半導体装置
JP2005150348A (ja) 半導体装置
KR101366982B1 (ko) 트렌치 게이트형 전력 반도체 소자
JPH07273320A (ja) 半導体装置
US20240047541A1 (en) Semiconductor device
WO2023127253A1 (ja) 半導体装置
JPH0283982A (ja) 電界効果型トランジスタ
US20240096965A1 (en) Semiconductor device
JP5309428B2 (ja) 半導体装置
KR100555444B1 (ko) 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100405

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110405

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees