JPH11103052A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11103052A
JPH11103052A JP9262159A JP26215997A JPH11103052A JP H11103052 A JPH11103052 A JP H11103052A JP 9262159 A JP9262159 A JP 9262159A JP 26215997 A JP26215997 A JP 26215997A JP H11103052 A JPH11103052 A JP H11103052A
Authority
JP
Japan
Prior art keywords
layer
gate electrode
trench
source
source layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9262159A
Other languages
English (en)
Other versions
JP3281847B2 (ja
Inventor
Hirotoshi Kubo
博稔 久保
Eiichiro Kuwako
栄一郎 桑子
Masanao Kitagawa
正直 北川
Hiroaki Saito
洋明 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26215997A priority Critical patent/JP3281847B2/ja
Publication of JPH11103052A publication Critical patent/JPH11103052A/ja
Application granted granted Critical
Publication of JP3281847B2 publication Critical patent/JP3281847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 安定したプロセス処理が可能となり、低オン
抵抗化、低入力容量化が達成できる縦型MOSFET等の半導
体装置の製造方法を提供する。 【解決手段】 半導体基板の表面にチャネル層12を形
成し、半導体基板の表面からチャネル層12よりも深い
複数のトレンチ溝13を形成し、トレンチ溝13内にゲ
ート電極15を形成し、複数のトレンチ溝13間にボデ
ィ層17とトレンチ溝13に隣接してソース層16とを
形成する。ソース領域16はゲート電極15の上端部を
マスクにしてセルフアラインにより制御される。ゲート
電極15の掘り下げ量を制御することでゲート長WLを
制御し、もってしきい値Vtを制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にトレンチ構造を有する縦型のMOSFETの製
造方法に関する。
【0002】
【従来の技術】最近の縦型MOSFETにおいては、構造的に
低オン抵抗特性が得やすいことから、トレンチ溝内にゲ
ート電極を埋め込んだ構造のいわゆるトレンチ型が注目
されている。このようなトレンチ型構造を有する縦型MO
SFETは、例えば特開平4−146674号公報、特開平
5−335582号公報などにその構造及び製造工程の
概略が開示されている。
【0003】このような縦型MOSFETの構造の一例を、図
10を参照して説明する。表面にp−型チャネル層12
を有し、その下部にn−型ドレイン層11a、n+型ド
レイン層11bとを有する半導体基板に、多数のトレン
チ溝13がp−型チャネル層12を超えてn−型ドレイ
ン層11aに達する深さに形成されている。そのトレン
チ溝13の表面にはゲート酸化膜14が形成され、更に
その内部は多結晶シリコン等からなるゲート電極15が
埋設されている。そしてチャネル層12の表面には隣接
するトレンチ溝13の略中間にp+型のボディ層17が
配設されている。そしてボディ層17とトレンチ溝13
とにそれぞれ隣接してn++型のソース層16が設けら
れている。ゲート電極15上には絶縁層18が配設さ
れ、セル領域の全面にアルミ等の金属電極19が設けら
れ、この絶縁層18がゲート電極15と金属電極19と
を絶縁分離している。そして、金属電極19がソース層
16とボディ層17とにオーミック接触するように構成
されている。
【0004】係る構造の縦型MOSFETにおいては、n型半
導体基板のドレイン層11a,11bとn++型のソー
ス層16との間に、ゲート電極15に所定の閾値以上の
電圧を与えることでp−型のチャネル層12内のトレン
チ溝に沿ってn型の反転層が形成され、電流路が形成さ
れる。これにより縦型MOSFETのソース・ドレイン間がオ
ン状態となり、ゲート電極15の電圧を閾値以下とする
ことで、チャネル層12のn型の反転層がなくなり、縦
型MOSFETのソース・ドレイン間がオフ状態となる。係る
縦型MOFSETによれば、トレンチ溝13に沿って縦型の電
流路が形成されることから、プレーナ型の縦型MOSFETと
比較して、電流路の面積が格段に拡大され、そのオン抵
抗を小さくすることができるという利点が生じる。
【0005】次に、係る従来の縦型MOSFETの製造方法の
概略について説明する。まず表面にn−層11aを有す
るn+型の半導体基板11bを準備し、そのセル領域と
なる部分の表面にp−型のチャネル層12を、例えばイ
オン注入等により形成する。そして次にp+型のボディ
層17及びn++型のソース層16を、同様に例えばイ
オン注入等により形成する。そして次にソース層16の
略中央部分を貫通するように、チャネル層12からドレ
イン層11aの深さに達するトレンチ溝13を形成す
る。
【0006】そしてトレンチ溝13の内部にゲート酸化
膜を形成し、多結晶シリコン膜を全面に被着して、エッ
チバックすることによりトレンチ溝に埋設したゲート電
極15を形成する。そして絶縁膜18を被着し、ホトリ
ソグラフィによりソース層16及びボディ層17の上部
の絶縁膜を開口し、アルミ等の金属膜を被着し、ホトリ
ソグラフィにより金属電極19をセル領域の全面に形成
する。更にn+型ドレイン層11bの半導体基板の裏面
に裏張りの金属電極を設け、縦型MOFSETの主要な構造が
完成する。
【0007】
【発明が解決しようとする課題】しかしながら、係る従
来の縦型MOFSETの製造方法は、以下に述べる問題点があ
る。第一に、n++型のソース層16を形成してからト
レンチ溝13を形成し、その後トレンチ溝形成に伴う結
晶欠陥層等を酸化膜の形成及び除去により処理するため
のダミー酸化のための熱処理、ゲート酸化膜の形成のた
めの熱処理、CVD等によるゲート電極15の形成のため
の熱処理等の、各種の熱処理が必要である。このためこ
れらの熱処理により、n++型のソース層16が再拡散
し、ドレイン層11aとの間にショートチャネル状態と
なり、ソース・ドレイン間のリーク電流が大きくなると
いう問題がある。
【0008】また第二に、n++型のソース層16を形
成後にトレンチ溝13を形成し、そのトレンチ溝の内部
にゲート電極15をエッチバックにより埋設することか
ら、多結晶シリコン膜からなるゲート電極がソース層1
6の拡散深さに対して深くエッチバックされたときに、
ゲート電極15の上端がソース層16の下端から離れて
しまい、重なる部分が無くなるという問題が生じる。こ
れにより縦型MOSFETの閾値が高くなり、製造歩留まりが
低下する等の問題が生じる。
【0009】第3に、斯かるトランジスタのしきい値V
tは主としてチャネル領域12の不純物濃度によって制
御するのであるが、これが縦方向に不純物濃度勾配を持
つことから工程変動によって変動しやすいという欠点が
あった。その為、変動した場合でも即対応できるような
制御が望まれる。本発明は上述した事情に鑑みて為され
たもので、安定したプロセス処理が可能となり、低オン
抵抗化、低入力容量化が達成できると共に、しきい値の
制御・変更が容易な縦型MOSFET等の半導体装置の製造方
法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面にチャネル層を形成し、前
記半導体基板の表面から前記チャネル層よりも深い複数
のトレンチ溝を形成し、前記トレンチ溝内にゲート電極
を形成し、前記複数のトレンチ溝間にボディ層と前記ト
レンチ溝に隣接してソース層とを形成することを特徴と
する。そして、チャネル領域の拡散深さとゲート電極の
エッチバック量を制御することによりゲート長を変更し
て、しきい値の制御を行えるようにしたことを特徴とす
る。
【0011】また、前記ボディ層とソース層との形成
は、まずソース層を前記基板のセル部分の全面に形成
し、該全面に形成したソース層上にボディ層となる部分
に開口を有するレジストマスク層を形成し、該開口より
前記ソース層をエッチングして選択的に除去し、更に該
開口より不純物を注入してボディ層を形成することを特
徴とする。
【0012】上述した請求項1に記載の本発明によれ
ば、半導体基板の表面にトレンチ溝を形成し、該トレン
チ溝内にゲート電極を埋設し、その後半導体基板の表面
にボディ層及びソース層を形成することから、ソース層
をゲート電極に対してセルフアラインでトレンチ溝内の
ゲート電極上端部と重なるように形成することができ
る。そして、ソース層の形成後には、高温の熱処理工程
が必要ないことから、従来技術のようなソース層の再拡
散によるショートチャネル効果等を引き起こすことな
く、ソース・ドレイン間のリーク電流の発生を防止する
ことができる。又、ゲート電極の形成後にソース層を該
ゲート電極に対してセルフアラインで形成することか
ら、ゲート電極が深くエッチバックされた場合にも、ト
レンチ溝側壁のゲート電極上端の位置に対してソース層
の下端位置が重なるように位置合わせされて形成され
る。係るトレンチ溝側壁のソース層のセルフアラインに
よる形成により、ゲート電極上端がソース層下端から離
れることにより閾値が高くなるという問題が防止され、
これに伴う製造歩留まりの低下等を防止することができ
る。更に、ゲート電極とソース領域とのセルフアライン
が可能であると同時に、ゲート電極のエッチバック量に
よってチャネル長WLを可変可能になる。従って、工程
変動があった場合でも前記ゲート長を微調整することに
より、所望のしきい値に制御することが可能になる。
【0013】又、請求項3に記載の本発明によれば、ソ
ース層形成のためのホトリソグラフィの工程が不要とな
り、これにより工程の簡素化を図ることができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1乃至図9を参照して説明する。まず、従来の技
術と同様に表面にドレイン層となるn−層11aを有す
る面方位100のn+型の半導体基板11bを用意す
る。そしてその基板表面に酸化膜層を形成する。次に、
ガードリング形成のためのレジストマスクパターンを形
成し、p型不純物をイオン注入することで、チップの周
辺部にガードリング層を形成する。次にガードリングの
更にチップの外周にアニュラ層を形成する。これはホト
リソグラフィの工程により前記酸化膜に開口を形成し、
リン等のn型不純物をイオン注入又は拡散することによ
り形成する。
【0015】次に図1に示すようにセル領域部分の全面
にチャネル層12となるp−型の拡散層を例えばイオン
注入により形成する。これは酸化膜を全面に形成した後
に、前記酸化膜のセル領域となる部分に開口部を設け、
例えばp型不純物であるボロンをイオン注入することで
形成する。そして次に図2に示すようにトレンチ溝13
をチャネル層12を貫通してドレイン層11aに達する
深さまで半導体基板をエッチングすることにより形成す
る。これは前記セル領域の全面に形成された酸化膜にホ
トリソグラフィの工程により開口を設け、その開口から
異方性のガスエッチングをすることでトレンチ溝13を
形成する。そしてシリコン基板のトレンチ溝形成による
欠陥層を除去するために、まずダミー酸化によりトレン
チ溝内部に酸化膜層を形成する。そしてその酸化膜層を
除去することによりトレンチ溝形成に伴う欠陥層を除去
する。
【0016】そして、セル領域の酸化膜を全て除去し、
その後ゲート酸化を行うことで、トレンチ溝13の内部
に膜厚400〜800Åのゲート酸化膜層14を形成す
る。次に、膜厚が10000〜15000Åの多結晶シ
リコン膜21を減圧CVD法により全面に被着すること
で、トレンチ溝13の内部を多結晶シリコン21で埋め
込む。そして、多結晶シリコン膜21にリン又はボロン
をドープし、多結晶シリコン膜21を導電層化する。次
に例えば異方性または等方性のガスエッチングにより、
多結晶シリコン21をエッチバックする。そしてシリコ
ン基板表面の酸化膜が露出した段階で多結晶シリコン2
1のエッチングを停止することで、図3に示すようにト
レンチ溝内に埋め込まれたゲート電極15を形成する。
堆積した膜厚と同程度の量をエッチバックするので、ゲ
ート電極15はトレンチ溝13の頂部から1000〜1
500Å程度深くエッチングされる。
【0017】次に、図4に示すようにp+型のボディ層
17を形成する。これはボディ層となる部分にホトリソ
グラフィの工程によりレジストマスクの開口を形成し、
例えばボロンをイオン注入しすることによりp+型のボ
ディ層17を形成する。次に図5に示すように再びホト
リソグラフィの工程によりソース層となる部分にレジス
トマスク22の開口を形成し、例えば砒素(As)をイオ
ン注入することでn++型のソース層16を形成する。
【0018】このイオン注入は、チャネリング防止のた
めに、図6に示すように基板垂直方向に対して5〜8度
傾けた、斜め方向の砒素(As)のイオン注入により行わ
れ、イオン注入と同時にウェハを回転させて均一にドー
ズしている。例えば加速電圧100〜150KeV、ド
ーズ量1〜5E15程度で行われる。加速電圧と砒素の
飛程距離から考えると、砒素がトレンチ溝13側壁の基
板シリコン中に直接ドープされてるソース領域の側壁部
16aを形成するとは考えにくく、恐らくは側壁のゲー
ト酸化膜14aに注入された砒素がその後の熱処理によ
り固相−固相拡散によってソース領域の側壁部16aを
形成すると考えている。故にトレンチ溝13に埋め込ま
れたゲート電極15の上端部がマスクとして機能し、ソ
ース領域16とゲート電極15とのセルフアラインによ
りトレンチ溝13内のゲート電極上端部で、ソース層が
自動的に重なるように形成される。
【0019】この様にソース領域16とゲート電極15
とがセルフアラインにより正確に重畳すると、トレンチ
溝13側壁に沿ってチャネルを形成する縦型MOSFE
Tのゲート長WLがチャネル領域12の拡散深さとゲー
ト電極15の掘り下げ量(図示A)との差で決定するこ
とができる。ゲート電極15とソース領域16とが従来
のように離れることがないので、縦型MOSFETのし
きい値電圧等の特性のバラツキを少なくして、プロセス
を安定なものとすることができる。また、ゲート電極1
5のエッチバック量によって掘り下げ量(図示A)を変
更することにより、ゲート長WLを変更してしきい値V
tを制御することができる。ゲート電極15とソース領
域16とが重畳している状態であれば、ゲート長WLの
変化に対するしきい値の変化が緩やかに表れるので、ゲ
ート長WLによるしきい値Vtの制御は例えばチャネル
領域の不純物拡散の条件を変更するよりは格段にコント
ロールしやすいものとなる。尚、図6の図面左側半分が
イオン注入した状態を示しており、図面の右半分がソー
ス領域16を形成した状態を示している次に図7に示す
ようにNSG/BPSG等の絶縁膜を基板全面に被着
し、ホトリソグラフィの工程により基板表面のソース層
及びボディ層を露出するようにその絶縁膜をエッチング
することで開口を設ける。従って、トレンチ溝13内の
ゲート電極15を被覆するように絶縁層18が形成され
る。そして、アルミ等の金属材料をスパッタリングする
ことで、基板の全面に被着し、ホトリソグラフィの工程
によりパターニングして、アロイすることで、セル領域
部分の全面にソース電極となる金属電極層19を形成す
る。更にチップ全面にパッシベーション膜を被着し、
又、半導体基板11bの裏面に裏張り電極を形成するこ
とで、ウェハ段階の縦型MOSFETが完成する。
【0020】尚、上述した実施の形態ではソース層及び
ボディ層の形成はそれぞれマスクを用いた二回のホトリ
ソグラフィの工程により行なわれていたが、これを一回
のホトリソグラフィの工程で行うこともできる。即ち、
本発明の第二実施形態によれば、図8に示すようにゲー
ト電極の形成後、セル領域部分の全面にマスクなしでn
+型のソース層16を全面に形成する。そしてボディ層
を形成するマスクを用いて図8に点線で示すようにレジ
スト膜のマスクパターン20を形成する。そして図7に
示すように、その開口部20aからガスエッチによりn
+型のソース層16をエッチングで除去する。そして更
にレジスト膜20をマスクとしてp型の不純物をイオン
注入することにより、ボディ層17を形成する。これに
より精密なマスク合わせを必要とするソース層のホトリ
ソグラフィの工程を省略して工程を簡素化することがで
きる。尚、この実施形態においても、ソース層16の形
成前の工程、即ち、トレンチ溝にゲート電極を埋設する
工程までは、図1乃至図3に示す第一実施形態と同様で
ある。
【0021】尚、トレンチ溝内にゲート電極を埋設して
から、そのゲート電極に対してセルフアラインでソース
層を形成するという本発明の工程は、縦型MOSFETに限定
されるものではなく、IGBT(Insulate Gate Bipolar Tra
nsister)にも同様に適用可能である。このように、以上
に説明したのは本発明の一実施の形態に過ぎないもので
あり、本発明の趣旨を逸脱することなく、このほかにも
種々の変形した実施の形態が考えられることは勿論のこ
とである。
【0022】
【発明の効果】以上に説明したように本発明は、トレン
チ型の縦型MOSFETの製造方法において、最初にトレンチ
溝及びその溝内に埋設したゲート電極を形成し、その後
ソース層をゲート電極に対してセルフアラインで形成す
るようにしたものである。これによりソース層はその形
成後に高温の熱処理の工程が必要ないので、ソース層が
再拡散してショートチャネル効果を生じ、ソース・ドレ
イン間にリーク電流不良を発生するという問題が防止さ
れる。そしてトレンチ溝内のゲート電極上端部に対して
セルフアラインでソース層を重ねて形成することができ
るので、MOSFETの閾値電圧等の特性が安定化し、更には
ゲート電極15のエッチバック量によってその制御が可
能となり、製造歩留低下等の問題を回避することができ
る。
【0023】また、ゲート電極を深く埋め込むことでポ
リシリコン層の表面積を減じることができるので、これ
によりゲート電極の入力容量Cissを低減することが可
能となる。
【図面の簡単な説明】
【図1】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図2】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図3】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図4】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図5】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図6】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図7】本発明の第一実施形態の縦型MOSFETの製造工程
の断面図。
【図8】本発明の第二実施形態の縦型MOSFETの製造工程
の断面図。
【図9】本発明の第二実施形態の縦型MOSFETの製造工程
の断面図。
【図10】従来の縦型MOSFETの断面構造の一例を示す
図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 洋明 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の表面に一導電型のチャネル
    層を形成する工程と、 前記半導体基板の表面から前記チャネル層よりも深い複
    数のトレンチ溝を形成する工程と、 前記トレンチ溝内に多結晶シリコン膜を充填する工程
    と、 前記多結晶シリコン膜をエッチバックすることにより、
    前記トレンチ溝に埋設したゲート電極を形成する工程
    と、 前記複数のトレンチ溝間の前記チャネル領域表面に、一
    導電型のボディ層を形成する工程と、 逆導電型の不純物をイオン注入して、前記トレンチ溝の
    側壁に、前記トレンチ溝の頂部から前記ゲート電極の頂
    部にまで達するソース層を形成する工程とを具備するこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記チャネル領域の拡散深さと前記ゲー
    ト電極のエッチバック量とによりゲート長を決定し、該
    ゲート長によりトランジスタのしきい値Vtを制御する
    ことを特徴とする請求項1記載の半導体装置の製造方
    法。
  3. 【請求項3】 電極のボディ層とソース層との形成は、
    まずソース層を前記基板のセル部分の全面に形成し、該
    全面に形成したソース層上にボディ層となる部分に開口
    を有するレジストマスク層を形成し、該開口より前記ソ
    ース層をエッチングして選択的に除去し、更に該開口よ
    り不純物を注入してボディ層を形成することを特徴とす
    る請求項1記載の半導体装置の製造方法。
JP26215997A 1997-09-26 1997-09-26 半導体装置の製造方法 Expired - Fee Related JP3281847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26215997A JP3281847B2 (ja) 1997-09-26 1997-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26215997A JP3281847B2 (ja) 1997-09-26 1997-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11103052A true JPH11103052A (ja) 1999-04-13
JP3281847B2 JP3281847B2 (ja) 2002-05-13

Family

ID=17371890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26215997A Expired - Fee Related JP3281847B2 (ja) 1997-09-26 1997-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3281847B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036071A (ja) * 1999-07-16 2001-02-09 Toshiba Corp 半導体装置の製造方法
JP2001085689A (ja) * 1999-09-17 2001-03-30 Toyota Motor Corp 電力用半導体装置
JP2001189456A (ja) * 1999-10-18 2001-07-10 Seiko Instruments Inc 縦形mosトランジスタ及びその製造方法
JP2002231946A (ja) * 2001-01-30 2002-08-16 Sanken Electric Co Ltd 絶縁ゲート型電界効果トランジスタ
JP2003017699A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体素子及びその製造方法
JP2004525500A (ja) * 2000-09-28 2004-08-19 ゼネラル セミコンダクター,インク. トレンチ二重拡散金属酸化膜半導体セル
KR100535344B1 (ko) * 2001-05-25 2005-12-09 가부시끼가이샤 도시바 반도체장치 및 그 제조방법
US7187041B2 (en) 2003-12-22 2007-03-06 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
US7288813B2 (en) 2004-09-02 2007-10-30 Fujitsu Limited Direct tunneling semiconductor memory device and fabrication process thereof
CN100463123C (zh) * 2005-08-04 2009-02-18 旺宏电子股份有限公司 非易失性存储单元及其制造方法
US7663182B2 (en) 2004-12-14 2010-02-16 Panasonic Corporation Vertical trench gate transistor semiconductor device and method for fabricating the same
WO2011108191A1 (ja) * 2010-03-05 2011-09-09 パナソニック株式会社 半導体装置の製造方法および半導体装置
WO2011148427A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
US8513077B2 (en) 2010-09-14 2013-08-20 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
JP2015095466A (ja) * 2013-11-08 2015-05-18 サンケン電気株式会社 半導体装置及びその製造方法
JP2018129378A (ja) * 2017-02-07 2018-08-16 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
JP2018152504A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 半導体装置
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291976A (ja) * 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型mos fetの製造方法
JPH05226661A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08298321A (ja) * 1995-04-27 1996-11-12 Nippondenso Co Ltd 半導体装置
WO1997000536A1 (en) * 1995-06-14 1997-01-03 Totem Semiconductor Ltd Semiconductor device fabrication
JPH0923001A (ja) * 1995-07-05 1997-01-21 Nec Corp 半導体装置の製造方法
JPH0936362A (ja) * 1995-07-21 1997-02-07 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291976A (ja) * 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型mos fetの製造方法
JPH05226661A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH08298321A (ja) * 1995-04-27 1996-11-12 Nippondenso Co Ltd 半導体装置
WO1997000536A1 (en) * 1995-06-14 1997-01-03 Totem Semiconductor Ltd Semiconductor device fabrication
JPH0923001A (ja) * 1995-07-05 1997-01-21 Nec Corp 半導体装置の製造方法
JPH0936362A (ja) * 1995-07-21 1997-02-07 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036071A (ja) * 1999-07-16 2001-02-09 Toshiba Corp 半導体装置の製造方法
JP2001085689A (ja) * 1999-09-17 2001-03-30 Toyota Motor Corp 電力用半導体装置
JP2001189456A (ja) * 1999-10-18 2001-07-10 Seiko Instruments Inc 縦形mosトランジスタ及びその製造方法
JP2004525500A (ja) * 2000-09-28 2004-08-19 ゼネラル セミコンダクター,インク. トレンチ二重拡散金属酸化膜半導体セル
JP2002231946A (ja) * 2001-01-30 2002-08-16 Sanken Electric Co Ltd 絶縁ゲート型電界効果トランジスタ
KR100535344B1 (ko) * 2001-05-25 2005-12-09 가부시끼가이샤 도시바 반도체장치 및 그 제조방법
JP2003017699A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体素子及びその製造方法
US6774408B2 (en) 2001-06-29 2004-08-10 Kabushiki Kaisha Toshiba Trench gate power device having a concentration at channel layer higher than a base layer and uniformly distributed along the depth of the trench and its manufacturing method
US7187041B2 (en) 2003-12-22 2007-03-06 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
US7288813B2 (en) 2004-09-02 2007-10-30 Fujitsu Limited Direct tunneling semiconductor memory device and fabrication process thereof
US7432153B2 (en) 2004-09-02 2008-10-07 Fujitsu Limited Direct tunneling semiconductor memory device and fabrication process thereof
US7663182B2 (en) 2004-12-14 2010-02-16 Panasonic Corporation Vertical trench gate transistor semiconductor device and method for fabricating the same
US8089122B2 (en) 2004-12-14 2012-01-03 Panasonic Corporation Vertical trench gate transistor semiconductor device and method for fabricating the same
US7682909B2 (en) 2004-12-14 2010-03-23 Panasonic Corporation Vertical trench gate transistor semiconductor device and method for fabricating the same
CN100463123C (zh) * 2005-08-04 2009-02-18 旺宏电子股份有限公司 非易失性存储单元及其制造方法
WO2011108191A1 (ja) * 2010-03-05 2011-09-09 パナソニック株式会社 半導体装置の製造方法および半導体装置
US9818845B2 (en) 2010-05-27 2017-11-14 Fuji Electric Co., Ltd. MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device
JP2013524481A (ja) * 2010-05-27 2013-06-17 富士電機株式会社 Mos駆動型半導体装置およびmos駆動型半導体装置の製造方法
US9553185B2 (en) 2010-05-27 2017-01-24 Fuji Electric Co., Ltd. MOS-driven semiconductor device and method for manufacturing MOS-driven semiconductor device
WO2011148427A1 (en) * 2010-05-27 2011-12-01 Fuji Electric Co., Ltd. Mos-driven semiconductor device and method for manufacturing mos-driven semiconductor device
US8513077B2 (en) 2010-09-14 2013-08-20 Seiko Instruments Inc. Semiconductor device and method of manufacturing the same
JP2015095466A (ja) * 2013-11-08 2015-05-18 サンケン電気株式会社 半導体装置及びその製造方法
JP2021082838A (ja) * 2015-09-16 2021-05-27 富士電機株式会社 半導体装置および製造方法
JP2018129378A (ja) * 2017-02-07 2018-08-16 ローム株式会社 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物
JP2018152504A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 半導体装置

Also Published As

Publication number Publication date
JP3281847B2 (ja) 2002-05-13

Similar Documents

Publication Publication Date Title
US7091092B2 (en) Process flow for a performance enhanced MOSFET with self-aligned, recessed channel
TWI423440B (zh) 用於降低極高密度金屬氧化物半導體場效應電晶體的閘極阻抗的採用不同閘極材料和功函數的分裂柵
JP3281847B2 (ja) 半導体装置の製造方法
US6992350B2 (en) High voltage power MOSFET having low on-resistance
US7226841B2 (en) Power MOSFET semiconductor device and method of manufacturing the same
US5663079A (en) Method of making increased density MOS-gated semiconductor devices
JP2001189456A (ja) 縦形mosトランジスタ及びその製造方法
JPH08264787A (ja) パワーmosfetのエッジターミネーション方法および構造
US6528355B2 (en) Method for fabricating a trench MOS power transistor
US6160288A (en) Vertical type misfet having improved pressure resistance
KR0140719B1 (ko) 모스 전계효과 트랜지스터의 제조방법
JPH1126758A (ja) トレンチ型mos半導体装置およびその製造方法
KR20030023718A (ko) 종형 전력 트랜지스터 트렌치 게이트 반도체 디바이스제조 방법
US5932913A (en) MOS transistor with controlled shallow source/drain junction, source/drain strap portions, and source/drain electrodes on field insulation layers
JP3281844B2 (ja) 半導体装置の製造方法
US7230300B2 (en) Semiconductor device with peripheral trench
JP2003168802A (ja) 半導体装置及びその製造方法
US20040217417A1 (en) High voltage device and method for fabricating the same
JP2002026323A (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法
JPH09115923A (ja) 半導体装置及びその製造方法
JPH0846196A (ja) Mosトランジスタおよびその製造方法
US11652170B2 (en) Trench field effect transistor structure free from contact hole
JP2003046082A (ja) 半導体装置及びその製造方法
JPH1093096A (ja) 半導体装置及びその製造方法
CN220774378U (zh) 金属氧化物半导体mos晶体管和设备

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees