JPH08264787A - パワーｍｏｓｆｅｔのエッジターミネーション方法および構造 - Google Patents
パワーｍｏｓｆｅｔのエッジターミネーション方法および構造Info
- Publication number
- JPH08264787A JPH08264787A JP8018399A JP1839996A JPH08264787A JP H08264787 A JPH08264787 A JP H08264787A JP 8018399 A JP8018399 A JP 8018399A JP 1839996 A JP1839996 A JP 1839996A JP H08264787 A JPH08264787 A JP H08264787A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- trench
- channel stop
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 27
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 210000000746 body region Anatomy 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 239000011231 conductive filler Substances 0.000 abstract 1
- 239000000470 constituent Substances 0.000 abstract 1
- 239000000945 filler Substances 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 abstract 1
- 230000005465 channeling Effects 0.000 description 19
- 229910052796 boron Inorganic materials 0.000 description 12
- 239000010408 film Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 チャネリング現象を防止するチャンネルスト
ップの形成に余分のマスキング工程を要しないトレンチ
型ＭＯＳＦＥＴの構造およびその製造方法を提供する。 【解決手段】 ＭＯＳＦＥＴ能動部をマスクしたあとＰ
- イオン打込みを行う。これにより拡散を受けるチャン
ネルストップはフィールド酸化膜によりマスクされる。
又、別例ではターミネーション領域に形成したトレンチ
によりチャンネルストップを形成し、その内壁を酸化膜
で覆い、半導体ダイのエッジまで延びる導電性多結晶シ
リコンのフィールドプレートと一体の多結晶シリコンで
そのトレンチを充填する。これら二つ例の構成を組み合
わせて一つのＭＯＳＦＥＴに含めることもできる。
ップの形成に余分のマスキング工程を要しないトレンチ
型ＭＯＳＦＥＴの構造およびその製造方法を提供する。 【解決手段】 ＭＯＳＦＥＴ能動部をマスクしたあとＰ
- イオン打込みを行う。これにより拡散を受けるチャン
ネルストップはフィールド酸化膜によりマスクされる。
又、別例ではターミネーション領域に形成したトレンチ
によりチャンネルストップを形成し、その内壁を酸化膜
で覆い、半導体ダイのエッジまで延びる導電性多結晶シ
リコンのフィールドプレートと一体の多結晶シリコンで
そのトレンチを充填する。これら二つ例の構成を組み合
わせて一つのＭＯＳＦＥＴに含めることもできる。
Description
【０００１】
【発明の属する技術分野】この発明はトランジスタに関
し、とくにパワーＭＯＳＦＥＴのターミネーション構造
に関する。
し、とくにパワーＭＯＳＦＥＴのターミネーション構造
に関する。
【０００２】
【発明が解決しようとする課題】トレンチ構造のＭＯＳ
ＦＥＴ（金属酸化物半導体電界効果トランジスタ）は半
導体基板内のトレンチに形成したゲート電極を備える周
知の型のトランジスタである。ＭＯＳＦＥＴはＰチャン
ネル型かＮチャンネル型かのどちらかである。Ｐチャン
ネル型ＭＯＳＦＥＴではとくに、チャネリングという現
象が生ずる。チャネリングはこの種デバイスを試験する
際に用いられる比較的高温度のバーンインでデバイスが
漏洩を生じやすくなって起こる。すなわち、ゲート領域
とソース領域との間の電圧（ＶGS）が零になっても電流
の流れを生じさせる小さいチャンネルが形成されるので
ある。ＭＯＳＦＥＴをオフにしようとしてＶGSを零にし
ても、低電流が流れ続けてトランジスタの特性を変化さ
せ、トランジスタをオンにしてトランジスタを使用不可
能にし無駄な電力消費を生ずるので不都合である。
ＦＥＴ（金属酸化物半導体電界効果トランジスタ）は半
導体基板内のトレンチに形成したゲート電極を備える周
知の型のトランジスタである。ＭＯＳＦＥＴはＰチャン
ネル型かＮチャンネル型かのどちらかである。Ｐチャン
ネル型ＭＯＳＦＥＴではとくに、チャネリングという現
象が生ずる。チャネリングはこの種デバイスを試験する
際に用いられる比較的高温度のバーンインでデバイスが
漏洩を生じやすくなって起こる。すなわち、ゲート領域
とソース領域との間の電圧（ＶGS）が零になっても電流
の流れを生じさせる小さいチャンネルが形成されるので
ある。ＭＯＳＦＥＴをオフにしようとしてＶGSを零にし
ても、低電流が流れ続けてトランジスタの特性を変化さ
せ、トランジスタをオンにしてトランジスタを使用不可
能にし無駄な電力消費を生ずるので不都合である。
【０００３】チャネリングは酸化膜およびその直下の基
板上面部分の中の固定の電荷の量に左右される。この種
の固定電荷は酸化工程で空乏化される。しかし、この空
乏化が反転（チャネリング）を可能にする。バーンイン
温度を高くすると、トランジスタのエッジを覆っている
酸化物層の中の電荷を動かしてチャネリングをさらに悪
化させると考えられる。これは酸化工程中に基板主表面
からホウ素が分離することに起因するものであり、この
ホウ素が原因で基板主表面のＰ型電荷が少なくなるので
ある。低濃度不純物拡散を受けたＰ型表面は、そのＰ型
表面を覆う誘電体（大部分は二酸化シリコン）中の正電
荷によってＮ型表面に反転する。したがって、Ｎ型「表
皮層」がダイの各エッジのスクライブ線に延びる形で形
成される。この高抵抗（導電性）表皮層のスクライブエ
ッジに至る通路がチャネリング効果を生じ、この効果は
単結晶基板でもエピタキシャル層基板でも起こる。ホウ
素をドーパントとした場合にこれが問題になることが判
った。
板上面部分の中の固定の電荷の量に左右される。この種
の固定電荷は酸化工程で空乏化される。しかし、この空
乏化が反転（チャネリング）を可能にする。バーンイン
温度を高くすると、トランジスタのエッジを覆っている
酸化物層の中の電荷を動かしてチャネリングをさらに悪
化させると考えられる。これは酸化工程中に基板主表面
からホウ素が分離することに起因するものであり、この
ホウ素が原因で基板主表面のＰ型電荷が少なくなるので
ある。低濃度不純物拡散を受けたＰ型表面は、そのＰ型
表面を覆う誘電体（大部分は二酸化シリコン）中の正電
荷によってＮ型表面に反転する。したがって、Ｎ型「表
皮層」がダイの各エッジのスクライブ線に延びる形で形
成される。この高抵抗（導電性）表皮層のスクライブエ
ッジに至る通路がチャネリング効果を生じ、この効果は
単結晶基板でもエピタキシャル層基板でも起こる。ホウ
素をドーパントとした場合にこれが問題になることが判
った。
【０００４】この種のチャネリングは低電圧動作のＰチ
ャンネルトランジスタでは一般に問題にならないが、３
０ボルト以上、とくに６０ボルト以上の高電圧で動作す
るＰチャンネルトランジスタでは問題になる。基板上部
におけるホウ素空乏化効果は高電圧トランジスタ、すな
わち高いエピタキシャル層抵抗率を通常有する高電圧ト
ランジスタにおいて大きくなる。低抵抗率エピタキシャ
ル層は高電圧デバイスでなく低電圧ＰチャンネルＤＭＯ
Ｓデバイスで用いられるので、低電圧デバイスは高電圧
デバイスよりもチャネリングを生じにくい。すなわち、
チャネリングは主としてパワー（高電圧）トランジスタ
の問題である。
ャンネルトランジスタでは一般に問題にならないが、３
０ボルト以上、とくに６０ボルト以上の高電圧で動作す
るＰチャンネルトランジスタでは問題になる。基板上部
におけるホウ素空乏化効果は高電圧トランジスタ、すな
わち高いエピタキシャル層抵抗率を通常有する高電圧ト
ランジスタにおいて大きくなる。低抵抗率エピタキシャ
ル層は高電圧デバイスでなく低電圧ＰチャンネルＤＭＯ
Ｓデバイスで用いられるので、低電圧デバイスは高電圧
デバイスよりもチャネリングを生じにくい。すなわち、
チャネリングは主としてパワー（高電圧）トランジスタ
の問題である。
【０００５】図１はＰ+ 拡散した基板下部１０と例えば
エピタキシャル層で形成されるＰ-拡散した基板上部１
２とを有する従来技術のＭＯＳＦＥＴのターミネーショ
ン（周縁）部を示す。すなわち、図１はトランジスタの
ターミネーション部だけを示したものである。導電性ゲ
ート電極を保持する他のトレンチ、ソース領域、本体領
域、およびそれらと関連するメタライズ層などのトラン
ジスタの能動部分は図示してないが、それらはいずれも
従来技術による構成と同じである。エピタキシャル層１
２の中にＮ+ 拡散層１４を形成し、その層１４の中に形
成したトレンチ１６の内壁に絶縁ゲート酸化物層１８お
よび多結晶シリコンの導電性指状ゲート電極２０を形成
する。この導電性指状ゲート電極２０の一部はエピタキ
シャル層１２の主表面から外に出ている。
エピタキシャル層で形成されるＰ-拡散した基板上部１
２とを有する従来技術のＭＯＳＦＥＴのターミネーショ
ン（周縁）部を示す。すなわち、図１はトランジスタの
ターミネーション部だけを示したものである。導電性ゲ
ート電極を保持する他のトレンチ、ソース領域、本体領
域、およびそれらと関連するメタライズ層などのトラン
ジスタの能動部分は図示してないが、それらはいずれも
従来技術による構成と同じである。エピタキシャル層１
２の中にＮ+ 拡散層１４を形成し、その層１４の中に形
成したトレンチ１６の内壁に絶縁ゲート酸化物層１８お
よび多結晶シリコンの導電性指状ゲート電極２０を形成
する。この導電性指状ゲート電極２０の一部はエピタキ
シャル層１２の主表面から外に出ている。
【０００６】薄いゲート酸化物層２４でエピタキシャル
層１２の主表面の大部分を絶縁し、その主表面の一部を
膜厚の大きいフィールド酸化物層２２で絶縁している。
金属コンタクト２８が基板領域１４とのコンタクトを形
成する。トランジスタ全体を覆って不活性化（ＢＰＳ
Ｇ）層３０を形成する。この集積回路基板のターミネー
ション領域（エッジ）を覆うようにスクライブ線３８、
すなわちこの図における基板の右端部を画するスクライ
ブ線に達する多結晶シリコンフィールドプレート２６を
設ける。この構成におけるチャンネルストップ効果はフ
ィールドプレート２６によるものだけであり、これだけ
では、ゲート酸化物の膜厚が大きい場合やエピタキシャ
ル層抵抗率の大きい高電圧デバイスの場合などに不十分
であることが判った。
層１２の主表面の大部分を絶縁し、その主表面の一部を
膜厚の大きいフィールド酸化物層２２で絶縁している。
金属コンタクト２８が基板領域１４とのコンタクトを形
成する。トランジスタ全体を覆って不活性化（ＢＰＳ
Ｇ）層３０を形成する。この集積回路基板のターミネー
ション領域（エッジ）を覆うようにスクライブ線３８、
すなわちこの図における基板の右端部を画するスクライ
ブ線に達する多結晶シリコンフィールドプレート２６を
設ける。この構成におけるチャンネルストップ効果はフ
ィールドプレート２６によるものだけであり、これだけ
では、ゲート酸化物の膜厚が大きい場合やエピタキシャ
ル層抵抗率の大きい高電圧デバイスの場合などに不十分
であることが判った。
【０００７】この問題はすでに認識され、プレーナ（ト
レンチなしの）ＭＯＳＦＥＴについては解決策が開発さ
れている。その解決策によると、各集積回路基板のエッ
ジ（各トランジスタの周囲の）に、不純物拡散した領域
（図示してない）を含むターミネーション構造を形成す
る。このエッジターミネーションは、Ｎチャンネルトラ
ンジスタのためのＮ+ 拡散したチャンネルストップ領域
（またはＰチャンネルトランジスタのためのＰ拡散した
チャンネルストップ領域）を形成するために、余分のマ
スク工程を要する。集積回路ダイのエッジ沿いに形成し
た拡散領域から成るこのチャンネルストップ構造は、余
分のＰ型ドーパントの供給によるＰ型ドーパント空乏化
の解消によりチャネリング現象を防止するものとして知
られている。この拡散領域チャンネルストップはプレー
ナトランジスタには有効であるが、チャンネルストップ
領域をまず画し、次にその領域を実際に形成するのに、
余分のマスク工程および余分のイオン打込み工程を要す
るので、かなり不利である。すなわち、それだけコスト
が上昇するからである。したがって、主プロセスの流れ
以外の余分の工程を実質的に必要としないトレンチ型Ｍ
ＯＳＦＥＴ用のチャンネルストップが必要とされる。
レンチなしの）ＭＯＳＦＥＴについては解決策が開発さ
れている。その解決策によると、各集積回路基板のエッ
ジ（各トランジスタの周囲の）に、不純物拡散した領域
（図示してない）を含むターミネーション構造を形成す
る。このエッジターミネーションは、Ｎチャンネルトラ
ンジスタのためのＮ+ 拡散したチャンネルストップ領域
（またはＰチャンネルトランジスタのためのＰ拡散した
チャンネルストップ領域）を形成するために、余分のマ
スク工程を要する。集積回路ダイのエッジ沿いに形成し
た拡散領域から成るこのチャンネルストップ構造は、余
分のＰ型ドーパントの供給によるＰ型ドーパント空乏化
の解消によりチャネリング現象を防止するものとして知
られている。この拡散領域チャンネルストップはプレー
ナトランジスタには有効であるが、チャンネルストップ
領域をまず画し、次にその領域を実際に形成するのに、
余分のマスク工程および余分のイオン打込み工程を要す
るので、かなり不利である。すなわち、それだけコスト
が上昇するからである。したがって、主プロセスの流れ
以外の余分の工程を実質的に必要としないトレンチ型Ｍ
ＯＳＦＥＴ用のチャンネルストップが必要とされる。
【０００８】
【課題を解決するための手段】この発明によると、トレ
ンチ型ＭＯＳＦＥＴ用のチャンネルストップ領域を形成
できる。このチャンネルストップ領域の形成は余分のマ
スク形成工程を必要としない。この発明による第１の型
のチャンネルストップでは、能動領域形成用のマスク工
程のあと全面的ホウ素イオン打込みを行って、半導体デ
バイス能動部の周縁部沿いにＰ拡散領域を形成する。こ
の拡散領域が有効なチャンネルストップとなる。このチ
ャンネルストップを覆って、ターミネーション領域機能
強化のための拡散ずみの多結晶シリコンなどによるフィ
ールドプレートを形成する。このチャンネルストップ領
域は上記フィールド酸化物層をマスクとするイオン打込
みによって形成するので余分のマスク工程は不要であ
る。
ンチ型ＭＯＳＦＥＴ用のチャンネルストップ領域を形成
できる。このチャンネルストップ領域の形成は余分のマ
スク形成工程を必要としない。この発明による第１の型
のチャンネルストップでは、能動領域形成用のマスク工
程のあと全面的ホウ素イオン打込みを行って、半導体デ
バイス能動部の周縁部沿いにＰ拡散領域を形成する。こ
の拡散領域が有効なチャンネルストップとなる。このチ
ャンネルストップを覆って、ターミネーション領域機能
強化のための拡散ずみの多結晶シリコンなどによるフィ
ールドプレートを形成する。このチャンネルストップ領
域は上記フィールド酸化物層をマスクとするイオン打込
みによって形成するので余分のマスク工程は不要であ
る。
【０００９】また、この発明によると、トランジスタの
ターミネーション領域におけるチャンネルストップの形
成は、そのターミネーション領域にトレンチを形成し、
そのトレンチに絶縁層を形成し、そのトレンチを導電性
材料で充填することによっても行うことができる。この
付加的トレンチはトランジスタ能動部のトレンチ型ゲー
ト電極の形成と同じ工程で形成され、半導体デバイスの
周縁部で有効なチャンネルストップを提供する。トレン
チ内のゲート酸化膜は基板主表面上に形成したフィール
ド酸化物層よりも薄いので、トレンチ側壁のシリコン表
面における不純物濃度は基板主表面のそれよりも高い。
ターミネーション領域におけるチャンネルストップの形
成は、そのターミネーション領域にトレンチを形成し、
そのトレンチに絶縁層を形成し、そのトレンチを導電性
材料で充填することによっても行うことができる。この
付加的トレンチはトランジスタ能動部のトレンチ型ゲー
ト電極の形成と同じ工程で形成され、半導体デバイスの
周縁部で有効なチャンネルストップを提供する。トレン
チ内のゲート酸化膜は基板主表面上に形成したフィール
ド酸化物層よりも薄いので、トレンチ側壁のシリコン表
面における不純物濃度は基板主表面のそれよりも高い。
【００１０】もう一つの実施例では、上述のトレンチ型
チャンネルストップとマスクなしイオン打込みによるチ
ャンネルストップとを組み合わせて用い、チャネリング
防止効果を最大にしている。さらにもう一つの実施例に
おいては、トレンチ型チャンネルストップのトレンチを
ダイのエッジに達するように形成する。ウェーハからダ
イをスクライブにより切り分ける際に上記チャンネルス
トップがトランジスタのドレイン領域に短絡するので、
チャンネルストップ効果がさらに高まる。二つ以上のト
レンチ型チャンネルストップを設けることもできる。
チャンネルストップとマスクなしイオン打込みによるチ
ャンネルストップとを組み合わせて用い、チャネリング
防止効果を最大にしている。さらにもう一つの実施例に
おいては、トレンチ型チャンネルストップのトレンチを
ダイのエッジに達するように形成する。ウェーハからダ
イをスクライブにより切り分ける際に上記チャンネルス
トップがトランジスタのドレイン領域に短絡するので、
チャンネルストップ効果がさらに高まる。二つ以上のト
レンチ型チャンネルストップを設けることもできる。
【００１１】
【発明の実施の形態】図２は図１の従来技術のＭＯＳＦ
ＥＴと同じ構成要素を有するＭＯＳＦＥＴの断面図を示
し、それら共通の構成要素には図１と同じ参照数字が付
けてある。図２の左側には、ゲート酸化膜６６を表面に
形成し通常多結晶シリコンから成る導電性ゲート電極６
８を充填したトレンチ６４を含むトランジスタの能動部
が示してある。トレンチ６４の上部近傍およびエピタキ
シャル層１２の上部にはＰ+ 拡散したソース領域７２が
あり、この領域７２に対してはソースメタライズ層２
８、すなわちＮ+ 拡散領域１４にもコンタクトとして作
用するメタライズ層２８がコンタクトを形成する。領域
１４は領域７２の直下にＮ拡散領域を含む。この実施例
から理解されるとおり、指状ゲートメタライズ層２８は
トランジスタの能動部を囲んで指状ゲート領域との間に
コンタクトを形成する拡散ずみ多結晶シリコン２０に接
続される。この図には、多結晶シリコン層２０ａの他の
部分、ＢＰＳＧ層３０ａ、３０ｂ、３０ｄおよび３０ｅ
やソース基板間コンタクト２８および領域１４との間の
コンタクト２８ｂなども示してある。図の右端には、ス
クライブ線３８が示してある。
ＥＴと同じ構成要素を有するＭＯＳＦＥＴの断面図を示
し、それら共通の構成要素には図１と同じ参照数字が付
けてある。図２の左側には、ゲート酸化膜６６を表面に
形成し通常多結晶シリコンから成る導電性ゲート電極６
８を充填したトレンチ６４を含むトランジスタの能動部
が示してある。トレンチ６４の上部近傍およびエピタキ
シャル層１２の上部にはＰ+ 拡散したソース領域７２が
あり、この領域７２に対してはソースメタライズ層２
８、すなわちＮ+ 拡散領域１４にもコンタクトとして作
用するメタライズ層２８がコンタクトを形成する。領域
１４は領域７２の直下にＮ拡散領域を含む。この実施例
から理解されるとおり、指状ゲートメタライズ層２８は
トランジスタの能動部を囲んで指状ゲート領域との間に
コンタクトを形成する拡散ずみ多結晶シリコン２０に接
続される。この図には、多結晶シリコン層２０ａの他の
部分、ＢＰＳＧ層３０ａ、３０ｂ、３０ｄおよび３０ｅ
やソース基板間コンタクト２８および領域１４との間の
コンタクト２８ｂなども示してある。図の右端には、ス
クライブ線３８が示してある。
【００１２】この発明による図２のＭＯＳＦＥＴには、
もっとも重要な素子として、トランジスタのターミネー
ション領域（図の右側）にトレンチ４０が形成してあ
る。トレンチ４０の中には薄いゲート酸化物絶縁層４２
が形成され、拡散ずみの多結晶シリコンから成る導電性
充填物４４が配置され、その充填物の一部は基板１２の
主表面を覆うように延びて導電性フィールドプレート２
６を形成している。この構成でダイ（ＩＣチップまたは
個別コンポーネント）のエッジ（周縁）におけるチャン
ネルストップを形成する。
もっとも重要な素子として、トランジスタのターミネー
ション領域（図の右側）にトレンチ４０が形成してあ
る。トレンチ４０の中には薄いゲート酸化物絶縁層４２
が形成され、拡散ずみの多結晶シリコンから成る導電性
充填物４４が配置され、その充填物の一部は基板１２の
主表面を覆うように延びて導電性フィールドプレート２
６を形成している。この構成でダイ（ＩＣチップまたは
個別コンポーネント）のエッジ（周縁）におけるチャン
ネルストップを形成する。
【００１３】上述の構造から容易に理解されるとおり、
トレンチ４０とこれに付随する構成部分４２および４４
は能動部トレンチ１６、絶縁層１８およびゲート電極２
０の形成と同じ工程でそれぞれ形成される。したがっ
て、ターミネーション領域のトレンチの形成には余分の
マスク工程その他の工程は不要であり、このターミネー
ション構造は慣用の加工プロセスに完全に適合する。チ
ャンネルストップ構造４０、４２および４４はチャネリ
ング効果を中断させ、同効果を抑制または除去する。こ
の作用の達成には、ゲート酸化物層２４の一部を形成し
トレンチ４０の側壁を覆う絶縁酸化物薄膜４２がフィー
ルド酸化物層よりもずっと薄いことが寄与している。エ
ピタキシャル層１２の上部から酸化物層４０へのホウ素
イオンの空乏化がフィールド酸化膜層２２への空乏化よ
りも少ない方が、トレンチ４０近傍のエピタキシャル層
１２中のホウ素イオンの拡散濃度を十分高くし、チャネ
リングを防止するのに有利である。
トレンチ４０とこれに付随する構成部分４２および４４
は能動部トレンチ１６、絶縁層１８およびゲート電極２
０の形成と同じ工程でそれぞれ形成される。したがっ
て、ターミネーション領域のトレンチの形成には余分の
マスク工程その他の工程は不要であり、このターミネー
ション構造は慣用の加工プロセスに完全に適合する。チ
ャンネルストップ構造４０、４２および４４はチャネリ
ング効果を中断させ、同効果を抑制または除去する。こ
の作用の達成には、ゲート酸化物層２４の一部を形成し
トレンチ４０の側壁を覆う絶縁酸化物薄膜４２がフィー
ルド酸化物層よりもずっと薄いことが寄与している。エ
ピタキシャル層１２の上部から酸化物層４０へのホウ素
イオンの空乏化がフィールド酸化膜層２２への空乏化よ
りも少ない方が、トレンチ４０近傍のエピタキシャル層
１２中のホウ素イオンの拡散濃度を十分高くし、チャネ
リングを防止するのに有利である。
【００１４】図２に示したトレンチ型チャンネルストッ
プは、チャネリング効果の原因となるキャリアをトレン
チ４０の側壁沿いに基板深く浸入させ、図１の従来技術
による構成におけるようなエピタキシャル層１２の表面
沿いの流れだけに留まらせることはない。これによって
トレンチ沿いのキャリア通路が長くなり、チャネリング
を抑止するので有利である。また、チャネリング効果を
生ずるキャリアについての基板有効表面はトレンチ４０
の側壁沿いにある。この有効表面はフィールド酸化膜形
成時の酸化工程にかけられないので、エピタキシャル層
１２の主表面ほどには諸工程を経ることがなく比較的
「新鮮」な状態に留まる。したがって、トレンチ４０の
側壁沿いのＰ型イオンの濃度は比較的高く、チャネリン
グ効果をさらに抑制する。
プは、チャネリング効果の原因となるキャリアをトレン
チ４０の側壁沿いに基板深く浸入させ、図１の従来技術
による構成におけるようなエピタキシャル層１２の表面
沿いの流れだけに留まらせることはない。これによって
トレンチ沿いのキャリア通路が長くなり、チャネリング
を抑止するので有利である。また、チャネリング効果を
生ずるキャリアについての基板有効表面はトレンチ４０
の側壁沿いにある。この有効表面はフィールド酸化膜形
成時の酸化工程にかけられないので、エピタキシャル層
１２の主表面ほどには諸工程を経ることがなく比較的
「新鮮」な状態に留まる。したがって、トレンチ４０の
側壁沿いのＰ型イオンの濃度は比較的高く、チャネリン
グ効果をさらに抑制する。
【００１５】トレンチ４０はエッジ３８から通常約１０
ミクロン程度の特定プロセスデザインルールによる所要
距離を隔てて設ける。多結晶シリコンプレート２６は
「スクライバ通路」エッジ３８経由でドレイン領域（基
板１０）に短絡するのが有利である。もう一つの実施例
ではターミネーション領域に導電性多結晶シリコンでそ
れぞれ充填した多数のチャンネルストップ用トレンチを
設けてチャンネルストップ効果を強める。この発明によ
るもう一つのチャンネルストップ構造を図３に示す。こ
の図においても、図１および図２と共通な構成要素は同
じ参照数字を付けて示す。図３の構成にはトレンチはな
く、その代わり、ターミネーション領域に形成したＰ拡
散領域とこれを覆う多結晶フィールドプレート２６とに
よって構成されるマスクなし拡散チャンネルストップ領
域５０によりチャンネルストップを形成する。このチャ
ンネルストップ領域５０は、マスク工程なしで、ＬＯＣ
ＯＳ領域またはマスクによりパターニングした領域であ
るフィールド酸化物領域２２の形成のあと全面的ドーパ
ント（ホウ素）イオン打込みにより形成するのが有利で
ある。通常ホウ素のイオン打込みによるこのＰ型拡散領
域５０はＰ型イオンの表面濃度を増加させ、その上を覆
う酸化物層の形成に起因するイオンの損失を補償する。
ホウ素の照射量レベルは通常５Ｅ１１乃至２Ｅ１２／ｃ
ｍ2 である。これは、チャンネルストップ領域５０をエ
ピタキシャル層１２の主表面近傍のみに形成することを
狙っているので、低エネルギー照射量である。
ミクロン程度の特定プロセスデザインルールによる所要
距離を隔てて設ける。多結晶シリコンプレート２６は
「スクライバ通路」エッジ３８経由でドレイン領域（基
板１０）に短絡するのが有利である。もう一つの実施例
ではターミネーション領域に導電性多結晶シリコンでそ
れぞれ充填した多数のチャンネルストップ用トレンチを
設けてチャンネルストップ効果を強める。この発明によ
るもう一つのチャンネルストップ構造を図３に示す。こ
の図においても、図１および図２と共通な構成要素は同
じ参照数字を付けて示す。図３の構成にはトレンチはな
く、その代わり、ターミネーション領域に形成したＰ拡
散領域とこれを覆う多結晶フィールドプレート２６とに
よって構成されるマスクなし拡散チャンネルストップ領
域５０によりチャンネルストップを形成する。このチャ
ンネルストップ領域５０は、マスク工程なしで、ＬＯＣ
ＯＳ領域またはマスクによりパターニングした領域であ
るフィールド酸化物領域２２の形成のあと全面的ドーパ
ント（ホウ素）イオン打込みにより形成するのが有利で
ある。通常ホウ素のイオン打込みによるこのＰ型拡散領
域５０はＰ型イオンの表面濃度を増加させ、その上を覆
う酸化物層の形成に起因するイオンの損失を補償する。
ホウ素の照射量レベルは通常５Ｅ１１乃至２Ｅ１２／ｃ
ｍ2 である。これは、チャンネルストップ領域５０をエ
ピタキシャル層１２の主表面近傍のみに形成することを
狙っているので、低エネルギー照射量である。
【００１６】これは全面的イオン打込みであってエピタ
キシャル層１２の主表面全体に及ぶが、能動部１４に対
する悪影響はない。すなわち、Ｐ- 拡散は領域１４中の
Ｎ型ドーパント濃度がずっと高いことによって効果帳消
しになるからである。領域５０に対するＰ型打込みイオ
ンの照射エネルギーレベルの上限値は領域１４のＮ型ド
ーパントの照射レベルの半分である（しかし、これは限
定的でない）。（打込みイオンの照射エネルギーレベル
の例を挙げると、領域５０については５Ｅ１１、領域１
４については２Ｅ１３である）。チャンネルストップ埋
込み層５０の通常の幅は１．０ミクロン（μｍ）よりも
大きく、通常の深さは０．１ミクロンよりも大きい。フ
ィールドプレートの通常の厚みは１０乃至２０ミクロン
である。この発明による上述の方法および構造はＭＯＳ
ＦＥＴに限られず、バイポーラトランジスタ、ＩＧＢＴ
およびチャネリングが問題になる通常３０ボルト以上の
高電圧領域で動作するそれら以外のデバイスにも適合す
る。
キシャル層１２の主表面全体に及ぶが、能動部１４に対
する悪影響はない。すなわち、Ｐ- 拡散は領域１４中の
Ｎ型ドーパント濃度がずっと高いことによって効果帳消
しになるからである。領域５０に対するＰ型打込みイオ
ンの照射エネルギーレベルの上限値は領域１４のＮ型ド
ーパントの照射レベルの半分である（しかし、これは限
定的でない）。（打込みイオンの照射エネルギーレベル
の例を挙げると、領域５０については５Ｅ１１、領域１
４については２Ｅ１３である）。チャンネルストップ埋
込み層５０の通常の幅は１．０ミクロン（μｍ）よりも
大きく、通常の深さは０．１ミクロンよりも大きい。フ
ィールドプレートの通常の厚みは１０乃至２０ミクロン
である。この発明による上述の方法および構造はＭＯＳ
ＦＥＴに限られず、バイポーラトランジスタ、ＩＧＢＴ
およびチャネリングが問題になる通常３０ボルト以上の
高電圧領域で動作するそれら以外のデバイスにも適合す
る。
【００１７】図４はＰ拡散したチャンネルストップ領域
５０とトレンチ型チャンネルストップ４０とを一つのデ
バイス中で組み合わせた構成を示す。この組合せによる
とチャネリングが解消されることが見出された。この実
施例の場合は、通常領域５０をトレンチ１６および４０
の形成前に埋込み形成して、トレンチ４０が既に形成ず
みのＰ拡散チャンネルストップ領域５０を貫通して下向
きに延びるようにする。図３に示すとおり、領域５０の
全面的ホウ素打込みは領域１４形成のためのＮ型打込み
の前に行う。
５０とトレンチ型チャンネルストップ４０とを一つのデ
バイス中で組み合わせた構成を示す。この組合せによる
とチャネリングが解消されることが見出された。この実
施例の場合は、通常領域５０をトレンチ１６および４０
の形成前に埋込み形成して、トレンチ４０が既に形成ず
みのＰ拡散チャンネルストップ領域５０を貫通して下向
きに延びるようにする。図３に示すとおり、領域５０の
全面的ホウ素打込みは領域１４形成のためのＮ型打込み
の前に行う。
【００１８】図５はこの発明による半導体ウェーハの一
部の平面図を示す。この図には各々が少なくとも一つの
ＭＯＳＦＥＴ（図示せず）を含む四つのダイ６０ａ、６
０ｂ、６０ｃおよび６０ｄ（ウェーハからのスクライブ
切分け前）が示してある（これらＭＯＳＦＥＴの各々が
実際には互いに接続された多数のトランジスタセルで通
常構成されることが理解されよう。なお、上記ダイの各
々は個別のＭＯＳＦＥＴでもＩＣ上のＭＯＳＦＥＴでも
よい）。ダイ６０ａについてはそれぞれ４０ａで表示さ
れダイ６０ａの周縁部沿いに設けられた四つのトレンチ
セグメントが示してある。これらトレンチセグメント４
０ａは図２または図４のトレンチ４０に対応する（この
図はスクライブ線に対するチャンネルストップトレンチ
の位置を示すことだけを目的とするものであるから、上
記以外の構成素子は示してない）。スクライブ線はスク
ライブ通路３８ａおよび３８ｂで画され、それら二つだ
けが図示してある。図示の構造から明らかなとおり、四
つのダイ６０ａ、６０ｂ、６０ｃおよび６０ｄの各々の
トレンチセグメント４０ａ、４０ｂ、４０ｃおよび４０
ｄはスクライブ通路３８ａおよび３８ｂのエッジのすぐ
内側に形成し、それらトレンチが図示のとおりダイの角
部でスクライブ通路を横断するようにする。トレンチが
このようにスクライブ通路を横断することによってチャ
ンネルストップトレンチ内の導電性部材（例えば図２の
４４）がスクライブ線でドレイン領域に確実に短絡され
るようにする。図５のトレンチセグメント４０ａ、４０
ｂ、４０ｃおよび４０ｄは長方形を成すように図示して
あるが、これは必須でなく、この発明による他のトレン
チ構成も使えることが理解されよう。すなわち、これら
トランジスタは八角形、十角形、円形、直線状など任意
の形状をとり得る。
部の平面図を示す。この図には各々が少なくとも一つの
ＭＯＳＦＥＴ（図示せず）を含む四つのダイ６０ａ、６
０ｂ、６０ｃおよび６０ｄ（ウェーハからのスクライブ
切分け前）が示してある（これらＭＯＳＦＥＴの各々が
実際には互いに接続された多数のトランジスタセルで通
常構成されることが理解されよう。なお、上記ダイの各
々は個別のＭＯＳＦＥＴでもＩＣ上のＭＯＳＦＥＴでも
よい）。ダイ６０ａについてはそれぞれ４０ａで表示さ
れダイ６０ａの周縁部沿いに設けられた四つのトレンチ
セグメントが示してある。これらトレンチセグメント４
０ａは図２または図４のトレンチ４０に対応する（この
図はスクライブ線に対するチャンネルストップトレンチ
の位置を示すことだけを目的とするものであるから、上
記以外の構成素子は示してない）。スクライブ線はスク
ライブ通路３８ａおよび３８ｂで画され、それら二つだ
けが図示してある。図示の構造から明らかなとおり、四
つのダイ６０ａ、６０ｂ、６０ｃおよび６０ｄの各々の
トレンチセグメント４０ａ、４０ｂ、４０ｃおよび４０
ｄはスクライブ通路３８ａおよび３８ｂのエッジのすぐ
内側に形成し、それらトレンチが図示のとおりダイの角
部でスクライブ通路を横断するようにする。トレンチが
このようにスクライブ通路を横断することによってチャ
ンネルストップトレンチ内の導電性部材（例えば図２の
４４）がスクライブ線でドレイン領域に確実に短絡され
るようにする。図５のトレンチセグメント４０ａ、４０
ｂ、４０ｃおよび４０ｄは長方形を成すように図示して
あるが、これは必須でなく、この発明による他のトレン
チ構成も使えることが理解されよう。すなわち、これら
トランジスタは八角形、十角形、円形、直線状など任意
の形状をとり得る。
【００１９】この発明による上述の構成の製造は慣用の
プロセスにより容易に行い得ることが理解されよう。図
２に示したトレンチ型チャンネルの形成はこの明細書に
は詳述しない。上述のとおり、トレンチ４０、トレンチ
絶縁用被膜４２、導電性トレンチ充填体４４および構成
部分１６、１８および２０の形成は、トランジスタ能動
部内の対応素子の形成のための一連の工程に含まれ、関
連のマスクを構成部分４０、４２および４４を画するよ
うに適合させるだけですむ。したがって、トレンチ型チ
ャンネルストップの製造についてもこれ以上は詳述しな
い。図３および図４に示した埋込みＰ拡散チャンネルス
トップ領域５０の製造方法の一つを次に述べる。このよ
うな構成はこの発明によりこれ以外の方法でも形成でき
ることを理解されたい。また、トランジスタの対応能動
部分の形成のための対応の工程は、慣用の工程により下
記工程と並行して進め得るので詳述しない。
プロセスにより容易に行い得ることが理解されよう。図
２に示したトレンチ型チャンネルの形成はこの明細書に
は詳述しない。上述のとおり、トレンチ４０、トレンチ
絶縁用被膜４２、導電性トレンチ充填体４４および構成
部分１６、１８および２０の形成は、トランジスタ能動
部内の対応素子の形成のための一連の工程に含まれ、関
連のマスクを構成部分４０、４２および４４を画するよ
うに適合させるだけですむ。したがって、トレンチ型チ
ャンネルストップの製造についてもこれ以上は詳述しな
い。図３および図４に示した埋込みＰ拡散チャンネルス
トップ領域５０の製造方法の一つを次に述べる。このよ
うな構成はこの発明によりこれ以外の方法でも形成でき
ることを理解されたい。また、トランジスタの対応能動
部分の形成のための対応の工程は、慣用の工程により下
記工程と並行して進め得るので詳述しない。
【００２０】図６ａから始めると、慣用のＰ+ 拡散した
基板１０の表面にＰ- 拡散したエピタキシャル層１２を
形成する（図６ａもそれ以外の図も縮尺に忠実に従って
いない）。図６ｂにおいて、慣用のフィールド酸化物Ｌ
ＯＣＯＳマスク層５８を形成し、エピタキシャル層１２
の主表面をパターニングする。次に、図６ｃにおいてマ
スク５８のない部位でのシリコンの局部酸化によりフィ
ールド酸化物層を成長させ、次にマスク５８を除去す
る。フィールド酸化物層２２を、エピタキシャル層１２
の表面全体に成長させ、マスクを施したのちマスクのな
い部分をエッチングで除去して形成することもできるこ
とが理解されよう。図６ｄにおいて、上述のとおり、照
射量５Ｅ１１乃至２Ｅ１２／ｃｍ2 で領域５０の全面的
ホウ素イオン打込みを行い、それによってＰ拡散した領
域５０ｂをも形成する。領域５０および５０ｂは相対的
に低濃度で拡散した領域である。これら領域は約０．１
ミクロン以上の深さまで形成される。
基板１０の表面にＰ- 拡散したエピタキシャル層１２を
形成する（図６ａもそれ以外の図も縮尺に忠実に従って
いない）。図６ｂにおいて、慣用のフィールド酸化物Ｌ
ＯＣＯＳマスク層５８を形成し、エピタキシャル層１２
の主表面をパターニングする。次に、図６ｃにおいてマ
スク５８のない部位でのシリコンの局部酸化によりフィ
ールド酸化物層を成長させ、次にマスク５８を除去す
る。フィールド酸化物層２２を、エピタキシャル層１２
の表面全体に成長させ、マスクを施したのちマスクのな
い部分をエッチングで除去して形成することもできるこ
とが理解されよう。図６ｄにおいて、上述のとおり、照
射量５Ｅ１１乃至２Ｅ１２／ｃｍ2 で領域５０の全面的
ホウ素イオン打込みを行い、それによってＰ拡散した領
域５０ｂをも形成する。領域５０および５０ｂは相対的
に低濃度で拡散した領域である。これら領域は約０．１
ミクロン以上の深さまで形成される。
【００２１】次に図６ｅにおいて慣用のマスク層６０を
形成し、これによってＮ+ 拡散の本体領域１８を画し、
この領域にイオン打込みおよび埋込みを施してＮ+ 拡散
領域１４を形成する。この領域１４は相対的に高いＮ+
不純物濃度を有し、したがって、領域５０ｂ、すなわち
この段階では実効的にすでに消滅している領域５０ｂの
Ｐ拡散を帳消しにする。次にマスク層６０を慣用的手法
により除去する。次に図６ｆにおいて、マスク工程（図
示してない）および慣用のトレンチ１６形成のためのエ
ッチング工程により、トレンチ１６を従来技術により形
成する。これら以外の工程、すなわち図３に示したゲー
ト酸化物層１８、拡散ずみの多結晶シリコン層２０およ
び２６、金属層２８、および覆いとなるＢＰＳＧ層３０
などの形成のための工程はいずれも慣用技術によること
ができるので図示してない。
形成し、これによってＮ+ 拡散の本体領域１８を画し、
この領域にイオン打込みおよび埋込みを施してＮ+ 拡散
領域１４を形成する。この領域１４は相対的に高いＮ+
不純物濃度を有し、したがって、領域５０ｂ、すなわち
この段階では実効的にすでに消滅している領域５０ｂの
Ｐ拡散を帳消しにする。次にマスク層６０を慣用的手法
により除去する。次に図６ｆにおいて、マスク工程（図
示してない）および慣用のトレンチ１６形成のためのエ
ッチング工程により、トレンチ１６を従来技術により形
成する。これら以外の工程、すなわち図３に示したゲー
ト酸化物層１８、拡散ずみの多結晶シリコン層２０およ
び２６、金属層２８、および覆いとなるＢＰＳＧ層３０
などの形成のための工程はいずれも慣用技術によること
ができるので図示してない。
【００２２】図３または図４に示した構造を形成するた
めの代替的工程（図示してない）は次のとおりである。 １．表面にエピタキシャル層１２を形成した基板１０か
ら始めて、そのエピタキシャル層１２の主表面にマスク
層を形成し、Ｎ+ 領域１４を画するようにそのマスク層
をパターニングする。 ２．領域１４形成のためにＮ+ イオン打込みを行う。 ３．Ｎ+ イオンを拡散し、同時に膜厚の大きいフィール
ド酸化物膜を成長させる（これはＬＯＣＯＳ工程ではな
い）。 ４．トランジスタの能動部分を画するようにマスク層を
形成し、このマスク層をパターニングし、上記膜厚の大
きいフィールド酸化膜をそのパターニングしたマスク層
を通じて選択的にエッチングして除去する。 ５．Ｐ拡散のための全面的イオン打込みを行い、Ｐ拡散
領域５０を形成する。 ６．前記主表面を覆って硬いマスク層を形成し、このマ
スク層をパターニングしてトレンチの位置を画する。次
に、慣用技術によるエッチングによりトレンチを形成す
る。 ７．最後にゲート酸化物層、多結晶シリコン導電性層、
ＢＰＳＧ層およびメタライズ層を形成しパターニングす
る。 上述の説明は例示のためのものであって限定的なもので
はなく、記載した構造にも方法にも種々の変形が可能で
あることは当業者に明らかであり、それら変形は特許請
求の範囲の請求項の範囲内に含めることを意図するもの
である。
めの代替的工程（図示してない）は次のとおりである。 １．表面にエピタキシャル層１２を形成した基板１０か
ら始めて、そのエピタキシャル層１２の主表面にマスク
層を形成し、Ｎ+ 領域１４を画するようにそのマスク層
をパターニングする。 ２．領域１４形成のためにＮ+ イオン打込みを行う。 ３．Ｎ+ イオンを拡散し、同時に膜厚の大きいフィール
ド酸化物膜を成長させる（これはＬＯＣＯＳ工程ではな
い）。 ４．トランジスタの能動部分を画するようにマスク層を
形成し、このマスク層をパターニングし、上記膜厚の大
きいフィールド酸化膜をそのパターニングしたマスク層
を通じて選択的にエッチングして除去する。 ５．Ｐ拡散のための全面的イオン打込みを行い、Ｐ拡散
領域５０を形成する。 ６．前記主表面を覆って硬いマスク層を形成し、このマ
スク層をパターニングしてトレンチの位置を画する。次
に、慣用技術によるエッチングによりトレンチを形成す
る。 ７．最後にゲート酸化物層、多結晶シリコン導電性層、
ＢＰＳＧ層およびメタライズ層を形成しパターニングす
る。 上述の説明は例示のためのものであって限定的なもので
はなく、記載した構造にも方法にも種々の変形が可能で
あることは当業者に明らかであり、それら変形は特許請
求の範囲の請求項の範囲内に含めることを意図するもの
である。
【図１】従来技術によるＭＯＳＦＥＴのターミネーショ
ン部分の断面図。
ン部分の断面図。
【図２】トレンチ型チャンネルストップを有するＭＯＳ
ＦＥＴの断面図。
ＦＥＴの断面図。
【図３】拡散によるチャンネルストップを有するＭＯＳ
ＦＥＴの断面図。
ＦＥＴの断面図。
【図４】トレンチ型チャンネルストップおよび拡散によ
るチャンネルストップの両方を備えるＭＯＳＦＥＴの断
面図。
るチャンネルストップの両方を備えるＭＯＳＦＥＴの断
面図。
【図５】トレンチパターンを有するウェーハの中のいく
つかの半導体ダイの平面図。
つかの半導体ダイの平面図。
【図６】図３の構造のターミネーション領域の製造プロ
セスを示す工程図。
セスを示す工程図。
１０ Ｐ+ 拡散基板下部 １２ Ｐ- 拡散基板上部 １４ Ｎ+ 拡散領域 １６，４０ トレンチ １８，２４，４２ 絶縁ゲート酸化物膜 ２０，４４ 指状導電性多結晶シリコン層 ２２ フィールド酸化膜 ２６ 多結晶シリコンフィールドプレート ２８ コンタクト用メタライズ層 ３０ ＢＰＳＧ（不活性化）層 ３８ スクライブ線 ５０ 拡散によるチャンネルストップ領域 ５８ マスク層 ６０ 半導体ダイ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9055−4Ｍ Ｈ０１Ｌ 29/78 ６５３Ｃ
Claims (26)
- 【請求項１】 第１の導電型の基板内に形成され一つの
主表面を有する半導体トランジスタデバイスにおいて、 前記基板内に形成され第２の導電型になるように不純物
拡散を受けた少なくとも一つの能動トランジスタ本体領
域と、 前記能動トランジスタ本体領域内の基板に形成され内部
にゲート電極を有する少なくとも一つのトレンチと、 前記トランジスタの周縁部の基板内に位置し前記第１の
導電型の前記基板の一部のすぐ横に隣接するチャンネル
ストップターミネーション構造であって、 前記基板内に形成されたチャンネルストップトレンチ
と、 前記チャンネルストップトレンチを充填し前記チャンネ
ルストップトレンチ近傍の前記主表面を覆って延びる導
電性チャンネルストップ構造とを含むチャンネルストッ
プターミネーション構造と、を含む半導体トランジスタ
デバイス。 - 【請求項２】 前記チャンネルストップトレンチがその
トレンチ近傍の前記基板の主表面を覆って延びる絶縁層
で覆われている請求項１記載のデバイス。 - 【請求項３】 前記導電性チャンネルストップ構造が不
純物拡散ずみの多結晶シリコンである請求項１記載のデ
バイス。 - 【請求項４】 前記主表面を覆って延びる前記導電性チ
ャンネルストップ構造の一部がフィールドプレートであ
り、前記基板のエッジまで延びている請求項１記載のデ
バイス。 - 【請求項５】 前記チャンネルストップトレンチを覆い
少なくとも一つのトレンチと前記チャンネルストップト
レンチとの間の前記主表面の一部を覆う絶縁物層よりも
膜厚の大きいフィールド酸化物絶縁層をさらに含む請求
項２記載のデバイス。 - 【請求項６】 前記基板内に形成され前記基板と同一の
導電型を有し前記基板の前記すぐ横の部分よりも大きい
不純物濃度で拡散を受け前記チャンネルストップトレン
チから前記基板の一つのエッジに向かって延びる不純物
拡散ずみのチャンネルストップ領域をさらに含む請求項
１記載のデバイス。 - 【請求項７】 前記チャンネルストップトレンチが前記
基板の四つのエッジ全部の各々に沿ってその近傍に延び
ている請求項１記載のデバイス。 - 【請求項８】 前記チャンネルストップトレンチが前記
基板のエッジまで延びている請求項１記載のデバイス。 - 【請求項９】 前記チャンネルストップトレンチが前記
能動トランジスタ部を横でとり囲んでいる請求項１記載
のデバイス。 - 【請求項１０】 前記チャンネルストップターミネーシ
ョン構造が前記基板内に形成した第２のチャンネルスト
ップトレンチと、 その第２のトレンチを充填する第２の導電性チャンネル
ストップ構造とをさらに含む請求項１記載のデバイス。 - 【請求項１１】 一つの主表面を有する基板に形成さ
れ、能動部とその能動部の周縁にターミネーション部と
を有する半導体デバイスにおいて、 前記能動部が、 前記基板内に形成した少なくとも一つの不純物拡散領域
と、 前記不純物拡散領域内の前記基板に形成され内部に導電
性電極を形成した少なくとも一つのトレンチとを含み、 前記ターミネーション部が、 前記基板内に形成され前記基板と同一の導電型で異なる
拡散不純物濃度を有するチャンネルストップ構造を含
み、前記少なくとも一つのトレンチがゲート絶縁層で覆
われており、前記少なくとも一つのトレンチと前記チャ
ンネルストップ構造との間の前記主表面の一部を覆うフ
ィールド酸化物絶縁層をさらに含み、前記フィールド酸
化物絶縁層の膜厚がゲート絶縁層よりも大きく、前記チ
ャンネルストップ構造が前記フィールド酸化物層の横方
向エッジから前記基板のエッジに延びている半導体デバ
イス。 - 【請求項１２】 前記少なくとも一つのトレンチがゲー
ト絶縁層に覆われており、前記少なくとも一つのトレン
チと前記チャンネルストップ構造との間の前記主表面の
一部を覆うフィールド酸化物絶縁層をさらに含み、その
フィールド酸化物層の膜厚が前記ゲート絶縁層よりも大
きく、前記チャンネルストップ構造が前記フィールド酸
化物層の横方向エッジに延びている請求項１１記載のデ
バイス。 - 【請求項１３】 前記チャンネルストップ構造の前記不
純物拡散領域の不純物濃度が前記基板の横方向隣接部分
よりも高い請求項１１記載のデバイス。 - 【請求項１４】 前記ターミネーション部分が、前記基
板の前記主表面を覆うとともに前記チャンネルストップ
構造の不純物拡散領域を覆って配置された導電性フィー
ルドプレートをさらに含む請求項１４記載のデバイス。 - 【請求項１５】 前記フィールドプレートが不純物拡散
ずみの多結晶シリコンから成る請求項１４記載のデバイ
ス。 - 【請求項１６】 基板内にチャンネルストップを含むト
レンチ型半導体デバイスの製造方法であって、前記基板
の中央部に不純物拡散領域を含む少なくとも一つの能動
トランジスタ領域を形成する過程と、 前記基板の前記中央部に形成した第１のトレンチと前記
基板のエッジ近傍に形成した第２のトレンチとを含む少
なくとも二つのトレンチを前記基板内に形成する過程
と、 前記第１および第２のトレンチ内に導電性構造部材を形
成するとともにその導電性構造部材を前記基板の前記主
表面を覆って延びるようにする過程とを含み、前記基板
の前記エッジ近傍の前記第２のトレンチでチャンネルス
トップターミネーション構造を形成する半導体デバイス
の製造方法。 - 【請求項１７】 前記第１および第２のトレンチの間の
前記主表面上にフィールド酸化物層を形成する過程をさ
らに含む請求項１６記載の方法。 - 【請求項１８】 前記導電性構造部材を形成する過程
が、前記第１および第２のトレンチを多結晶シリコンで
充填する過程と、前記多結晶シリコンに不純物拡散を行
う過程とを含む請求項１６記載の方法。 - 【請求項１９】 前記第２のトレンチが前記基板のエッ
ジまで延びている請求項１６記載の方法。 - 【請求項２０】 チャンネルストップを含むトレンチ型
半導体トランジスタデバイスを形成する方法であって、 一つの主表面を有し不純物拡散を受けた基板を準備する
過程と、 前記主表面の所定部分、すなわち前記トランジスタのタ
ーミネーション領域である前記基板のエッジ近傍の前記
主表面部分以外の部分に前記フィールド酸化物層を形成
する過程と、 前記主表面全面に正電荷のドーパントをイオン打込みし
て、前記ターミネーション領域内に不純物拡散したチャ
ンネルストップ領域を形成する過程と、 前記基板の中央部に負電荷のドーパントをイオン打込み
して、前記トランジスタの本体部を形成する過程と、 前記基板の中央部にトレンチを形成する過程と、 前記トレンチ内に導電性ゲート電極を形成する過程とを
含む方法。 - 【請求項２１】 前記不純物拡散したチャンネルストッ
プ領域で前記主表面を覆う導電性層を形成する過程をさ
らに含む請求項２０記載の方法。 - 【請求項２２】 前記フィールド酸化物層が前記本体部
分と前記不純物拡散したチャンネルストップ領域との間
の前記主表面の部分を覆う請求項２０記載の方法。 - 【請求項２３】 前記フィールド酸化物層を形成する過
程が前記基板の前記主表面の諸部分を局部的に酸化させ
ることを含む請求項２０記載の方法。 - 【請求項２４】 前記フィールド酸化物層を形成する過
程が、前記基板の前記主表面上にフィールド酸化物層を
成長させることと、そのフィールド酸化物層をパターニ
ングすることとを含む請求項２０記載の方法。 - 【請求項２５】 前記ターミネーション領域にトレンチ
を形成する過程と、そのトレンチを導電性構造部材で充
填する過程と、 をさらに含む請求項２０記載の方法。 - 【請求項２６】 一つの主表面を有する基板内に形成し
た半導体トランジスタデバイスであって、 前記基板内に形成した少なくとも一つの能動トランジス
タ部形成用不純物拡散領域と、 前記能動トランジスタ部形成用不純物拡散領域内の前記
基板に形成した少なくとも一つのトレンチと、 前記能動トランジスタ部形成用不純物拡散領域の周縁部
で前記基板内に配置したチャンネルストップターミネー
ション構造であって、 前記基板内に形成したチャンネルストップトレンチと、 前記チャンネルストップトレンチを充填しそのトレンチ
近傍の前記主表面を覆って延びる導電性チャンネルスト
ップ構造と、 前記基板内に形成され、前記基板と同一の導電型の不純
物拡散を受け、前記基板の横方向隣接部分よりも拡散不
純物濃度が高く、前記チャンネルストップトレンチから
前記基板のエッジに向かって延びる不純物拡散したチャ
ンネルストップ領域とを含むチャンネルストップターミ
ネーション構造とを含む半導体トランジスタデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37117495A | 1995-01-10 | 1995-01-10 | |
| US08/371,174 | 1995-01-10 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006131662A Division JP4936785B2 (ja) | 1995-01-10 | 2006-05-10 | 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264787A true JPH08264787A (ja) | 1996-10-11 |
| JP3844535B2 JP3844535B2 (ja) | 2006-11-15 |
Family
ID=23462802
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01839996A Expired - Lifetime JP3844535B2 (ja) | 1995-01-10 | 1996-01-09 | パワーｍｏｓｆｅｔのエッジターミネーション方法および構造 |
| JP2006131662A Expired - Lifetime JP4936785B2 (ja) | 1995-01-10 | 2006-05-10 | 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006131662A Expired - Lifetime JP4936785B2 (ja) | 1995-01-10 | 2006-05-10 | 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5597765A (ja) |
| EP (2) | EP0895290B1 (ja) |
| JP (2) | JP3844535B2 (ja) |
| KR (1) | KR100187763B1 (ja) |
| DE (2) | DE69520782T2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6909142B2 (en) | 2001-10-30 | 2005-06-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
| JP2005322949A (ja) * | 2005-08-05 | 2005-11-17 | Renesas Technology Corp | 半導体装置 |
| JP2006013556A (ja) * | 2005-09-26 | 2006-01-12 | Renesas Technology Corp | 半導体装置 |
| JP2006202837A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 電力用半導体装置およびその製造方法 |
| JP2009004547A (ja) * | 2007-06-21 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| JP2009105268A (ja) * | 2007-10-24 | 2009-05-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2009521809A (ja) * | 2005-12-22 | 2009-06-04 | フェアチャイルド・セミコンダクター・コーポレーション | パワーデバイスのトレンチフィールドプレート終端 |
| WO2011099047A1 (ja) * | 2010-02-09 | 2011-08-18 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2011133481A3 (en) * | 2010-04-20 | 2012-02-23 | Maxpower Semiconductor Inc. | Power mosfet with embedded recessed field plate and methods of fabrication |
| US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
| JP2021068833A (ja) * | 2019-10-25 | 2021-04-30 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637902A (en) * | 1996-01-16 | 1997-06-10 | Vlsi Technology, Inc. | N-well resistor as a ballast resistor for output MOSFET |
| TW313674B (en) * | 1996-09-21 | 1997-08-21 | United Microelectronics Corp | High pressure metal oxide semiconductor device and manufacturing method thereof |
| US5877528A (en) * | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
| US6103635A (en) * | 1997-10-28 | 2000-08-15 | Fairchild Semiconductor Corp. | Trench forming process and integrated circuit device including a trench |
| US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
| KR100285701B1 (ko) * | 1998-06-29 | 2001-04-02 | 윤종용 | 트렌치격리의제조방법및그구조 |
| US7098506B2 (en) * | 2000-06-28 | 2006-08-29 | Renesas Technology Corp. | Semiconductor device and method for fabricating the same |
| JP2000196075A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6204097B1 (en) * | 1999-03-01 | 2001-03-20 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacture |
| GB9917099D0 (en) * | 1999-07-22 | 1999-09-22 | Koninkl Philips Electronics Nv | Cellular trench-gate field-effect transistors |
| DE19942679C1 (de) * | 1999-09-07 | 2001-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer |
| US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US6376315B1 (en) * | 2000-03-31 | 2002-04-23 | General Semiconductor, Inc. | Method of forming a trench DMOS having reduced threshold voltage |
| JP2001352070A (ja) * | 2000-04-07 | 2001-12-21 | Denso Corp | 半導体装置およびその製造方法 |
| US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
| US6472708B1 (en) * | 2000-08-31 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with structure having low gate charge |
| US6593620B1 (en) | 2000-10-06 | 2003-07-15 | General Semiconductor, Inc. | Trench DMOS transistor with embedded trench schottky rectifier |
| US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
| US6683363B2 (en) * | 2001-07-03 | 2004-01-27 | Fairchild Semiconductor Corporation | Trench structure for semiconductor devices |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| GB2381122B (en) * | 2001-10-16 | 2006-04-05 | Zetex Plc | Termination structure for a semiconductor device |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| ITMI20012284A1 (it) * | 2001-10-30 | 2003-04-30 | St Microelectronics Srl | Metodo per il perfezionamento della connessione elettrica tra un dispositivo elettronico di potenza ed il suo package |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| JP3673231B2 (ja) | 2002-03-07 | 2005-07-20 | 三菱電機株式会社 | 絶縁ゲート型半導体装置及びゲート配線構造の製造方法 |
| DE10212149B4 (de) * | 2002-03-19 | 2007-10-04 | Infineon Technologies Ag | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität |
| US6838722B2 (en) | 2002-03-22 | 2005-01-04 | Siliconix Incorporated | Structures of and methods of fabricating trench-gated MIS devices |
| US7033891B2 (en) * | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| US6861701B2 (en) * | 2003-03-05 | 2005-03-01 | Advanced Analogic Technologies, Inc. | Trench power MOSFET with planarized gate bus |
| TW583748B (en) * | 2003-03-28 | 2004-04-11 | Mosel Vitelic Inc | The termination structure of DMOS device |
| TWI223448B (en) * | 2003-04-29 | 2004-11-01 | Mosel Vitelic Inc | DMOS device having a trenched bus structure |
| US7652326B2 (en) * | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| DE10324754B4 (de) | 2003-05-30 | 2018-11-08 | Infineon Technologies Ag | Halbleiterbauelement |
| US7973381B2 (en) * | 2003-09-08 | 2011-07-05 | International Rectifier Corporation | Thick field oxide termination for trench schottky device |
| DE10341793B4 (de) * | 2003-09-10 | 2021-09-23 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE10350684B4 (de) * | 2003-10-30 | 2008-08-28 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| US7026204B2 (en) * | 2004-03-24 | 2006-04-11 | Freescale Semiconductor, Inc. | Transistor with reduced gate-to-source capacitance and method therefor |
| US6927451B1 (en) * | 2004-03-26 | 2005-08-09 | Siliconix Incorporated | Termination for trench MIS device having implanted drain-drift region |
| US7235827B2 (en) * | 2004-04-20 | 2007-06-26 | Power-One, Inc. | Vertical power JFET with low on-resistance for high voltage applications |
| DE102004024659B4 (de) * | 2004-05-18 | 2014-10-02 | Infineon Technologies Ag | Halbleiterbauteil |
| JP4860122B2 (ja) * | 2004-06-25 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP4913336B2 (ja) * | 2004-09-28 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| JP4824296B2 (ja) * | 2004-11-04 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| DE112006000832B4 (de) * | 2005-04-06 | 2018-09-27 | Fairchild Semiconductor Corporation | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US20080206944A1 (en) * | 2007-02-23 | 2008-08-28 | Pan-Jit International Inc. | Method for fabricating trench DMOS transistors and schottky elements |
| US9076821B2 (en) | 2007-04-30 | 2015-07-07 | Infineon Technologies Ag | Anchoring structure and intermeshing structure |
| US7652329B2 (en) * | 2007-07-13 | 2010-01-26 | Semiconductor Components Industries, Llc | Vertical MOS transistor and method therefor |
| US9484451B2 (en) * | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| DE102007061191B4 (de) * | 2007-12-17 | 2012-04-05 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem Halbleiterkörper |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| JP2010056380A (ja) * | 2008-08-29 | 2010-03-11 | Panasonic Corp | 半導体装置及びその製造方法 |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US7816229B2 (en) * | 2008-09-30 | 2010-10-19 | Infineon Technologies Austria Ag | Semiconductor device with channel stop trench and method |
| US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8174067B2 (en) * | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| JP5423018B2 (ja) * | 2009-02-02 | 2014-02-19 | 三菱電機株式会社 | 半導体装置 |
| US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
| US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
| KR101230680B1 (ko) * | 2009-04-30 | 2013-02-07 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| TWI396240B (zh) * | 2009-05-08 | 2013-05-11 | Anpec Electronics Corp | 製造功率半導體元件的方法 |
| US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
| US8169019B2 (en) * | 2009-09-10 | 2012-05-01 | Niko Semiconductor Co., Ltd. | Metal-oxide-semiconductor chip and fabrication method thereof |
| US9431530B2 (en) * | 2009-10-20 | 2016-08-30 | Vishay-Siliconix | Super-high density trench MOSFET |
| US9425305B2 (en) | 2009-10-20 | 2016-08-23 | Vishay-Siliconix | Structures of and methods of fabricating split gate MIS devices |
| JP2011124464A (ja) * | 2009-12-14 | 2011-06-23 | Toshiba Corp | 半導体装置及びその製造方法 |
| EP2543072B1 (en) | 2010-03-02 | 2021-10-06 | Vishay-Siliconix | Structures and methods of fabricating dual gate devices |
| TWI426568B (zh) * | 2010-03-29 | 2014-02-11 | Sinopower Semiconductor Inc | 半導體功率元件與其製作方法 |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| TWI446521B (zh) * | 2011-04-21 | 2014-07-21 | Anpec Electronics Corp | 功率元件之耐壓終止結構 |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) * | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN107482054B (zh) | 2011-05-18 | 2021-07-20 | 威世硅尼克斯公司 | 半导体器件 |
| US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
| US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| CN103426738B (zh) | 2012-05-17 | 2018-05-18 | 恩智浦美国有限公司 | 具有边缘端部结构的沟槽半导体器件及其制造方法 |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US20140110777A1 (en) * | 2012-10-18 | 2014-04-24 | United Microelectronics Corp. | Trench gate metal oxide semiconductor field effect transistor and fabricating method thereof |
| CN103839997B (zh) * | 2012-11-26 | 2017-04-19 | 北大方正集团有限公司 | 平面型dmos器件及其制备方法和电子设备 |
| DE102013108518B4 (de) * | 2013-08-07 | 2016-11-24 | Infineon Technologies Ag | Halbleitervorrichtung und verfahren zum herstellen derselben |
| US20150263139A1 (en) * | 2014-03-12 | 2015-09-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
| DE102014005879B4 (de) * | 2014-04-16 | 2021-12-16 | Infineon Technologies Ag | Vertikale Halbleitervorrichtung |
| US9508596B2 (en) | 2014-06-20 | 2016-11-29 | Vishay-Siliconix | Processes used in fabricating a metal-insulator-semiconductor field effect transistor |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| CN106575666B (zh) | 2014-08-19 | 2021-08-06 | 维西埃-硅化物公司 | 超结金属氧化物半导体场效应晶体管 |
| US9443958B2 (en) | 2014-10-06 | 2016-09-13 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device and method of forming the same |
| US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
| DE102015105016A1 (de) * | 2015-03-31 | 2016-10-06 | Infineon Technologies Ag | Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben |
| JP7316746B2 (ja) * | 2017-03-14 | 2023-07-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US11217541B2 (en) | 2019-05-08 | 2022-01-04 | Vishay-Siliconix, LLC | Transistors with electrically active chip seal ring and methods of manufacture |
| US11218144B2 (en) | 2019-09-12 | 2022-01-04 | Vishay-Siliconix, LLC | Semiconductor device with multiple independent gates |
| EP4297083A1 (de) * | 2022-06-20 | 2023-12-27 | Siemens Aktiengesellschaft | Schaltungsanordnung mit zwei schaltungsträgern und einem halbleiterbauelement |
| CN116646384B (zh) * | 2023-07-27 | 2024-03-26 | 深圳芯能半导体技术有限公司 | 一种具沟槽场截止结构的igbt芯片及其制作方法 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658267A (en) * | 1979-10-17 | 1981-05-21 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type field-effect transistor |
| JPS5984474A (ja) * | 1982-11-05 | 1984-05-16 | Nec Corp | 電力用縦型電界効果トランジスタ |
| JPH0648716B2 (ja) * | 1985-11-30 | 1994-06-22 | ヤマハ株式会社 | 集積回路装置の製法 |
| JPS62176168A (ja) * | 1986-01-30 | 1987-08-01 | Nippon Denso Co Ltd | 縦型ｍｏｓトランジスタ |
| US5160491A (en) * | 1986-10-21 | 1992-11-03 | Texas Instruments Incorporated | Method of making a vertical MOS transistor |
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US4819052A (en) * | 1986-12-22 | 1989-04-04 | Texas Instruments Incorporated | Merged bipolar/CMOS technology using electrically active trench |
| JPS6442177A (en) * | 1987-08-10 | 1989-02-14 | Hitachi Ltd | Insulated gate transistor |
| JPH01198076A (ja) * | 1988-02-02 | 1989-08-09 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0783118B2 (ja) * | 1988-06-08 | 1995-09-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5019526A (en) * | 1988-09-26 | 1991-05-28 | Nippondenso Co., Ltd. | Method of manufacturing a semiconductor device having a plurality of elements |
| JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型ｍｏｓ ｆｅｔの製造方法 |
| JPH0294477A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| US5072266A (en) * | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
| JP2689606B2 (ja) * | 1989-05-24 | 1997-12-10 | 富士電機株式会社 | 絶縁ゲート電界効果型トランジスタの製造方法 |
| DE59010855D1 (de) * | 1990-06-05 | 1998-12-24 | Siemens Ag | Herstellverfahren für einen Leistungs-MISFET |
| US5156993A (en) * | 1990-08-17 | 1992-10-20 | Industrial Technology Research Institute | Fabricating a memory cell with an improved capacitor |
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| US5304831A (en) * | 1990-12-21 | 1994-04-19 | Siliconix Incorporated | Low on-resistance power MOS technology |
| JP2635828B2 (ja) * | 1991-01-09 | 1997-07-30 | 株式会社東芝 | 半導体装置 |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| JP2837033B2 (ja) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US5430324A (en) * | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
| US5316959A (en) * | 1992-08-12 | 1994-05-31 | Siliconix, Incorporated | Trenched DMOS transistor fabrication using six masks |
| JP3204752B2 (ja) * | 1992-09-16 | 2001-09-04 | 株式会社東芝 | 半導体装置 |
| US5374569A (en) * | 1992-09-21 | 1994-12-20 | Siliconix Incorporated | Method for forming a BiCDMOS |
| US5341011A (en) * | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
| US5362665A (en) * | 1994-02-14 | 1994-11-08 | Industrial Technology Research Institute | Method of making vertical DRAM cross point memory cell |
-
1995
- 1995-04-17 US US08/423,588 patent/US5597765A/en not_active Expired - Lifetime
- 1995-12-21 EP EP98111605A patent/EP0895290B1/en not_active Expired - Lifetime
- 1995-12-21 EP EP95120355A patent/EP0722189B1/en not_active Expired - Lifetime
- 1995-12-21 DE DE69520782T patent/DE69520782T2/de not_active Expired - Lifetime
- 1995-12-21 DE DE69528717T patent/DE69528717T2/de not_active Expired - Lifetime
-
1996
- 1996-01-09 JP JP01839996A patent/JP3844535B2/ja not_active Expired - Lifetime
- 1996-01-10 KR KR1019960000332A patent/KR100187763B1/ko not_active IP Right Cessation
- 1996-04-15 US US08/632,052 patent/US5614751A/en not_active Expired - Lifetime
-
2006
- 2006-05-10 JP JP2006131662A patent/JP4936785B2/ja not_active Expired - Lifetime
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7189620B2 (en) | 2001-10-30 | 2007-03-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
| US6909142B2 (en) | 2001-10-30 | 2005-06-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a channel stop structure and method of manufacturing the same |
| JP2006202837A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 電力用半導体装置およびその製造方法 |
| JP2005322949A (ja) * | 2005-08-05 | 2005-11-17 | Renesas Technology Corp | 半導体装置 |
| JP2006013556A (ja) * | 2005-09-26 | 2006-01-12 | Renesas Technology Corp | 半導体装置 |
| JP2009521809A (ja) * | 2005-12-22 | 2009-06-04 | フェアチャイルド・セミコンダクター・コーポレーション | パワーデバイスのトレンチフィールドプレート終端 |
| KR101347525B1 (ko) * | 2005-12-22 | 2014-01-02 | 페어차일드 세미컨덕터 코포레이션 | 전력 디바이스를 위한 트랜치 필드 플레이트 종단부 |
| US7812392B2 (en) | 2007-06-21 | 2010-10-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP4564516B2 (ja) * | 2007-06-21 | 2010-10-20 | 株式会社東芝 | 半導体装置 |
| JP2009004547A (ja) * | 2007-06-21 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| US8928077B2 (en) | 2007-09-21 | 2015-01-06 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
| US9595596B2 (en) | 2007-09-21 | 2017-03-14 | Fairchild Semiconductor Corporation | Superjunction structures for power devices |
| JP2009105268A (ja) * | 2007-10-24 | 2009-05-14 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| WO2011099047A1 (ja) * | 2010-02-09 | 2011-08-18 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JPWO2011099047A1 (ja) * | 2010-02-09 | 2013-06-13 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| WO2011133481A3 (en) * | 2010-04-20 | 2012-02-23 | Maxpower Semiconductor Inc. | Power mosfet with embedded recessed field plate and methods of fabrication |
| JP2021068833A (ja) * | 2019-10-25 | 2021-04-30 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0722189B1 (en) | 2001-04-25 |
| JP4936785B2 (ja) | 2012-05-23 |
| US5614751A (en) | 1997-03-25 |
| EP0895290A1 (en) | 1999-02-03 |
| EP0722189A2 (en) | 1996-07-17 |
| DE69528717T2 (de) | 2003-06-12 |
| EP0895290B1 (en) | 2002-10-30 |
| US5597765A (en) | 1997-01-28 |
| DE69520782T2 (de) | 2001-09-06 |
| EP0722189A3 (en) | 1997-02-05 |
| DE69520782D1 (de) | 2001-05-31 |
| KR100187763B1 (ko) | 1999-06-01 |
| KR960030405A (ko) | 1996-08-17 |
| JP2006261690A (ja) | 2006-09-28 |
| JP3844535B2 (ja) | 2006-11-15 |
| DE69528717D1 (de) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844535B2 (ja) | パワーｍｏｓｆｅｔのエッジターミネーション方法および構造 | |
| US5430316A (en) | VDMOS transistor with improved breakdown characteristics | |
| US6448611B1 (en) | High power semiconductor device and fabrication method thereof | |
| EP0718892B1 (en) | Semiconductor device including insulated gate bipolar transistor and method of fabricating the same | |
| JPH0897411A (ja) | 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法 | |
| KR100214408B1 (ko) | 반도체 소자의 터미네이션 구조 및 그 제조방법 | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| US7230300B2 (en) | Semiconductor device with peripheral trench | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JP3281844B2 (ja) | 半導体装置の製造方法 | |
| US6022790A (en) | Semiconductor process integration of a guard ring structure | |
| JP2814079B2 (ja) | 半導体集積回路とその製造方法 | |
| EP1081768A2 (en) | Insulated gate field-effect transistor and method of making the same | |
| US20010023957A1 (en) | Trench-gate semiconductor devices | |
| JP2001060634A (ja) | 半導体装置およびその製造方法 | |
| JPH07335871A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| JP4508304B2 (ja) | 半導体集積回路装置 | |
| KR100521994B1 (ko) | 트렌치게이트형모스트랜지스터및그제조방법 | |
| KR0165347B1 (ko) | 고내압 트랜지스터 및 그 제조방법 | |
| KR0164730B1 (ko) | 전력용 모스 트랜지스터 및 그 제조방법 | |
| JP3848604B2 (ja) | 半導体装置とその製造方法 | |
| JP2573077B2 (ja) | 半導体領域及び電極の製造方法 | |
| JP2001196586A (ja) | パワーｍｏｓｆｅｔ | |
| JP2000164692A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060405 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |