JP2573077B2 - 半導体領域及び電極の製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁ゲート型電界効果トランジスタ等の半
導体領域及び電極の形成方法に関する。

［従来の技術］ スイッチングレギュレータを始めとして多くの電子回
路に使用されているマルチセル構造の電力用絶縁ゲート
型電界効果トランジスタ（以下、電界効果トランジスタ
と呼ぶ）は通常第３図（Ａ）〜（Ｅ）に示す工程で製造
されている。即ち第３図（Ｅ）に示す複数の微小電界効
果トランジスタ（セル）から成る電界効果トランジスタ
を得るために、まず第３図（Ａ）に示す半導体基板１を
用意する。半導体基板１は出発母材としてのn⁺形領域２
とその上面にエピタキシャル成長で形成されたｎ形領域
３とを有する。n⁺形領域２及びｎ形領域３は最終的にド
レイン領域となる。

続いて、ｎ形領域３内にｐ形不純物を導入して図示の
ように最終的にバルク領域として機能する複数（２個）
のセルのための複数のp⁺形領域４を形成し、半導体基板
１の上面に絶縁膜５と不純物が導入された導電性ポリシ
リコン（多結晶シリコン）膜６を順次形成する。なお、
電界効果を得るために薄く形成された絶縁膜５を形成す
る前に存在した絶縁膜の一部が２つのp⁺形領域４の間に
残存されている。

次に、第３図（Ｂ）に示すようにポリシリコン膜６に
開口７を形成し、ポリシリコン膜６を不純物阻止用マス
クとして開口７を通じてｎ形領域３内に不純物を導入
し、図示のようにp⁺形領域４に隣接するｐ形領域８を形
成する。p⁺形領域４とｐ形領域８は電界効果トランジス
タのバルク領域（ベース領域）９を構成する。なお、第
３図で破線で区別して示すように、p⁺形領域４を囲むよ
うにｐ形領域８が生じる。

次に、絶縁膜（レジスト）を全面に形成した後にフォ
トリソグラフィ工程で選択的に除去することによって第
３図（Ｃ）に示すように導電性ポリシリコン膜６の開口
７の内側においてバルク領域９の中央に対応する部分に
絶縁膜（レジスト）10を形成する。これにより、導電性
ポリシリコン膜６の端縁と絶縁膜10の端縁との間に環状
の開口11が生じる。そこで、ポリシリコン膜６と絶縁膜
10とをマスクとして開口11を通じてバルク領域９内にｎ
形の不純物をイオン注入法で導入して、図示のようにバ
ルク領域９内にｎ形領域から成るソース領域12を環状に
形成する。

次に、第３図（Ｄ）のように絶縁膜10を除去して、新
たに絶縁膜13を形成し、２つの絶縁膜５、13に開口14を
設け、この開口14を通してソース領域12とバルク領域９
に接続されたソース電極15を形成し、且つn⁺形領域２に
接続されたドレイン領域16を形成する。なお、図示はさ
れていないが残存している導電性ポリシリコン膜６には
金属ゲート電極が接続される。

上記の製造方法によれば、バルク領域９としてのｐ形
領域８とソース領域12のぞれぞれの外周側が同じポリシ
リコン膜６を不純物阻止用マスクとしていわゆる自己整
合形二重拡散法で形成されている。このため、ゲート電
極17の下のバルク領域９の表面に形成されるチャンネル
の長さを短く且つ精度良く制御することができる。

［発明が解決しようとする課題］ 上記の構造の電界効果トランジスタでは、第３図
（Ｅ）から明らかなように、n⁺形領域２とｎ形領域３か
ら成るドレイン領域をカソードとし、バルク領域９をア
ノードとする寄生ダイオードが形成される。従って、こ
の電界効果トランジスタのソース電極15とドレイン電極
16との間にドレイン電極16側の電位を高くする電圧V_DS
を印加し、この電圧V_DSをバルク領域９とｎ形領域３と
の界面に形成されるpn接合18のブレークダウン電圧より
も大きくすると上記アバランシェダイオードがp⁺形領域
４の角部でアバランシェブレークダウンを起こす。この
ブレークダウンが生じると、電界効果トランジスタのド
レイン・ソース電極間には、ドレイン領域とバルク領域
９を電流通路として図示のようにブレークダウン電流I_B
が流れる。

また、上記の電界効果トランジスタには、ドレイン領
域２、３をコレクタ、バルク領域９をベース、ソース領
域12をエミッタとする寄生トランジスタが形成されてい
る。上記ブレークダウン電流I_Bは、ソース領域12の下方
のバルク領域９を図示のように横方向に流れて、ここに
バルク領域９の抵抗に基づいて電位降下を生じさせる。
この電位降下によってエミッタとしてのｎ形領域12とベ
ースとしてのp⁺形領域９とのpn接合が順バイアスされて
上記寄生トランジスタが動作すると、pn接合18を流れる
逆方向電流が急増し、電界効果トランジスタを破壊に至
らしめる。上記寄生トランジスタの動作（ターンオン）
を抑制するには、ブレークダウン電流I_Bの電流経路に沿
うソース領域12の長さL1を小さくすればよい。しかしな
がら、従来の製造方法では、これが困難であった。即
ち、ソース領域12をソース電極15に接続する領域を示す
位置Ａ、Ｂはそれぞれ別工程で決定されるので、フォト
リソグラフィ工程における工程間のマスク合せ誤差の影
響を直接受ける。即ち、Ａは第３図（Ｃ）の絶縁膜10の
精度に依存し、Ｂは第３図（Ｄ）の絶縁膜13の開口14の
精度に依存しているので、ＡとＢの間の長さ（距離）L2
には両方の誤差が含まれる。位置Ａ、Ｂ間の長さL2はソ
ース電極15とソース領域12の接続のためにはほんの微か
なものでよい。しかし、上記マスク合せの誤差を考慮す
ると、長さL2は接続のために必要な長さに２回のマスク
合せの誤差の和の最大値をプラスした長さで設計せざる
を得ない。従って、ソース領域12の長さL1を十分に小さ
くできず、アバランシェ耐量（破壊耐量）をあまり大き
くできない結果となっていた。

そこで、本発明の目的は、半導体領域を容易に形成す
ること及び半導体領域に対する電極の接続を微小領域で
達成することが可能な方法を提供することにある。

［課題を解決するための手段］ 上記目的を達成するための本願発明は、実施例を示す
図面の符号を参照して説明すると、半導体基板23の表面
に該表面を露出させる第１の開口27を有する絶縁膜24を
形成する工程と、前記絶縁膜24の上面に形成され且つ前
記第１の開口27を通して前記半導体基板23の前記表面に
接続された接続部分28aを有し、且つ前記第１の開口27
を通して前記半導体基板23の前記表面を露出させる第２
の開口29を有し且つ導電性を有する不純物阻止用マスク
28′を形成する工程と、前記第２の開口29を通して導電
形決定不純物を前記半導体基板23内に導入し、前記半導
体基板23の厚み方向のみならず前記不純物阻止用マスク
28′の下側にも拡散させて、前記半導体基板23の前記表
面に隣接し且つ前記不純物阻止用マスク28′の前記接続
部分28aに接続されるように不純物拡散半導体領域32を
形成する工程と、前記不純物阻止用マスク28′の少なく
とも前記接続部分28aを残存させ、前記接続部分28aを前
記不純物拡散半導体領域32の電極とする工程とを有する
ことをことを特徴とする半導体領域及び電極の形成方法
に係わるものである。

なお、請求項２に示すように、不純物阻止用マスク2
8′に不純物拡散半導体領域32の形成と同時又は前又は
後に不純物に導入し、これに導電性を持たせるか又はこ
の導電性を高めることもできる。

［発明の作用及び効果］ 各請求項の発明によれば、不純物防止用マスクの第２
の開口29によって不純物拡散半導体領域32の形成位置が
決定される。また、不純物拡散半導体領域32を形成する
ための不純物阻止用マスク28′が不純物拡散半導体領域
32に対する電極となる。従って、不純物拡散半導体領域
32を容易に形成することが可能になるのみでなく、不純
物拡散半導体領域32の端部の微小領域に電極を容易に形
成することができる。

［実施例］ 以下、本発明の一実施例に係わるマルチセル型電界効
果トランジスタの製造方法を説明する。

本実施例の電界効果トランジスタは第１図（Ａ）〜
（Ｉ）の工程で製造する。即ち、まず第１図（Ａ）に示
すドレイン領域となるn⁺形領域21とｎ形領域22とを有す
るシリコン半導体基板23を用意し、この半導体基板23の
上面にシリコン酸化膜から成る不純物阻止用マスク（拡
散マスク）としての絶縁膜24′を形成する。続いて、絶
縁膜24′に図示のように開口25を形成し、この開口25を
通じてｎ形領域22にボロンをプレデポジションとドライ
ブの二段階拡散法で拡散して、第１図（Ｂ）に示すよう
にp⁺形領域（第１の半導体領域）26を形成する。第１図
（Ｂ）には２つのセル（単位電界効果トランジスタ）の
ための２つのp⁺形領域26が示されている。p⁺形領域26は
ｎ形領域22内に島状に形成される。p⁺形領域26を形成す
るためプレデポジション工程における不純物のプレデポ
ジットはイオン注入法で行うことが多いが、ここでは洩
れ電流の低減をねらって不純物を熱拡散させた。なお、
開口25にはp⁺形領域26の形成のため、熱処理によってシ
リコン酸化膜（図示せず）が生成される。この段階で、
絶縁膜24′は実際には全体にわたって均一な厚みとはな
らない。続いて、この絶縁膜24′をその一部を残してエ
ッチングで除去した後、半導体基板23の表面にシリコン
酸化膜から成る絶縁膜24を第１図（Ｂ）のように形成す
る。絶縁膜24は絶縁膜24′よりもかなり肉薄で、その一
部がゲート絶縁膜として使用される。

次に、第１図（Ｃ）に示すように、絶縁膜24のp⁺形領
域26の外周側に対応する部分をエッチングで除去して第
１の開口27を形成する。第１の開口27は平面的に見たと
きp⁺形領域26の内側に環状に形成されており、第１の開
口27からはp⁺形領域26の上面が露出する。続いて、半導
体基板23と上面全体に周知のCVD法によって導電性を有
するポリシリコン膜28を形成する。ポリシリコン膜28に
は、その形成の際にリンが添加されており、抵抗値が十
分に低くなっている。ポリシリコン膜28は第１図（Ｃ）
に示すように、第１の開口27を通じてp⁺形領域26に隣接
する。このポリシリコン膜28は、後の工程でバルク領域
を構成する一部とソース領域を自己整合形の二重拡散で
形成するときの不純物阻止用マスクとして機能する。ま
た、このポリシリコン膜28はゲート電極及びソース電極
の接続部分としても機能する。

次に、第１図（Ｄ）に示すようにポリシリコン膜28を
選択的にエッチング除去して第２の開口29を形成する。
この第２と開口29はバルク領域を構成する一部とソース
領域とを二重拡散するときの拡散窓であり、平面的に見
たとき絶縁膜24の第１の開口27と同心状に且つ第１の開
口27の外周側に重複するように形成する。従って、第２
の開口29からは、第１の開口27に露出したp⁺形領域26の
外周側が露出する。第２の開口29の外周側では絶縁膜24
とポリシリコン膜28の二層構造である。同じく内周側で
は、その中心部では二層構造であるが、端部近傍のみ
は、ポリシリコン膜28の一層構造である。第２の開口29
を設けることによってポリシリコン膜28は不純物阻止用
導電性マスク28′となる。この導電性マスク28′は第２
の開口29によって互いに分離されているソース接続部分
28aとゲート電極部分28bとを有する。ソース接続部分28
aはp⁺形領域26上の絶縁膜24上に設けられていると共に
第１の開口27の一部を介してp⁺形領域26に接続されてい
る。ゲート電極部分28bはｎ形領域22上の絶縁膜24、2
4′の上に設けられている。

次に、ポリシリコン膜28を不純物阻止用のマスクとし
て、第２の開口29からｎ形領域22及びp⁺形領域26（第１
の半導体領域）内にｐ形の不純物としてボロンを選択的
にイオン注入する。ボロンは、第２の開口29から絶縁膜
24を通過して絶縁膜24の下部にも注入される。もちろ
ん、第２の開口29内の絶縁膜24を第１図（Ｄ）の段階で
エッチング除去してｎ形領域22を露出させ、ここにボロ
ンを注入するようにしてもよい。続いて、この半導体基
板23に熱処理を施して、第１図（Ｅ）に示すようにｐ形
領域30を形成する。ボロンは熱処理によって半導体基板
23の縦方向に拡散すると共に半導体基板23の横方向にも
拡散するので、ｐ形領域30は平面的に見たとき第２の開
口29より外側に広がって形成される。なお、p⁺形領域26
とｐ形領域30が重複した部分は重複領域と称すべきであ
るが、本実施例では説明上、この重複領域を含めてp⁺形
領域26と称する。従って、重複領域は本発明の第１と半
導体領域である。ｐ形領域30はp⁺形領域26と一体化して
バルク領域31を構成する。ｐ形領域30はp⁺形領域26より
も低い不純物濃度を有してp⁺形領域26に比べて図示のよ
うに浅く形成されている。なお、第２の開口29にはｐ形
領域30の形成のための熱処理によってシリコン酸化膜が
生成されるが、非常に薄い酸化膜なので図示を省略して
いる。

次に、同じポリシリコンから成る不純物阻止用導電性
マスク28′を使用して自己整合型の二重拡散法でソース
領域を形成する。即ち、第２の開口29からp⁺形領域26と
ｐ形領域30内にｎ形の不純物としてリンをイオン注入
し、この半導体基板23に熱処理を施す。これにより、第
１図（Ｆ）に示すようにソース領域としてのｎ形領域
（第２の半導体領域）32がp⁺形領域26とｐ形領域30内に
形成される。リンは熱処理によって半導体基板23の縦方
向に向って拡散すると共に半導体基板23の横方向にも拡
散するので、ｎ形領域32は第１図（Ｆ）に示すようにそ
の内周側がポリシリコン膜28に隣接する。換言すれば接
続部分28aがｎ形領域32の端部に接続される。

次に、第１図（Ｆ）に示すポリシリコンから成るソー
ス接続部分28aと絶縁膜24のバルク領域31の中央側に対
応する部分を選択的エッチング除去して第１図（Ｇ）に
示す開口33を形成して、p⁺形領域26を露出させる。ポリ
シリコンから成るソース接続部分28aのうちｎ形領域32
の内周側に接続された部分は残存し、ソース接続導体即
ちソース電極として機能する。また、少なくともソース
領域としてのn⁺形領域32とドレイン領域としてのｎ形領
域22との間のｐ形領域30のチャンネル領域に対して絶縁
膜24を介して隣接しているポリシリコンから成るゲート
電極部分28bはこのまま残存させる。

次に、半導体基板23の上面全体にシリケートガラスか
ら成る絶縁膜36を周知のCVD法で形成する。絶縁膜36に
は、ポリシリコンから成るソース接続部分28a及び絶縁
膜24に設けられた開口33に対応させて開口37を第１図
（Ｈ）に示すように形成する。なお、開口37は開口33よ
りも少し幅広に形成する。ソース領域としてのn⁺形領域
32の接続部分28aとゲート電極部分28bとは、絶縁膜36を
介して互いに電気的に分離されている。

次に、第１図（Ｉ）に示すように、半導体基板23の上
面全体にアルミニウムを真空蒸着し、更に特定のパター
ンにエッチング除去して金属ソース電極（第１の電極）
38を形成する。また、半導体基板23の下面全体にチタン
とニッケルと銀を順次に真空蒸着して、ドレイン電極
（第２の電極）39を形成する。金属ソース電極38は開口
33、37を通じてバルク領域31にオーミック接続すると共
にポリシリコンから成るソース接続部分28aを介してソ
ース領域としてのn⁺形領域32にも電気的に接続される。
なお、ポリシリコンから成るソース接続部分28aは、n⁺
形領域32と金属ソース電極38の両方に対してオーミック
接続されている。なお、ゲート電極部分28bに対しても
金属ゲート電極（図示せず）が接続される。

以上のように、ポリシリコンから成る導電性マスク2
8′の開口29がバルク領域の一部であるｐ形領域30及び
ソース領域であるn⁺形領域32の形成に利用されているの
みでなく、この開口29の内周側周縁がソース領域である
n⁺形領域32に対する接続位置を決定している。換言すれ
ば、導電性マスク28′は不純物阻止用マスクとして機能
していると共に、ソース領域として働くn⁺形領域32の接
続導体即ちソース電極として機能している。従って、n⁺
形領域32に対する接続導体を所定位置に配置するための
独立のフォトリソグラフィ工程が不要になり、この工程
の誤差を見込んでn⁺形領域32を長く形成することが不要
になる。従って、第１図（Ｉ）におけるp⁺形領域26の周
縁からn⁺形領域32の周縁までの長さL1を小さくすること
が可能になる。この結果、ｎ形領域22とp⁺形領域26とで
形成されるpn接合に高い逆電圧が印加され、電界集中の
生じ易いp⁺形領域26の下方の角部でアバランシェ・ブレ
ークダウンが生じてブレークダウン電流I_Bがn⁺形領域32
の下側のp⁺形領域26を通って流れても、この下側領域の
抵抗の値が少ないので、この抵抗に基づく電圧降下も小
さい。このため、n⁺形領域32とｐ形領域30とｎ形領域22
とで形成される寄生トランジスタがオン状態に転換しに
くくなり、過大電流による電界効果トランジスタの破壊
を防止することが可能になる。

また、n⁺形領域32を小さく形成できるので、n⁺形領域
32のp⁺形領域26に対する位置関係を同じとしたとき、従
来例よりもセルサイズL3を小さくできる。またn⁺形領域
32に対するソース接続部分28aの接触面積を小さくする
ことができる。

また、金属ソース電極38とポリシリコンのゲート電極
部分28bの横方向の距離は開口29の大きさによって決定
されており、開口29は絶縁膜36で充填され、且つ両者は
厚さ方向に置いても絶縁膜36で分離されているので、両
電極間の絶縁を確実に達成することができる。

更に、本実施例では、ｐ形領域30とn⁺形領域32と自己
整合の二重拡散で形成するので、従来例と同様にチャン
ネル長を短く且つ精度良く制御できる。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例え
ば次の変形が可能なものである。

（１） ポリシリコン膜28は、第１図（Ｃ）の工程では
不純物の導入を実質的に行わないか、または導入を少な
くして導電性を小さくしておき、後のn⁺形領域32の形成
の際に、ポリシリコン膜28にも不純物を導入してその導
電性を高めるようにしても良い。

（２） 本発明は半導体基板内の拡散抵抗の製造方法に
利用しても効果がある。即ち、抵抗領域を本発明の第２
の半導体領域として形成することによって抵抗領域（n⁺
形領域32に対応）の端部に近接させて取出し用電極（接
続用部分28aに対応）を形成できる。したがって、抵抗
値が従来と同等で良い場合は、取出し用電極を端部に近
接させた分だけ小型化が可能である。

（３） 実施例の第１図（Ｄ）の工程において、ポリシ
リコン膜から成るゲート電極部分28bを接続部分28aと同
様にn⁺形領域32の形成予定領域に隣接させておき、n⁺形
領域32の形成後にこの隣接部分を除去しても良い。もち
ろん、電界効果トランジスタ以外では、この隣接部分を
そのまま取出し用電極として良い。

（４） ｐ形領域30を設けないで、p⁺形領域26に直接に
ｎ形領域32を形成し、ｎ形領域32に導電性ポリシリコン
から成る電極と接続する構造とすることができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｉ）は本発明の実施例に係わる電界効
果トランジスタを製造工程順に示す断面図、 第２図は第１図（Ｇ）の平面図、 第３図（Ａ）〜（Ｅ）は従来の電界効果トランジスタを
製造工程順に示す断面図である。 22……ｎ形領域、26……p⁺形領域、28……ポリシリコン
導電性マスク、29……開口、30……ｐ形領域、32……n⁺
形領域。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板（23）の表面に該表面を露出さ
   せる第１の開口（27）を有する絶縁膜（24）を形成する
   工程と、 前記絶縁膜（24）の上面に形成され且つ前記第１の開口
   （27）を通して前記半導体基板（23）の前記表面に接続
   された接続部分（28a）を有し、且つ前記第１の開口（2
   7）を通して前記半導体基板（23）の前記表面を露出さ
   せる第２の開口（29）を有し且つ導電性を有する不純物
   阻止用マスク（28′）を形成する工程と、 前記第２の開口（29）を通して導電形決定不純物を前記
   半導体基板（23）内に導入し、前記半導体基板（23）の
   厚み方向のみならず前記不純物阻止用マスク（28′）の
   下側にも拡散させて、前記半導体基板（23）の前記表面
   に隣接し且つ前記不純物阻止用マスク（28′）の前記接
   続部分（28a）に接続されるように不純物拡散半導体領
   域（32）を形成する工程と、 前記不純物阻止用マスク（28′）の少なくとも前記接続
   部分（28a）を残存させ、前記接続部分（28a）を前記不
   純物拡散半導体領域（32）の電極とする工程とを有する
   ことを特徴とする半導体領域及び電極の形成方法。
2. 【請求項２】半導体基板（23）の表面に該表面を露出さ
   せる第１の開口（27）を有する絶縁膜（24）を形成する
   工程と、 前記絶縁膜（24）の上面に形成され且つ前記第１の開口
   （27）を通して前記半導体基板（23）の前記表面に接続
   された接続部分（28a）を有し、且つ前記第１の開口（2
   7）を通して前記半導体基板（23）の前記表面を露出さ
   せる第２の開口（29）を有する不純物阻止用マスク（2
   8′）を形成する工程と、 前記第２の開口（29）を通して導電形決定不純物を前記
   半導体基板（23）内に導入し、前記半導体基板（23）の
   厚み方向のみならず前記不純物阻止用マスク（28′）の
   下側にも拡散させて、前記半導体基板（23）の前記表面
   に隣接し且つ前記不純物阻止用マスク（28′）の前記接
   続部分（28a）に接続されるように不純物拡散半導体領
   域（32）を形成し、前記不純物拡散半導体領域（32）の
   形成と同時又は前又は後に前記不純物阻止用マスク（2
   8′）に不純物を導入して少なくとも前記接続部分（28
   a）に導電性を持たせるか又は少なくとも前記接続部分
   （28a）の導電性を高める工程と、前記不純物阻止用マ
   スク（28′）の少なくとも前記接続部分（28a）を残存
   させ、前記接続部分（28a）を前記不純物拡散半導体領
   域（32）の電極とする工程と を有することを特徴とする半導体領域及び電極の形成方
   法。