JP3204752B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3204752B2 JP3204752B2 JP24661992A JP24661992A JP3204752B2 JP 3204752 B2 JP3204752 B2 JP 3204752B2 JP 24661992 A JP24661992 A JP 24661992A JP 24661992 A JP24661992 A JP 24661992A JP 3204752 B2 JP3204752 B2 JP 3204752B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- trench
- diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005255 carburizing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、電力用MOSを高集積度で構成するのに好適な半導
体装置に関する。
に、電力用MOSを高集積度で構成するのに好適な半導
体装置に関する。
【0002】
【従来の技術】一般に、電力用MOS−FETにおける
最大の課題は、オン抵抗の低減である。ところがオン抵
抗は、ドレイン電圧を支えるドレインバッファ層の抵抗
成分や、チャンネル部の抵抗成分に依存する。このた
め、集積密度を向上させるには限界があった。
最大の課題は、オン抵抗の低減である。ところがオン抵
抗は、ドレイン電圧を支えるドレインバッファ層の抵抗
成分や、チャンネル部の抵抗成分に依存する。このた
め、集積密度を向上させるには限界があった。
【0003】これに対して、「超低オン抵抗RMOSF
ET」(松下電子工業株式会社 電子総合研究所偏 E
DD−89−41)には、基板に垂直に溝を形成するU
MOSFETが紹介されている。この構造によれば、隣
接するボディ間の寄生JFET効果による電流狭窄の影
響もななく、集積密度を向上させながら、低オン抵抗化
を計ることができる。また、内部の接合面積も小さくな
り、このため寄生容量を減少でき、素子の高速化を計る
こともできる。
ET」(松下電子工業株式会社 電子総合研究所偏 E
DD−89−41)には、基板に垂直に溝を形成するU
MOSFETが紹介されている。この構造によれば、隣
接するボディ間の寄生JFET効果による電流狭窄の影
響もななく、集積密度を向上させながら、低オン抵抗化
を計ることができる。また、内部の接合面積も小さくな
り、このため寄生容量を減少でき、素子の高速化を計る
こともできる。
【0004】図2は、かかる従来の半導体装置の断面図
である。同図に示すように、ドレインを構成するn+ サ
ブストレート1上には、n型エピタキシャル層3が形成
されている。その上に、Pウエル4と、n+ 層7が、埋
め込まれている。n+ 層7上には、アルミニウムのフィ
ールドプレート8が載せられ、ソース電極14を構成し
ている。n型エピタキシャル層3に対しては、n+ 層と
Pウエル4を貫通するように、U字形のトレンチ5が形
成されている。そのトレンチ5の1つには、ゲート9が
形成される。そして、ゲート9は、ゲート電極10に接
続されている。そして、最外周には、接合終端領域が形
成される。この領域は、フィールドプレート8と、フィ
ールド酸化膜13と、n+ 拡散層16と、その上のフィ
ールドプレート12で構成される。n型エピタキシャル
層3内には、空乏層6が形成される。また、n+ サブス
トレート1にはドレイン電極15が接続されている。
である。同図に示すように、ドレインを構成するn+ サ
ブストレート1上には、n型エピタキシャル層3が形成
されている。その上に、Pウエル4と、n+ 層7が、埋
め込まれている。n+ 層7上には、アルミニウムのフィ
ールドプレート8が載せられ、ソース電極14を構成し
ている。n型エピタキシャル層3に対しては、n+ 層と
Pウエル4を貫通するように、U字形のトレンチ5が形
成されている。そのトレンチ5の1つには、ゲート9が
形成される。そして、ゲート9は、ゲート電極10に接
続されている。そして、最外周には、接合終端領域が形
成される。この領域は、フィールドプレート8と、フィ
ールド酸化膜13と、n+ 拡散層16と、その上のフィ
ールドプレート12で構成される。n型エピタキシャル
層3内には、空乏層6が形成される。また、n+ サブス
トレート1にはドレイン電極15が接続されている。
【0005】以上述べたような構成において、n型エピ
タキシャル層3の比抵抗をΩ・cmにし、厚さEを10μ
m程度に設計する。このとき、Pウエル4の最外周のベ
ース深さは2〜3μmとなる。終端するためには、Pウ
エル4のエッジ部から、距離D=15μm程度、フィー
ルドプレート8を延ばす必要がある。一方、n+ 拡散層
16上のフィールドプレート12も、エッジ部から距離
B=15μm延ばし、フィールドプレート8とフィール
ドプレート12との間の距離Cを、14μm取ると、終
端長さAは全部で44μmとなってしまう。
タキシャル層3の比抵抗をΩ・cmにし、厚さEを10μ
m程度に設計する。このとき、Pウエル4の最外周のベ
ース深さは2〜3μmとなる。終端するためには、Pウ
エル4のエッジ部から、距離D=15μm程度、フィー
ルドプレート8を延ばす必要がある。一方、n+ 拡散層
16上のフィールドプレート12も、エッジ部から距離
B=15μm延ばし、フィールドプレート8とフィール
ドプレート12との間の距離Cを、14μm取ると、終
端長さAは全部で44μmとなってしまう。
【0006】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、パワーMOSチップに
占める接合終端領域の面積が大きい。結果として、電流
効率を低下させてしまう。
上のように構成されているので、パワーMOSチップに
占める接合終端領域の面積が大きい。結果として、電流
効率を低下させてしまう。
【0007】本発明は、上記に鑑みてなされたもので、
その目的は、終端用のトレンチをサブストレートに埋め
込んだ層に到達するように形成するようにして、ベース
の最外部層を摺炭することにより、終端面積を少なく
し、電流効率を向上させることにある。
その目的は、終端用のトレンチをサブストレートに埋め
込んだ層に到達するように形成するようにして、ベース
の最外部層を摺炭することにより、終端面積を少なく
し、電流効率を向上させることにある。
【0008】
【課題を解決するための手段】ドレインとして機能する
第1導電型の半導体基板と、前記半導体基板の表面上に
枠状に形成された第1導電型の第1エピタキシャル層
と、その半導体基板上及び前記第1エピタキシャル層上
に形成された第2エピタキシャル層と、その第2エピタ
キシャル層の表面内側に形成された第2導電型の第1拡
散層と、その第1拡散層の表面内側に形成され、ソース
として機能する、第1導電型の第2拡散層と、前記第1
及び第2拡散層を貫通し、前記第2エピタキシャル層に
達する第1トレンチと、その第1トレンチ内に形成さ
れ、ゲートとして機能する導電層と、前記第2エピタキ
シャル層の表面から前記第1エピタキシャル層に向けて
延び、底部が前記第1エピタキシャル層に達し、且つ前
記第1拡散層の最外縁部を囲む、枠状の第2トレンチ
と、を備えるものとして構成される。
第1導電型の半導体基板と、前記半導体基板の表面上に
枠状に形成された第1導電型の第1エピタキシャル層
と、その半導体基板上及び前記第1エピタキシャル層上
に形成された第2エピタキシャル層と、その第2エピタ
キシャル層の表面内側に形成された第2導電型の第1拡
散層と、その第1拡散層の表面内側に形成され、ソース
として機能する、第1導電型の第2拡散層と、前記第1
及び第2拡散層を貫通し、前記第2エピタキシャル層に
達する第1トレンチと、その第1トレンチ内に形成さ
れ、ゲートとして機能する導電層と、前記第2エピタキ
シャル層の表面から前記第1エピタキシャル層に向けて
延び、底部が前記第1エピタキシャル層に達し、且つ前
記第1拡散層の最外縁部を囲む、枠状の第2トレンチ
と、を備えるものとして構成される。
【0010】
【作用】トランジスタを構成するための第1拡散層が、
第2トレンチにより終端されている。このため、空乏層
は、前記第2トレンチに沿ってフラットに広がる。これ
により、電界集中を起こさず、十分な接合耐圧が得られ
る。
第2トレンチにより終端されている。このため、空乏層
は、前記第2トレンチに沿ってフラットに広がる。これ
により、電界集中を起こさず、十分な接合耐圧が得られ
る。
【0011】
【0012】以下、図面を参照しながら、本発明の実施
例を説明する。
例を説明する。
【0013】図1は、本発明の一実施例の半導体装置の
断面図である。同図に示すように、ドレインを構成する
n+ サブストレート1は、拡散速度の遅い不順部を含ん
でいる。そして、このn+ サブストレート1上には、n
型エピタキシャル層(第2エピタキシャル層)3が形成
されている。一方、このn+ サブストレート1の終端部
に対応する部分には,n+ 埋め込み層(第1エピタキシ
ャル層)2が形成されている。この層2は、n+ サブス
トレート1の不純物より拡散速度の速い不純物を、部分
的に埋め込み、低濃度のエピタキシャル成長を行なった
ものである、また、n型エピタキシャル層3の上には、
Pウエル4とn+ 層7との接合による、トランジスタ部
が形成されている。n+ 層7上には、アルミニウムのフ
ィールドプレート8が載せられ、ソース電極14を構成
している。n型エピタキシャル層3に対しては、n+ 層
7とPウエル4とを貫通するように、U字形のトレンチ
5が形成されている。その1つには、ゲート9が形成さ
れる。そして、ゲート9は、ゲート電極10に接続され
る。そして、最外周には接合終端領域を構成するトレン
チ11が形成される。このトレンチ11は、n+ 層埋め
込み層2に対向し、これに到達するようにU字形に形成
されている。そして、n型エピタキシャル層3内には、
Pウエル4とトレンチ5を囲むように、フラットに空乏
層6が形成される。この空乏層6は、トレンチ11によ
って終端される。
断面図である。同図に示すように、ドレインを構成する
n+ サブストレート1は、拡散速度の遅い不順部を含ん
でいる。そして、このn+ サブストレート1上には、n
型エピタキシャル層(第2エピタキシャル層)3が形成
されている。一方、このn+ サブストレート1の終端部
に対応する部分には,n+ 埋め込み層(第1エピタキシ
ャル層)2が形成されている。この層2は、n+ サブス
トレート1の不純物より拡散速度の速い不純物を、部分
的に埋め込み、低濃度のエピタキシャル成長を行なった
ものである、また、n型エピタキシャル層3の上には、
Pウエル4とn+ 層7との接合による、トランジスタ部
が形成されている。n+ 層7上には、アルミニウムのフ
ィールドプレート8が載せられ、ソース電極14を構成
している。n型エピタキシャル層3に対しては、n+ 層
7とPウエル4とを貫通するように、U字形のトレンチ
5が形成されている。その1つには、ゲート9が形成さ
れる。そして、ゲート9は、ゲート電極10に接続され
る。そして、最外周には接合終端領域を構成するトレン
チ11が形成される。このトレンチ11は、n+ 層埋め
込み層2に対向し、これに到達するようにU字形に形成
されている。そして、n型エピタキシャル層3内には、
Pウエル4とトレンチ5を囲むように、フラットに空乏
層6が形成される。この空乏層6は、トレンチ11によ
って終端される。
【0014】以上のように、Pウエル4とn+ 層7との
接合部を、トレンチ11で終端した場合、空乏層6はト
レンチ11に沿ってフラットに広がる。このため、プレ
ーナベースでのベース曲率による電界集中を引き起こさ
ず、理想平面接合耐圧を得ることができる。また、図2
との比較においても明らかなように、接合終端部の面積
を減少させることができる。これにより、電流効率の向
上だけでなく、高集積化のうえでも効果的である。
接合部を、トレンチ11で終端した場合、空乏層6はト
レンチ11に沿ってフラットに広がる。このため、プレ
ーナベースでのベース曲率による電界集中を引き起こさ
ず、理想平面接合耐圧を得ることができる。また、図2
との比較においても明らかなように、接合終端部の面積
を減少させることができる。これにより、電流効率の向
上だけでなく、高集積化のうえでも効果的である。
【0015】
【発明の効果】以上述べたように、本発明によれば、U
字形MOSFETを構成する場合に、終端面積を低減す
ることにより、電流効率に優れ、高集積化に適した半導
体装置を実現できる。
字形MOSFETを構成する場合に、終端面積を低減す
ることにより、電流効率に優れ、高集積化に適した半導
体装置を実現できる。
【図1】本発明の一実施例に係る半導体装置の断面図で
ある。
ある。
【図2】従来の半導体装置の断面図である。
1 n+ サブストレート 2 n+ 埋め込み層(第1エピタキシャル層) 3 n型エピタキシャル層(第2エピタキシャル層) 4 Pウエル 5 トレンチ 6 空乏層 7 n+ 層 8 フィールド 9 ゲート 10 ゲート電極 11 トレンチ 12 フィールドプレート 13 フィールド酸化膜 14 ソース電極 15 ドレイン電極 16 n+ 拡散層
フロントページの続き (72)発明者 柳 谷 諭 神奈川県川崎市幸区小向東芝町1 株式 会社東芝 多摩川工場内 (56)参考文献 特開 昭62−189754(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/78 H01L 29/06 H01L 29/68 - 29/739
Claims (1)
- 【請求項1】ドレインとして機能する第1導電型の半導
体基板と、 前記半導体基板の表面上に枠状に形成された第1導電型
の第1エピタキシャル層と、 その半導体基板上及び前記第1エピタキシャル層上に形
成された第2エピタキシャル層と、 その第2エピタキシャル層の表面内側に形成された第2
導電型の第1拡散層と、 その第1拡散層の表面内側に形成され、ソースとして機
能する、第1導電型の第2拡散層と、 前記第1及び第2拡散層を貫通し、前記第2エピタキシ
ャル層に達する第1トレンチと、 その第1トレンチ内に形成され、ゲートとして機能する
導電層と、 前記第2エピタキシャル層の表面から前記第1エピタキ
シャル層に向けて延び、底部が前記第1エピタキシャル
層に達し、且つ前記第1拡散層の最外縁部を囲む、枠状
の第2トレンチと、 を備える、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24661992A JP3204752B2 (ja) | 1992-09-16 | 1992-09-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24661992A JP3204752B2 (ja) | 1992-09-16 | 1992-09-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0697449A JPH0697449A (ja) | 1994-04-08 |
JP3204752B2 true JP3204752B2 (ja) | 2001-09-04 |
Family
ID=17151102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24661992A Expired - Lifetime JP3204752B2 (ja) | 1992-09-16 | 1992-09-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3204752B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07106412A (ja) * | 1993-10-07 | 1995-04-21 | Toshiba Corp | 半導体装置およびその製造方法 |
US5597765A (en) * | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
JP4825424B2 (ja) * | 2005-01-18 | 2011-11-30 | 株式会社東芝 | 電力用半導体装置 |
JP4561747B2 (ja) * | 2007-01-11 | 2010-10-13 | 富士電機システムズ株式会社 | 半導体装置 |
-
1992
- 1992-09-16 JP JP24661992A patent/JP3204752B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0697449A (ja) | 1994-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7910990B2 (en) | Insulated gate type semiconductor device and method for fabricating the same | |
US5282018A (en) | Power semiconductor device having gate structure in trench | |
US20210273091A1 (en) | Split trench gate super junction power device | |
JP2001284584A (ja) | 半導体装置及びその製造方法 | |
US20030057478A1 (en) | Mos-gated power semiconductor device | |
KR20010074650A (ko) | 감소된 표면 전계를 가진 수직 반도체 부품 | |
JP2635828B2 (ja) | 半導体装置 | |
JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
JPS60249367A (ja) | 絶縁ゲ−ト形トランジスタ | |
JP3204752B2 (ja) | 半導体装置 | |
JP2808871B2 (ja) | Mos型半導体素子の製造方法 | |
JP3402043B2 (ja) | 電界効果トランジスタ | |
JP2001127290A (ja) | 縦型電界効果トランジスタ及びその作製方法 | |
JP3311166B2 (ja) | 絶縁ゲート型半導体装置 | |
JPS60102770A (ja) | 半導体装置 | |
JP3137078B2 (ja) | 半導体装置及びそれを用いたトランジスタ | |
JPS5913370A (ja) | 半導体装置 | |
JPH03171774A (ja) | 高耐圧プレーナ素子 | |
JPH0685270A (ja) | 高耐圧半導体装置 | |
JP2893793B2 (ja) | 縦型mos電界効果トランジスタ | |
JPS61172371A (ja) | 半導体装置 | |
JP2712810B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
JPH0482274A (ja) | 半導体装置及びその製造方法 | |
JPH0567054B2 (ja) | ||
JPH05109774A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |