JPH0697449A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0697449A
JPH0697449A JP4246619A JP24661992A JPH0697449A JP H0697449 A JPH0697449 A JP H0697449A JP 4246619 A JP4246619 A JP 4246619A JP 24661992 A JP24661992 A JP 24661992A JP H0697449 A JPH0697449 A JP H0697449A
Authority
JP
Japan
Prior art keywords
layer
trench
epitaxial layer
substrate
diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4246619A
Other languages
English (en)
Other versions
JP3204752B2 (ja
Inventor
Yoshiaki Baba
場 嘉 朗 馬
Shunichi Kai
俊 一 開
Akihiko Osawa
澤 明 彦 大
Satoshi Yanagiya
谷 諭 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24661992A priority Critical patent/JP3204752B2/ja
Publication of JPH0697449A publication Critical patent/JPH0697449A/ja
Application granted granted Critical
Publication of JP3204752B2 publication Critical patent/JP3204752B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 電流効率を高めた半導体装置（Ｕ字型ＭＯＳ
ＦＥＴ）を提供する。 【構成】 本発明のＵ字型ＭＯＳＦＥＴは、ドレインと
して機能する第１導電型の半導体基板１と、その基板１
上に形成されたエピタキシャル層３と、そのエピタキシ
ャル層３の表面に形成された第２導電型の第１拡散層４
と、その第１拡散層４の表面に形成され、ソースとして
機能する、第１導電型の第２拡散層７と、前記第１及び
第２拡散層４，７を貫通し、前記エピタキシャル層３に
達する第１トレンチ５と、その第１トレンチ５内に形成
され、ゲートとして機能する導電層と、前記基板１から
前記エピタキシャル層３に延びる第１導電型の埋め込み
層２と、前記エピタキシャル層３の表面から前記埋め込
み層２に向けて延び、底部が前記埋め込み層に達し、且
つ前記第１拡散層の最外縁部を囲む、枠状の第２トレン
チ１１と、を備えるものとして構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、電力用ＭＯＳを高集積度で構成するのに好適な半導
体装置に関する。
【０００２】
【従来の技術】一般に、電力用ＭＯＳ−ＦＥＴにおける
最大の課題は、オン抵抗の低減である。ところがオン抵
抗は、ドレイン電圧を支えるドレインバッファ層の抵抗
成分や、チャンネル部の抵抗成分に依存する。このた
め、集積密度を向上させるには限界があった。
【０００３】これに対して、「超低オン抵抗ＲＭＯＳＦ
ＥＴ」（松下電子工業株式会社 電子総合研究所偏 Ｅ
ＤＤ−８９−４１）には、基板に垂直に溝を形成するＵ
ＭＯＳＦＥＴが紹介されている。この構造によれば、隣
接するボディ間の寄生ＪＦＥＴ効果による電流狭窄の影
響もななく、集積密度を向上させながら、低オン抵抗化
を計ることができる。また、内部の接合面積も小さくな
り、このため寄生容量を減少でき、素子の高速化を計る
こともできる。
【０００４】図２は、かかる従来の半導体装置の断面図
である。同図に示すように、ドレインを構成するｎ+ サ
ブストレート１上には、ｎ型エピタキシャル層３が形成
されている。その上に、Ｐウエル４と、ｎ+ 層７が、埋
め込まれている。ｎ+ 層７上には、アルミニウムのフィ
ールドプレート８が載せられ、ソース電極１４を構成し
ている。ｎ型エピタキシャル層３に対しては、ｎ+ 層と
Ｐウエル４を貫通するように、Ｕ字形のトレンチ５が形
成されている。そのトレンチ５の１つには、ゲート９が
形成される。そして、ゲート９は、ゲート電極１０に接
続されている。そして、最外周には、接合終端領域が形
成される。この領域は、フィールドプレート８と、フィ
ールド酸化膜１３と、ｎ+ 拡散層１６と、その上のフィ
ールドプレート１２で構成される。ｎ型エピタキシャル
層３内には、空乏層６が形成される。また、ｎ+ サブス
トレート１にはドレイン電極１５が接続されている。
【０００５】以上述べたような構成において、ｎ型エピ
タキシャル層３の比抵抗をΩ・cmにし、厚さＥを１０μ
ｍ程度に設計する。このとき、Ｐウエル４の最外周のベ
ース深さは２〜３μｍとなる。終端するためには、Ｐウ
エル４のエッジ部から、距離Ｄ＝１５μｍ程度、フィー
ルドプレート８を延ばす必要がある。一方、ｎ+ 拡散層
１６上のフィールドプレート１２も、エッジ部から距離
Ｂ＝１５μｍ延ばし、フィールドプレート８とフィール
ドプレート１２との間の距離Ｃを、１４μｍ取ると、終
端長さＡは全部で４４μｍとなってしまう。
【０００６】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、パワーＭＯＳチップに
占める接合終端領域の面積が大きい。結果として、電流
効率を低下させてしまう。
【０００７】本発明は、上記に鑑みてなされたもので、
その目的は、終端用のトレンチをサブストレートに埋め
込んだ層に到達するように形成するようにして、ベース
の最外部層を摺炭することにより、終端面積を少なく
し、電流効率を向上させることにある。
【０００８】
【課題を解決するための手段】本発明の第１の半導体装
置は、第１導電型の半導体基板と、前記基板の表面に枠
状に形成された第１導電型の埋め込み層と、その基板上
に形成されたエピタキシャル層と、そのエピタキシャル
層の表面に形成された第２導電型の第１拡散層と、前記
エピタキシャル層の表面から前記埋め込み層に向けて延
び、底部が前記埋め込み層に達し、且つ前記第１拡散層
の最外縁部を囲む、枠状の第２トレンチとを備えるもの
として構成される。
【０００９】本発明の第２の半導体装置は、ドレインと
して機能する第１導電型の半導体基板と、前記基板の表
面に枠状に形成された第１導電型の埋め込み層と、その
基板上に形成されたエピタキシャル層と、そのエピタキ
シャル層の表面に形成された第２導電型の第１拡散層
と、その第１拡散層の表面に形成され、ソースとして機
能する、第１導電型の第２拡散層と、前記第１及び第２
拡散層を貫通し、前記エピタキシャル層に達する第１ト
レンチと、その第１トレンチ内に形成され、ゲートとし
て機能する導電層と、前記エピタキシャル層の表面から
前記埋め込み層に向けて延び、底部が前記埋め込み層に
達し、且つ前記第１拡散層の最外縁部を囲む、枠状の第
２トレンチとを備えるものとして構成される。
【００１０】
【作用】トランジスタを構成するための第１拡散層が、
第２トレンチにより終端されている。このため、空乏層
は、前記第２トレンチに沿ってフラットに広がる。これ
により、電界集中を起こさず、十分な接合耐圧が得られ
る。
【００１１】
【実施例】
【００１２】以下、図面を参照しながら、本発明の実施
例を説明する。
【００１３】図１は、本発明の一実施例の半導体装置の
断面図である。同図に示すように、ドレインを構成する
ｎ+ サブストレート１は、拡散速度の遅い不順部を含ん
でいる。そして、このｎ+ サブストレート１上には、ｎ
型エピタキシャル層３が形成されている。一方、このｎ
+ サブストレート１の終端部に対応する部分には，ｎ+
埋め込み層２が形成されている。この層２は、ｎ+ サブ
ストレート１の不純物より拡散速度の速い不純物を、部
分的に埋め込み、低濃度のエピタキシャル成長を行なっ
たものである、また、ｎ型エピタキシャル層３の上に
は、Ｐウエル４とｎ+ 層７との接合による、トランジス
タ部が形成されている。ｎ+ 層７上には、アルミニウム
のフィールドプレート８が載せられ、ソース電極１４を
構成している。ｎ型エピタキシャル層３に対しては、ｎ
+ 層７とＰウエル４とを貫通するように、Ｕ字形のトレ
ンチ５が形成されている。その１つには、ゲート９が形
成される。そして、ゲート９は、ゲート電極１０に接続
される。そして、最外周には接合終端領域を構成するト
レンチ１１が形成される。このトレンチ１１は、ｎ+層
埋め込み層２に対向し、これに到達するようにＵ字形に
形成されている。そして、ｎ型エピタキシャル層３内に
は、Ｐウエル４とトレンチ５を囲むように、フラットに
空乏層６が形成される。この空乏層６は、トレンチ１１
によって終端される。
【００１４】以上のように、Ｐウエル４とｎ+ 層７との
接合部を、トレンチ１７で終端した場合、空乏層６はト
レンチ１７に沿ってフラットに広がる。このため、プレ
ーナベースでのベース曲率による電界集中を引き起こさ
ず、理想平面接合耐圧を得ることができる。また、図２
との比較においても明らかなように、接合終端部の面積
を減少させることができる。これにより、電流効率の向
上だけでなく、高集積化のうえでも効果的である。
【００１５】
【発明の効果】以上述べたように、本発明によれば、Ｕ
字形ＭＯＳＦＥＴを構成する場合に、終端面積を低減す
ることにより、電流効率に優れ、高集積化に適した半導
体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の断面図で
ある。
【図２】従来の半導体装置の断面図である。
【符号の説明】
１ ｎ+ サブストレート ２ ｎ+ 埋め込み層 ３ ｎ型エピタキシャル層 ４ Ｐウエル ５ トレンチ ６ 空乏層 ７ ｎ+ 層 ８ フィールド ９ ゲート １０ ゲート電極 １１ トレンチ １２ フィールドプレート １３ フィールド酸化膜 １４ ソース電極 １５ ドレイン電極 １６ ｎ+ 拡散層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳 谷 諭 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板と、 前記基板の表面に枠状に形成された第１導電型の埋め込
    み層と、 その基板上に形成されたエピタキシャル層と、 そのエピタキシャル層の表面に形成された第２導電型の
    第１拡散層と、 前記エピタキシャル層の表面から前記埋め込み層に向け
    て延び、底部が前記埋め込み層に達し、且つ前記第１拡
    散層の最外縁部を囲む、枠状の第２トレンチと、を備え
    る、半導体装置。
  2. 【請求項２】ドレインとして機能する第１導電型の半導
    体基板と、 前記基板の表面に枠状に形成された第１導電型の埋め込
    み層と、 その基板上に形成されたエピタキシャル層と、 そのエピタキシャル層の表面に形成された第２導電型の
    第１拡散層と、 その第１拡散層の表面に形成され、ソースとして機能す
    る、第１導電型の第２拡散層と、 前記第１及び第２拡散層を貫通し、前記エピタキシャル
    層に達する第１トレンチと、 その第１トレンチ内に形成され、ゲートとして機能する
    導電層と、 前記エピタキシャル層の表面から前記埋め込み層に向け
    て延び、底部が前記埋め込み層に達し、且つ前記第１拡
    散層の最外縁部を囲む、枠状の第２トレンチと、 を備える、半導体装置。
JP24661992A 1992-09-16 1992-09-16 半導体装置 Expired - Lifetime JP3204752B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24661992A JP3204752B2 (ja) 1992-09-16 1992-09-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24661992A JP3204752B2 (ja) 1992-09-16 1992-09-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH0697449A true JPH0697449A (ja) 1994-04-08
JP3204752B2 JP3204752B2 (ja) 2001-09-04

Family

ID=17151102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24661992A Expired - Lifetime JP3204752B2 (ja) 1992-09-16 1992-09-16 半導体装置

Country Status (1)

Country Link
JP (1) JP3204752B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647968A2 (en) * 1993-10-07 1995-04-12 Kabushiki Kaisha Toshiba Semiconductor device comprising a plurality of element separating trenches and method of manufacturing same
JP2006202837A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 電力用半導体装置およびその製造方法
JP2006261690A (ja) * 1995-01-10 2006-09-28 Siliconix Inc 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ
JP2008172006A (ja) * 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647968A2 (en) * 1993-10-07 1995-04-12 Kabushiki Kaisha Toshiba Semiconductor device comprising a plurality of element separating trenches and method of manufacturing same
EP0647968A3 (en) * 1993-10-07 1998-01-07 Kabushiki Kaisha Toshiba Semiconductor device comprising a plurality of element separating trenches and method of manufacturing same
JP2006261690A (ja) * 1995-01-10 2006-09-28 Siliconix Inc 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ
JP2006202837A (ja) * 2005-01-18 2006-08-03 Toshiba Corp 電力用半導体装置およびその製造方法
JP2008172006A (ja) * 2007-01-11 2008-07-24 Fuji Electric Device Technology Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP3204752B2 (ja) 2001-09-04

Similar Documents

Publication Publication Date Title
US7645661B2 (en) Semiconductor device
US6501129B2 (en) Semiconductor device
US7910990B2 (en) Insulated gate type semiconductor device and method for fabricating the same
US6916712B2 (en) MOS-gated device having a buried gate and process for forming same
JP2771172B2 (ja) 縦型電界効果トランジスタ
US5282018A (en) Power semiconductor device having gate structure in trench
US20040089910A1 (en) Power transistor
US7276405B2 (en) Power semiconductor device having high breakdown voltage, low on-resistance and small switching loss and method of forming the same
JPH08107204A (ja) ハイパワーｍｏｓ型電界効果トレンチトランジスタデバイス
US20030057478A1 (en) Mos-gated power semiconductor device
JP2004500716A (ja) トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法
JP2635828B2 (ja) 半導体装置
US6534830B2 (en) Low impedance VDMOS semiconductor component
KR20010074650A (ko) 감소된 표면 전계를 가진 수직 반도체 부품
US20220130996A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP2020038986A (ja) 半導体装置
JPH0621468A (ja) 絶縁ゲート型半導体装置
US7446376B2 (en) IGBT cathode design with improved safe operating area capability
JP3204752B2 (ja) 半導体装置
JP2003518749A (ja) ゲートのブレークダウン保護機能付きのシリコンカーバイトｌｍｏｓｆｅｔ
JP2808871B2 (ja) Ｍｏｓ型半導体素子の製造方法
US20220130997A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
JP2001127290A (ja) 縦型電界効果トランジスタ及びその作製方法
JPH06291321A (ja) 電界効果トランジスタ
JPS5913370A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9