JP2001127290A - 縦型電界効果トランジスタ及びその作製方法 - Google Patents
縦型電界効果トランジスタ及びその作製方法Info
- Publication number
- JP2001127290A JP2001127290A JP30882399A JP30882399A JP2001127290A JP 2001127290 A JP2001127290 A JP 2001127290A JP 30882399 A JP30882399 A JP 30882399A JP 30882399 A JP30882399 A JP 30882399A JP 2001127290 A JP2001127290 A JP 2001127290A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- layer
- epitaxial growth
- effect transistor
- growth layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 18
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 123
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000005380 borophosphosilicate glass Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ２００Ｖ以上の耐圧特性を備え、かつオン抵
抗が低いトレンチ型のゲート電極を有する縦型電界効果
トランジスタを提供する。 【解決手段】 本縦型電界効果トランジスタ４０は、ｎ
+ シリコン基板１２上にエピタキシャル成長させたｎ−
Ｓｉ層１４と、ｎ−Ｓｉ層の表面部に形成されたｐ−ベ
ース拡散層１６と、ｎ−Ｓｉ層の表面部でｐ−ベース拡
散層の内側に形成されたｎ+ ソース拡散層１８とを備え
る。また、ｐ−ベース拡散層１６及びｎ+ソース拡散層
１８を貫通してｎ−Ｓｉ層の上部に達するトレンチ４２
と、トレンチの溝壁に沿って設けられたゲート酸化膜４
４と、ゲート酸化膜上に設けられ、トレンチを埋め込ん
だゲート電極４６と備える。トレンチの断面形状は、下
方に向けて末広がりの台形に形成され、トレンチの下向
き溝壁方向がｐ−ベース拡散層とｎ−Ｓｉ層との境界線
に対して成す角度θは、９０°未満になっている正ベベ
ル構造となっている。
抗が低いトレンチ型のゲート電極を有する縦型電界効果
トランジスタを提供する。 【解決手段】 本縦型電界効果トランジスタ４０は、ｎ
+ シリコン基板１２上にエピタキシャル成長させたｎ−
Ｓｉ層１４と、ｎ−Ｓｉ層の表面部に形成されたｐ−ベ
ース拡散層１６と、ｎ−Ｓｉ層の表面部でｐ−ベース拡
散層の内側に形成されたｎ+ ソース拡散層１８とを備え
る。また、ｐ−ベース拡散層１６及びｎ+ソース拡散層
１８を貫通してｎ−Ｓｉ層の上部に達するトレンチ４２
と、トレンチの溝壁に沿って設けられたゲート酸化膜４
４と、ゲート酸化膜上に設けられ、トレンチを埋め込ん
だゲート電極４６と備える。トレンチの断面形状は、下
方に向けて末広がりの台形に形成され、トレンチの下向
き溝壁方向がｐ−ベース拡散層とｎ−Ｓｉ層との境界線
に対して成す角度θは、９０°未満になっている正ベベ
ル構造となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、縦型電界効果トラ
ンジスタ及びその作製方法に関し、更に詳細には耐圧が
高く、しかもオン抵抗が低い縦型電界効果トランジスタ
及びその作製方法に関するものである。
ンジスタ及びその作製方法に関し、更に詳細には耐圧が
高く、しかもオン抵抗が低い縦型電界効果トランジスタ
及びその作製方法に関するものである。
【０００２】
【従来の技術】トレンチ型のゲート電極を有する縦型電
界効果トランジスタは、所要面積が小さく、実装集積率
を高めることができるので、電源回路のスイッチング素
子、或いは電力用のスイッチング素子として、多用され
ている。
界効果トランジスタは、所要面積が小さく、実装集積率
を高めることができるので、電源回路のスイッチング素
子、或いは電力用のスイッチング素子として、多用され
ている。
【０００３】ここで、図６を参照して、従来の縦型電界
効果トランジスタの構成を説明する。図６は従来の縦型
電界効果トランジスタの構成を示す断面図である。縦型
電界効果トランジスタ１０は、図６に示すように、ｎ+
型半導体基板、例えｎ+ 型シリコン基板１２と、ｎ+ 型
シリコン基板１２上にエピタキシャル成長させたｎ−エ
ピタキシャル成長層、例えばＣＶＤ法により成膜したｎ
−Ｓｉ層１４と、ｎ−Ｓｉ層１４の表面部に形成された
深さ約１μｍのｐ−ベース拡散層１６と、エピタキシャ
ル成長層１４の表面部でｐ−ベース拡散層１６の内側に
形成された、深さ約０．４μｍのｎ+ ソース拡散層１８
とを備えている。
効果トランジスタの構成を説明する。図６は従来の縦型
電界効果トランジスタの構成を示す断面図である。縦型
電界効果トランジスタ１０は、図６に示すように、ｎ+
型半導体基板、例えｎ+ 型シリコン基板１２と、ｎ+ 型
シリコン基板１２上にエピタキシャル成長させたｎ−エ
ピタキシャル成長層、例えばＣＶＤ法により成膜したｎ
−Ｓｉ層１４と、ｎ−Ｓｉ層１４の表面部に形成された
深さ約１μｍのｐ−ベース拡散層１６と、エピタキシャ
ル成長層１４の表面部でｐ−ベース拡散層１６の内側に
形成された、深さ約０．４μｍのｎ+ ソース拡散層１８
とを備えている。
【０００４】更に、縦型電界効果トランジスタ１０は、
ｐ−ベース拡散層１６及びｎ+ ソース拡散層１８を貫通
してｎ−Ｓｉ層１４の上部に達するトレンチ２０と、ト
レンチ２０の溝壁に沿って設けられた、例えばＳｉＯ2
膜からなるゲート酸化膜２２と、ゲート酸化膜２２上に
設けられ、トレンチ２０を埋め込んだ、例えばポリシリ
コンからなるゲート電極２４とを備えている。
ｐ−ベース拡散層１６及びｎ+ ソース拡散層１８を貫通
してｎ−Ｓｉ層１４の上部に達するトレンチ２０と、ト
レンチ２０の溝壁に沿って設けられた、例えばＳｉＯ2
膜からなるゲート酸化膜２２と、ゲート酸化膜２２上に
設けられ、トレンチ２０を埋め込んだ、例えばポリシリ
コンからなるゲート電極２４とを備えている。
【０００５】また、縦型電界効果トランジスタ１０は、
ゲート電極２４上及びｎ+ ソース拡散層１８の一部領域
上を覆う層間絶縁膜として設けられた、例えばＢＰＳＧ
膜２６と、ＢＰＳＧ膜２６及びｎ+ ソース拡散層２４の
残り領域上を覆うソース電極２８と、基板１２の裏面に
設けられたドレイン電極３０とを有する。ソース電極２
８は、例えばＡｌＳｉＣｕ合金層で、ドレイン電極３０
は、例えば銀層で形成されている。
ゲート電極２４上及びｎ+ ソース拡散層１８の一部領域
上を覆う層間絶縁膜として設けられた、例えばＢＰＳＧ
膜２６と、ＢＰＳＧ膜２６及びｎ+ ソース拡散層２４の
残り領域上を覆うソース電極２８と、基板１２の裏面に
設けられたドレイン電極３０とを有する。ソース電極２
８は、例えばＡｌＳｉＣｕ合金層で、ドレイン電極３０
は、例えば銀層で形成されている。
【０００６】縦型電界効果トランジスタ１０では、トレ
ンチ２２の断面形状は、図６に示すように、下方に向け
て幅が縮小する楔形又は逆台形に形成されている。そし
て、トレンチ２２の下向き溝壁方向が、ｐ−ベース拡散
層１６とｎ−エピタキシャル成長層１４との境界線に対
して成す角度θは、９０°以上になっていて、いわゆる
負ベベル構造となっている。チャネルは、ゲート電極２
０に沿ってトレンチ１４の深さ方向、即ち縦方向に形成
される。また、空乏層は、図６に示すように、ｐ−ベー
ス拡散層１６から下方に向かってｎ−Ｓｉ層１４内に張
り出し、空乏層の境界３２はｎ−Ｓｉ層１４の上部に存
在し、ゲート酸化膜１８との接点近傍では下方に凸の湾
曲部３４を形成して、ゲート酸化膜１８に向けて斜め上
方に傾斜、延在している。
ンチ２２の断面形状は、図６に示すように、下方に向け
て幅が縮小する楔形又は逆台形に形成されている。そし
て、トレンチ２２の下向き溝壁方向が、ｐ−ベース拡散
層１６とｎ−エピタキシャル成長層１４との境界線に対
して成す角度θは、９０°以上になっていて、いわゆる
負ベベル構造となっている。チャネルは、ゲート電極２
０に沿ってトレンチ１４の深さ方向、即ち縦方向に形成
される。また、空乏層は、図６に示すように、ｐ−ベー
ス拡散層１６から下方に向かってｎ−Ｓｉ層１４内に張
り出し、空乏層の境界３２はｎ−Ｓｉ層１４の上部に存
在し、ゲート酸化膜１８との接点近傍では下方に凸の湾
曲部３４を形成して、ゲート酸化膜１８に向けて斜め上
方に傾斜、延在している。
【０００７】
【発明が解決しようとする課題】しかし、上述した従来
の縦型電界効果トランジスタの構成に従う限り、ソース
電極／ドレイン電極間の耐圧は最大でも６０Ｖから７０
Ｖの範囲にあって、８０Ｖ以上にすることは難しいとい
う問題があった。また、耐圧を高くしようとすると、オ
ン抵抗が１００ｍΩ以上になるという問題もあった。一
方、電子機器、特に通信関係の電子機器の複雑化、大規
模化に伴い、電流が２０Ａから８０Ａの範囲、耐圧が２
００Ｖ程度であって、しかもオン抵抗を１００ｍΩ以下
の低抵抗の縦型電界効果トランジスタが要求されてい
る。
の縦型電界効果トランジスタの構成に従う限り、ソース
電極／ドレイン電極間の耐圧は最大でも６０Ｖから７０
Ｖの範囲にあって、８０Ｖ以上にすることは難しいとい
う問題があった。また、耐圧を高くしようとすると、オ
ン抵抗が１００ｍΩ以上になるという問題もあった。一
方、電子機器、特に通信関係の電子機器の複雑化、大規
模化に伴い、電流が２０Ａから８０Ａの範囲、耐圧が２
００Ｖ程度であって、しかもオン抵抗を１００ｍΩ以下
の低抵抗の縦型電界効果トランジスタが要求されてい
る。
【０００８】そこで、本発明の目的は、２００Ｖ以上の
耐圧特性を備え、かつオン抵抗が低いトレンチ型のゲー
ト電極を有する縦型電界効果トランジスタを提供するこ
とである。
耐圧特性を備え、かつオン抵抗が低いトレンチ型のゲー
ト電極を有する縦型電界効果トランジスタを提供するこ
とである。
【０００９】
【課題を解決するための手段】本発明者は、従来の縦型
電界効果トランジスタの問題点を研究した結果、従来の
縦型電界効果トランジスタの耐圧が低く、オン抵抗が高
くなる原因は、以下の事実にあることを見い出した。即
ち、従来の縦型電界効果トランジスタの構成では、ドレ
イン電極／ソース電極間に電圧を印加すると、図６に示
すように、空乏層の境界３２に存在する湾曲部３４に電
界が集中し、チャネルのリークが大きくなり、耐圧が下
がる。そこで、図７に示すように、図６に示す縦型電界
効果トランジスタ１０よりｐ−ベース拡散層１６を深く
することにより、耐圧を高くすることが試みられている
ものの、空乏層の境界３２も深くなり、空乏層によるＪ
ＦＥＴ抵抗成分Ｒが発生して、縦型電界効果トランジス
タの抵抗成分が増大し、低抵抗の達成が難しくなる。
電界効果トランジスタの問題点を研究した結果、従来の
縦型電界効果トランジスタの耐圧が低く、オン抵抗が高
くなる原因は、以下の事実にあることを見い出した。即
ち、従来の縦型電界効果トランジスタの構成では、ドレ
イン電極／ソース電極間に電圧を印加すると、図６に示
すように、空乏層の境界３２に存在する湾曲部３４に電
界が集中し、チャネルのリークが大きくなり、耐圧が下
がる。そこで、図７に示すように、図６に示す縦型電界
効果トランジスタ１０よりｐ−ベース拡散層１６を深く
することにより、耐圧を高くすることが試みられている
ものの、空乏層の境界３２も深くなり、空乏層によるＪ
ＦＥＴ抵抗成分Ｒが発生して、縦型電界効果トランジス
タの抵抗成分が増大し、低抵抗の達成が難しくなる。
【００１０】そこで、本発明者は、空乏層の境界に湾曲
部が生成しないようにすることが重要であると考え、ｐ
−ベース拡散層とｎ−エピタキシャル成長層との境界線
と、トレンチ２２の溝壁とが成す角度θが９０°未満に
なる、いわゆる正ベベル構造のトレンチ型ゲート電極を
形成することにより、空乏層の境界に湾曲部を生成しな
いようにすることを着想し、実験の末に、本発明を完成
するに到った。
部が生成しないようにすることが重要であると考え、ｐ
−ベース拡散層とｎ−エピタキシャル成長層との境界線
と、トレンチ２２の溝壁とが成す角度θが９０°未満に
なる、いわゆる正ベベル構造のトレンチ型ゲート電極を
形成することにより、空乏層の境界に湾曲部を生成しな
いようにすることを着想し、実験の末に、本発明を完成
するに到った。
【００１１】上記目的を達成するために、本発明に係る
縦型電界効果トランジスタは、一の導電型の半導体基板
上に形成された一の導電型のエピタキシャル成長層と、
エピタキシャル成長層の表面部に形成された一の導電型
と反対の導電型のベース拡散層と、エピタキシャル成長
層の表面部でベース拡散層の内側に形成された一の導電
型のソース拡散層と、ソース拡散層及びベース拡散層を
貫通し、エピタキシャル成長層の上部に達するトレンチ
と、トレンチの溝壁に沿って設けられたゲート酸化膜
と、ゲート酸化膜上に形成され、トレンチを埋め込んだ
ゲート電極とを備えた縦型電界効果トランジスタにおい
て、トレンチの深さ方向断面は上辺が下辺より短い略台
形状であって、トレンチの下向き溝壁方向がベース拡散
層とエピタキシャル成長層との境界線に対して９０°未
満の角度を成すように、トレンチが形成されていること
を特徴としている。
縦型電界効果トランジスタは、一の導電型の半導体基板
上に形成された一の導電型のエピタキシャル成長層と、
エピタキシャル成長層の表面部に形成された一の導電型
と反対の導電型のベース拡散層と、エピタキシャル成長
層の表面部でベース拡散層の内側に形成された一の導電
型のソース拡散層と、ソース拡散層及びベース拡散層を
貫通し、エピタキシャル成長層の上部に達するトレンチ
と、トレンチの溝壁に沿って設けられたゲート酸化膜
と、ゲート酸化膜上に形成され、トレンチを埋め込んだ
ゲート電極とを備えた縦型電界効果トランジスタにおい
て、トレンチの深さ方向断面は上辺が下辺より短い略台
形状であって、トレンチの下向き溝壁方向がベース拡散
層とエピタキシャル成長層との境界線に対して９０°未
満の角度を成すように、トレンチが形成されていること
を特徴としている。
【００１２】本発明では、トレンチの深さ方向断面は上
辺が下辺より短い略台形状であって、トレンチの下向き
溝壁方向がベース拡散層とエピタキシャル成長層との境
界線に対して９０°未満の角度を成すように、トレンチ
が形成されている正ベベル構造になっているので、空乏
層の境界に湾曲部を生成しない。よって、従来のように
湾曲部に電界が集中するようなことが生じないので、チ
ャネルのリーク電流が小さくなり、耐圧特性が向上し、
オン抵抗を低くすることができる。好適には、トレンチ
の下向き溝壁方向がベース拡散層とエピタキシャル成長
層との境界線に対して成す角度が、４０°以上５０°以
下である。この範囲であれば、本発明の効果を顕著に奏
することができる。また、本発明は、半導体基板、エピ
タキシャル成長層、及びゲート電極の形成材料が何であ
るかを問わず、トレンチ型ゲート電極構造の縦型電界効
果トランジスタである限り、適用できる。
辺が下辺より短い略台形状であって、トレンチの下向き
溝壁方向がベース拡散層とエピタキシャル成長層との境
界線に対して９０°未満の角度を成すように、トレンチ
が形成されている正ベベル構造になっているので、空乏
層の境界に湾曲部を生成しない。よって、従来のように
湾曲部に電界が集中するようなことが生じないので、チ
ャネルのリーク電流が小さくなり、耐圧特性が向上し、
オン抵抗を低くすることができる。好適には、トレンチ
の下向き溝壁方向がベース拡散層とエピタキシャル成長
層との境界線に対して成す角度が、４０°以上５０°以
下である。この範囲であれば、本発明の効果を顕著に奏
することができる。また、本発明は、半導体基板、エピ
タキシャル成長層、及びゲート電極の形成材料が何であ
るかを問わず、トレンチ型ゲート電極構造の縦型電界効
果トランジスタである限り、適用できる。
【００１３】本発明に係る縦型電界効果トランジスタ
は、トレンチの形状のみが従来のトレンチ型ゲート電極
構造の縦型電界効果トランジスタと異なっている。従っ
て、本発明に係る縦型電界効果トランジスタの作製方法
は、トレンチの形成工程のみが従来の作製方法と異な
る。そこで、本発明に係る縦型電界効果トランジスタの
作製方法（第１の発明方法）は、トレンチ型ゲート電極
を備えた縦型電界効果トランジスタの作製方法であっ
て、一の導電型の半導体基板上に一の導電型のエピタキ
シャル成長層をエピタキシャル成長させる工程と、異方
性エッチング法によりエピタキシャル成長層をエッチン
グして、トレンチの下向き溝壁方向がエピタキシャル成
長層の上面に対して９０°未満の角度を成すように、上
辺が下辺より短い略台形断面のトレンチをエピタキシャ
ル成長層に形成する工程とを備えることを特徴としてい
る。
は、トレンチの形状のみが従来のトレンチ型ゲート電極
構造の縦型電界効果トランジスタと異なっている。従っ
て、本発明に係る縦型電界効果トランジスタの作製方法
は、トレンチの形成工程のみが従来の作製方法と異な
る。そこで、本発明に係る縦型電界効果トランジスタの
作製方法（第１の発明方法）は、トレンチ型ゲート電極
を備えた縦型電界効果トランジスタの作製方法であっ
て、一の導電型の半導体基板上に一の導電型のエピタキ
シャル成長層をエピタキシャル成長させる工程と、異方
性エッチング法によりエピタキシャル成長層をエッチン
グして、トレンチの下向き溝壁方向がエピタキシャル成
長層の上面に対して９０°未満の角度を成すように、上
辺が下辺より短い略台形断面のトレンチをエピタキシャ
ル成長層に形成する工程とを備えることを特徴としてい
る。
【００１４】本発明に係る縦型電界効果トランジスタの
別の作製方法（第２の発明方法）は、トレンチ型ゲート
電極を備えた縦型電界効果トランジスタの作製方法であ
って、一の導電型の半導体基板上に一の導電型のエピタ
キシャル成長層をエピタキシャル成長させる工程と、等
方性エッチング法によりエピタキシャル成長層をエッチ
ングして、トレンチの下向き溝壁方向がエピタキシャル
成長層の上面に対して９０°未満の角度を成す溝壁部分
を上部に有する断面ビヤ樽状のトレンチをエピタキシャ
ル成長層に形成する工程と、断面ビヤ樽状のトレンチの
底部に前記一の導電型のエピタキシャル成長層と同じエ
ピタキシャル成長層を選択的に成長させて、断面ビヤ樽
状のトレンチの下部分を埋め、上辺が下辺より短い略台
形断面のトレンチを形成する工程とを備えることを特徴
としている。
別の作製方法（第２の発明方法）は、トレンチ型ゲート
電極を備えた縦型電界効果トランジスタの作製方法であ
って、一の導電型の半導体基板上に一の導電型のエピタ
キシャル成長層をエピタキシャル成長させる工程と、等
方性エッチング法によりエピタキシャル成長層をエッチ
ングして、トレンチの下向き溝壁方向がエピタキシャル
成長層の上面に対して９０°未満の角度を成す溝壁部分
を上部に有する断面ビヤ樽状のトレンチをエピタキシャ
ル成長層に形成する工程と、断面ビヤ樽状のトレンチの
底部に前記一の導電型のエピタキシャル成長層と同じエ
ピタキシャル成長層を選択的に成長させて、断面ビヤ樽
状のトレンチの下部分を埋め、上辺が下辺より短い略台
形断面のトレンチを形成する工程とを備えることを特徴
としている。
【００１５】本発明に係る縦型電界効果トランジスタの
更に別の作製方法（第３の発明方法）は、トレンチ型ゲ
ート電極を備えた縦型電界効果トランジスタの作製方法
であって、一の導電型の第１の半導体基板上に一の導電
型の第１のエピタキシャル成長層をエピタキシャル成長
させる工程と、異方性エッチング法により第１のエピタ
キシャル成長層をエッチングして、トレンチの下向き溝
壁方向が第１のエピタキシャル成長層の上面に対して９
０°以上の角度を成すように、下辺が上辺より短い逆台
形断面のトレンチを第１のエピタキシャル成長層に形成
する工程と、トレンチの溝壁にゲート酸化膜を成膜する
工程と、ゲート酸化膜上に導電性材料膜を成膜し、トレ
ンチを埋め込んでゲート電極を形成し、更にゲート電極
上に選択的にゲート酸化膜を成膜する工程と、一の導電
型の第２の半導体基板上に第１のエピタキシャル成長層
と同じ組成の第２のエピタキシャル成長層をエピタキシ
ャル成長させる工程と、第２のエピタキシャル成長層上
に第１のエピタキシャル成長層を張り合わせて、一方の
端部に第２の半導体基板を有し、他方の端部に第１の半
導体基板を有する積層構造を形成する工程と、第１の半
導体基板、第１のエピタキシャル成長層及びゲート酸化
膜を除去して、ゲート電極が露出させる工程とを有する
ことを特徴としている。
更に別の作製方法（第３の発明方法）は、トレンチ型ゲ
ート電極を備えた縦型電界効果トランジスタの作製方法
であって、一の導電型の第１の半導体基板上に一の導電
型の第１のエピタキシャル成長層をエピタキシャル成長
させる工程と、異方性エッチング法により第１のエピタ
キシャル成長層をエッチングして、トレンチの下向き溝
壁方向が第１のエピタキシャル成長層の上面に対して９
０°以上の角度を成すように、下辺が上辺より短い逆台
形断面のトレンチを第１のエピタキシャル成長層に形成
する工程と、トレンチの溝壁にゲート酸化膜を成膜する
工程と、ゲート酸化膜上に導電性材料膜を成膜し、トレ
ンチを埋め込んでゲート電極を形成し、更にゲート電極
上に選択的にゲート酸化膜を成膜する工程と、一の導電
型の第２の半導体基板上に第１のエピタキシャル成長層
と同じ組成の第２のエピタキシャル成長層をエピタキシ
ャル成長させる工程と、第２のエピタキシャル成長層上
に第１のエピタキシャル成長層を張り合わせて、一方の
端部に第２の半導体基板を有し、他方の端部に第１の半
導体基板を有する積層構造を形成する工程と、第１の半
導体基板、第１のエピタキシャル成長層及びゲート酸化
膜を除去して、ゲート電極が露出させる工程とを有する
ことを特徴としている。
【００１６】
【発明の実施の形態】以下に、添付図面を参照し、実施
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。縦型電界効果トランジスタの実施形態例 本実施形態例は、本発明に係る縦型電界効果トランジス
タの実施形態の一例であって、図１は本実施形態例の縦
型電界効果トランジスタの構成を示す断面図である。本
実施形態例の縦型電界効果トランジスタ４０は、トレン
チの形状を除いて、従来の縦型電界効果トランジスタ１
０と同じ構成を備えている。
例を挙げて本発明の実施の形態を具体的かつ詳細に説明
する。縦型電界効果トランジスタの実施形態例 本実施形態例は、本発明に係る縦型電界効果トランジス
タの実施形態の一例であって、図１は本実施形態例の縦
型電界効果トランジスタの構成を示す断面図である。本
実施形態例の縦型電界効果トランジスタ４０は、トレン
チの形状を除いて、従来の縦型電界効果トランジスタ１
０と同じ構成を備えている。
【００１７】即ち、本実施形態例の縦型電界効果トラン
ジスタ４０は、図１に示すように、ｎ+ シリコン基板１
２上にＣＶＤ法によりエピタキシャル成長させたｎ−Ｓ
ｉ層１４と、ｎ−Ｓｉ層１４の表面部に形成されたｐ−
ベース拡散層１６と、ｎ−Ｓｉ層１４の表面部でｐ−ベ
ース拡散層１６の内側に形成されたｎ+ ソース拡散層１
８とを備えている。更に、縦型電界効果トランジスタ１
０は、ｐ−ベース拡散層１６及びｎ+ ソース拡散層１８
を貫通してｎ−Ｓｉ層１４の上部に達するトレンチ４２
と、トレンチ４２の溝壁に沿って設けられたＳｉＯ2 膜
からなるゲート酸化膜４４と、ゲート酸化膜４４上に設
けられ、トレンチ４２を埋め込んだ、ポリシリコンから
なるゲート電極４６とを備えている。
ジスタ４０は、図１に示すように、ｎ+ シリコン基板１
２上にＣＶＤ法によりエピタキシャル成長させたｎ−Ｓ
ｉ層１４と、ｎ−Ｓｉ層１４の表面部に形成されたｐ−
ベース拡散層１６と、ｎ−Ｓｉ層１４の表面部でｐ−ベ
ース拡散層１６の内側に形成されたｎ+ ソース拡散層１
８とを備えている。更に、縦型電界効果トランジスタ１
０は、ｐ−ベース拡散層１６及びｎ+ ソース拡散層１８
を貫通してｎ−Ｓｉ層１４の上部に達するトレンチ４２
と、トレンチ４２の溝壁に沿って設けられたＳｉＯ2 膜
からなるゲート酸化膜４４と、ゲート酸化膜４４上に設
けられ、トレンチ４２を埋め込んだ、ポリシリコンから
なるゲート電極４６とを備えている。
【００１８】さらに、縦型電界効果トランジスタ４０
は、ゲート電極４６上及びｎ+ ソース拡散層１８の一部
領域上を覆う層間絶縁膜として設けられたＢＰＳＧ膜２
６と、ＢＰＳＧ膜２６上及びｎ+ ソース拡散層１８の残
り領域上を覆うように設けられたソース電極２８と、基
板１２の裏面に設けられたドレイン電極３０とを有す
る。
は、ゲート電極４６上及びｎ+ ソース拡散層１８の一部
領域上を覆う層間絶縁膜として設けられたＢＰＳＧ膜２
６と、ＢＰＳＧ膜２６上及びｎ+ ソース拡散層１８の残
り領域上を覆うように設けられたソース電極２８と、基
板１２の裏面に設けられたドレイン電極３０とを有す
る。
【００１９】縦型電界効果トランジスタ４０では、トレ
ンチ４２の断面形状は、図１に示すように、下方に向け
て末広がりの台形に形成されている。そして、トレンチ
４２の下向き溝壁方向がｐ−ベース拡散層１６とｎ−Ｓ
ｉ層１４との境界線に対して成す角度θは、９０°未満
になっていて、いわゆる正ベベル構造となっている。チ
ャネルは、ゲート電極４６に沿ってトレンチ４２の深さ
方向、即ち縦方向に形成される。また、本実施形態例の
縦型電界効果トランジスタ４０のｐ−ベース拡散層１６
の深さは、従来の縦型電界効果トランジスタ１０のｐ−
ベース拡散層１６の深さと同じである。従って、電界に
よるＪＦＥＴ抵抗成分が発生しないので、オン抵抗が低
い。
ンチ４２の断面形状は、図１に示すように、下方に向け
て末広がりの台形に形成されている。そして、トレンチ
４２の下向き溝壁方向がｐ−ベース拡散層１６とｎ−Ｓ
ｉ層１４との境界線に対して成す角度θは、９０°未満
になっていて、いわゆる正ベベル構造となっている。チ
ャネルは、ゲート電極４６に沿ってトレンチ４２の深さ
方向、即ち縦方向に形成される。また、本実施形態例の
縦型電界効果トランジスタ４０のｐ−ベース拡散層１６
の深さは、従来の縦型電界効果トランジスタ１０のｐ−
ベース拡散層１６の深さと同じである。従って、電界に
よるＪＦＥＴ抵抗成分が発生しないので、オン抵抗が低
い。
【００２０】本実施形態例では、トレンチ４２の下向き
溝壁方向がｐ−ベース拡散層１６とｎ−Ｓｉ層１４との
境界線に対して成す角度θは、９０°未満であって正ベ
ベル構造となっている。これにより、図１に示すよう
に、空乏層がｐ−ベース拡散層１６から下方に向かって
ｎ−Ｓｉ層１４内に張り出して形成され、空乏層の境界
４８はｎ−Ｓｉ層１４の上部に存在し、ＳｉＯ2 膜４２
との接点近傍でＳｉＯ2 膜４２に沿って、即ちトレンチ
４４の溝壁に沿って下降し、次いでトレンチ４２の底溝
壁に沿って延在している。
溝壁方向がｐ−ベース拡散層１６とｎ−Ｓｉ層１４との
境界線に対して成す角度θは、９０°未満であって正ベ
ベル構造となっている。これにより、図１に示すよう
に、空乏層がｐ−ベース拡散層１６から下方に向かって
ｎ−Ｓｉ層１４内に張り出して形成され、空乏層の境界
４８はｎ−Ｓｉ層１４の上部に存在し、ＳｉＯ2 膜４２
との接点近傍でＳｉＯ2 膜４２に沿って、即ちトレンチ
４４の溝壁に沿って下降し、次いでトレンチ４２の底溝
壁に沿って延在している。
【００２１】従って、空乏層の境界４８には、下向きの
湾曲部が形成されていないので、従来の縦型電界効果ト
ランジスタ１０で生じていたような電界集中が発生しな
い。よって、チャネルのリーク電流が小さく、耐圧特性
が向上し、かつオン抵抗も低い。本実施形態例の縦型電
界効果トランジスタ４０と同じ構成の試作品では、耐圧
が２００Ｖ以上であり、オン抵抗が１０ｍΩから高々３
０ｍΩの範囲に止まっている。
湾曲部が形成されていないので、従来の縦型電界効果ト
ランジスタ１０で生じていたような電界集中が発生しな
い。よって、チャネルのリーク電流が小さく、耐圧特性
が向上し、かつオン抵抗も低い。本実施形態例の縦型電
界効果トランジスタ４０と同じ構成の試作品では、耐圧
が２００Ｖ以上であり、オン抵抗が１０ｍΩから高々３
０ｍΩの範囲に止まっている。
【００２２】作製方法の実施形態例１ 本実施形態例は、上述の縦型電界効果トランジスタ４０
の作製に適用した第１の発明方法に係る縦型電界効果ト
ランジスタの作製方法であって、図２（ａ）から（ｃ）
及び図３（ｄ）から（ｆ）は、それぞれ、本実施形態例
に従って縦型電界効果トランジスタを作製する際の工程
毎の基板断面図である。先ず、図２（ａ）に示すよう
に、ｎ+ シリコン基板１２上にＣＶＤ法によりｎ−Ｓｉ
層１４を成膜する。次いで、図２（ｂ）に示すように、
膜厚１２００ÅのＳｉ3 Ｎ4 膜をｎ−Ｓｉ層１４上に成
膜し、トレンチ形成用のエッチングマスク５０を形成す
る。次いで、図２（ｃ）に示すように、異方性エッチン
グ法を使った斜めエッチングにより、深さ約１．５μｍ
のトレンチ４２を形成する。続いて、熱酸化法によって
５００Åのゲート酸化膜４４を成膜する。
の作製に適用した第１の発明方法に係る縦型電界効果ト
ランジスタの作製方法であって、図２（ａ）から（ｃ）
及び図３（ｄ）から（ｆ）は、それぞれ、本実施形態例
に従って縦型電界効果トランジスタを作製する際の工程
毎の基板断面図である。先ず、図２（ａ）に示すよう
に、ｎ+ シリコン基板１２上にＣＶＤ法によりｎ−Ｓｉ
層１４を成膜する。次いで、図２（ｂ）に示すように、
膜厚１２００ÅのＳｉ3 Ｎ4 膜をｎ−Ｓｉ層１４上に成
膜し、トレンチ形成用のエッチングマスク５０を形成す
る。次いで、図２（ｃ）に示すように、異方性エッチン
グ法を使った斜めエッチングにより、深さ約１．５μｍ
のトレンチ４２を形成する。続いて、熱酸化法によって
５００Åのゲート酸化膜４４を成膜する。
【００２３】続いて、基板全面にポリシリコン膜を成膜
してトレンチ４２を埋め込み、次いでエッチバックし
て、図３（ｄ）に示すように、ｎ−Ｓｉ層１４を露出さ
せると共にゲート電極４６を形成する。次いで、図３
（ｅ）に示すように、７０ｋｅＶの注入エネルギー、
２．２×１０13／ｃｍ3 のドーズ量で、ボロン（Ｂ）イ
オンをイオン注入して、更に１０００℃で４５分間の熱
処理を施して、深さ約１μｍのｐ−ベース拡散層１６を
形成する。次に、ソース拡散層の形成領域を露出させた
マスク（図示せず）をｐ−ベース拡散層１６上に形成
し、７０ｋｅＶの注入エネルギー、１．０×１０16／ｃ
ｍ3のドーズ量で、砒素（Ａｓ）イオンをイオン注入
し、更に１０００℃で３０分間の熱処理を施して、図３
（ｆ）に示すように、深さ約０．４μｍのｎ+ ソース拡
散層１８をｐ−ベース拡散層１６内でトレンチ４２を囲
むように形成する。
してトレンチ４２を埋め込み、次いでエッチバックし
て、図３（ｄ）に示すように、ｎ−Ｓｉ層１４を露出さ
せると共にゲート電極４６を形成する。次いで、図３
（ｅ）に示すように、７０ｋｅＶの注入エネルギー、
２．２×１０13／ｃｍ3 のドーズ量で、ボロン（Ｂ）イ
オンをイオン注入して、更に１０００℃で４５分間の熱
処理を施して、深さ約１μｍのｐ−ベース拡散層１６を
形成する。次に、ソース拡散層の形成領域を露出させた
マスク（図示せず）をｐ−ベース拡散層１６上に形成
し、７０ｋｅＶの注入エネルギー、１．０×１０16／ｃ
ｍ3のドーズ量で、砒素（Ａｓ）イオンをイオン注入
し、更に１０００℃で３０分間の熱処理を施して、図３
（ｆ）に示すように、深さ約０．４μｍのｎ+ ソース拡
散層１８をｐ−ベース拡散層１６内でトレンチ４２を囲
むように形成する。
【００２４】次いで、基板全面にＢＰＳＧ膜を成膜し、
ゲート電極４４及びゲート電極４４周りのｎ+ ソース拡
散層１８の一部を覆うようにＢＰＳＧ膜をエッチングし
てＢＰＳＧ膜からなる層間絶縁膜２６を形成する。更
に、ＡｌＳｉＣｕ層をスパッタし、ＢＰＳＧ膜２６及び
ｎ+ ソース拡散層１８の残り領域を覆うようにＡｌＳｉ
Ｃｕ層をエッチングしてソース電極２８を形成する。ま
た、シリコン基板１２の裏面にＡｇ膜からなるドレイン
電極３０を形成する。これにより、図１に示す縦型電界
効果トランジスタ４０を作製することができる。
ゲート電極４４及びゲート電極４４周りのｎ+ ソース拡
散層１８の一部を覆うようにＢＰＳＧ膜をエッチングし
てＢＰＳＧ膜からなる層間絶縁膜２６を形成する。更
に、ＡｌＳｉＣｕ層をスパッタし、ＢＰＳＧ膜２６及び
ｎ+ ソース拡散層１８の残り領域を覆うようにＡｌＳｉ
Ｃｕ層をエッチングしてソース電極２８を形成する。ま
た、シリコン基板１２の裏面にＡｇ膜からなるドレイン
電極３０を形成する。これにより、図１に示す縦型電界
効果トランジスタ４０を作製することができる。
【００２５】作製方法の実施形態例２ 本実施形態例は、上述の縦型電界効果トランジスタ４０
の作製に適用した第２の発明方法に係る縦型電界効果ト
ランジスタの作製方法であって、図４（ａ）から（ｃ）
は、それぞれ、本実施形態例に従って縦型電界効果トラ
ンジスタを作製する際の工程毎の基板断面図である。本
実施形態例は、トレンチ４２の形成方法が異なることを
除いて、実施形態例１の方法と同じ構成を備えている。
即ち、実施形態例１と同様にして、ｎ+ シリコン基板１
２上にＣＶＤ法によりｎ−Ｓｉ層１４を成膜する。
の作製に適用した第２の発明方法に係る縦型電界効果ト
ランジスタの作製方法であって、図４（ａ）から（ｃ）
は、それぞれ、本実施形態例に従って縦型電界効果トラ
ンジスタを作製する際の工程毎の基板断面図である。本
実施形態例は、トレンチ４２の形成方法が異なることを
除いて、実施形態例１の方法と同じ構成を備えている。
即ち、実施形態例１と同様にして、ｎ+ シリコン基板１
２上にＣＶＤ法によりｎ−Ｓｉ層１４を成膜する。
【００２６】次いで、図４（ａ）に示すように、膜厚１
２００ÅのＳｉ3 Ｎ4 膜をｎ−Ｓｉ層１４上に成膜し、
トレンチ形成用のエッチングマスク５２を形成する。続
いて、等方性エッチング法を用いて、図４（ｂ）に示す
ように、深さ約３μｍの断面ビヤ樽状のトレンチ５４を
形成する。次いで、図４（ｃ）に示すように、トレンチ
５４の底部に選択的にｎ−Ｓｉ層をエピタキシャル成長
させ、トレンチの深さが約１．５μｍになるようにｎ−
Ｓｉ層でトレンチ５４を埋め込み、実施形態例２のトレ
ンチとほぼ同形のトレンチ４４を形成する。以下、実施
形態例１と同様にして、各工程を実施し、縦型電界効果
トランジスタ４０を形成する。
２００ÅのＳｉ3 Ｎ4 膜をｎ−Ｓｉ層１４上に成膜し、
トレンチ形成用のエッチングマスク５２を形成する。続
いて、等方性エッチング法を用いて、図４（ｂ）に示す
ように、深さ約３μｍの断面ビヤ樽状のトレンチ５４を
形成する。次いで、図４（ｃ）に示すように、トレンチ
５４の底部に選択的にｎ−Ｓｉ層をエピタキシャル成長
させ、トレンチの深さが約１．５μｍになるようにｎ−
Ｓｉ層でトレンチ５４を埋め込み、実施形態例２のトレ
ンチとほぼ同形のトレンチ４４を形成する。以下、実施
形態例１と同様にして、各工程を実施し、縦型電界効果
トランジスタ４０を形成する。
【００２７】作製方法の実施形態例３ 本実施形態例は、上述の縦型電界効果トランジスタ４０
の作製に適用した第３の発明方法に係る縦型電界効果ト
ランジスタの作製方法であって、図５（ａ）から（ｃ）
は、それぞれ、本実施形態例に従って縦型電界効果トラ
ンジスタを作製する際の工程毎の基板断面図である。本
実施形態例では、先ず、ｎ+ シリコン基板６２上にＣＶ
Ｄ法によりｎ−ＳｉＯ2 膜６４をエピタキシャル成長さ
せ、次いで従来と同様にして、断面逆台形のトレンチ６
６を形成する。続いて、トレンチ６６の溝壁にゲート酸
化膜としてＳｉＯ2 膜６７を成膜し、図５（ａ）に示す
ように、ポリシリコン層でトレンチ６４を埋め込み、埋
め込みプラグ６８を形成し、更に、埋め込みプラグ６８
の上部に選択的にＳｉＯ2 膜７０を形成する。
の作製に適用した第３の発明方法に係る縦型電界効果ト
ランジスタの作製方法であって、図５（ａ）から（ｃ）
は、それぞれ、本実施形態例に従って縦型電界効果トラ
ンジスタを作製する際の工程毎の基板断面図である。本
実施形態例では、先ず、ｎ+ シリコン基板６２上にＣＶ
Ｄ法によりｎ−ＳｉＯ2 膜６４をエピタキシャル成長さ
せ、次いで従来と同様にして、断面逆台形のトレンチ６
６を形成する。続いて、トレンチ６６の溝壁にゲート酸
化膜としてＳｉＯ2 膜６７を成膜し、図５（ａ）に示す
ように、ポリシリコン層でトレンチ６４を埋め込み、埋
め込みプラグ６８を形成し、更に、埋め込みプラグ６８
の上部に選択的にＳｉＯ2 膜７０を形成する。
【００２８】一方、図５（ｂ）に示すように、ｎ+ シリ
コン基板１２上に、縦型電界効果トランジスタ４０のト
レンチ４２の底部とｎ+ シリコン基板１２の基板面との
距離に等しい膜厚のｎ−Ｓｉ層１４を成膜する。
コン基板１２上に、縦型電界効果トランジスタ４０のト
レンチ４２の底部とｎ+ シリコン基板１２の基板面との
距離に等しい膜厚のｎ−Ｓｉ層１４を成膜する。
【００２９】次いで、図５（ｃ）に示すように、ｎ−Ｓ
ｉ層１４の表面にｎ−Ｓｉ層６４の表面を密着させて、
常用の方法によって、シリコン基板６２のｎ−Ｓｉ層６
４とシリコン基板１２のｎ−Ｓｉ層１４とを張り合わせ
る。次に、シリコン基板６２を研磨して除去し、更にポ
リシリコンからなる埋め込みプラグ６８の底が露出する
まで、ｎ−Ｓｉ層６４及びＳｉＯ2 膜６７を研磨して除
去する。これにより、トレンチ６６はトレンチ４２とな
り、埋め込みプラグ６８はゲート電極４６となり、Ｓｉ
Ｏ2 膜７０及びトレンチ６６の側溝壁のＳｉＯ2 膜６７
はゲート酸化膜４４となる。
ｉ層１４の表面にｎ−Ｓｉ層６４の表面を密着させて、
常用の方法によって、シリコン基板６２のｎ−Ｓｉ層６
４とシリコン基板１２のｎ−Ｓｉ層１４とを張り合わせ
る。次に、シリコン基板６２を研磨して除去し、更にポ
リシリコンからなる埋め込みプラグ６８の底が露出する
まで、ｎ−Ｓｉ層６４及びＳｉＯ2 膜６７を研磨して除
去する。これにより、トレンチ６６はトレンチ４２とな
り、埋め込みプラグ６８はゲート電極４６となり、Ｓｉ
Ｏ2 膜７０及びトレンチ６６の側溝壁のＳｉＯ2 膜６７
はゲート酸化膜４４となる。
【００３０】以上の工程を経ることにより、実施形態例
１の図３に示すように、トレンチ４４の溝壁に沿って設
けられたゲート酸化膜４２と、ゲート酸化膜４２上に形
成され、トレンチ４４を埋めた、ポリシリコンからなる
ゲート電極４６とをｎ−Ｓｉ層１４の上部に有する基板
を得ることができる。以下、実施形態例１と同じ工程を
経て、縦型電界効果トランジスタ４０を作製する。
１の図３に示すように、トレンチ４４の溝壁に沿って設
けられたゲート酸化膜４２と、ゲート酸化膜４２上に形
成され、トレンチ４４を埋めた、ポリシリコンからなる
ゲート電極４６とをｎ−Ｓｉ層１４の上部に有する基板
を得ることができる。以下、実施形態例１と同じ工程を
経て、縦型電界効果トランジスタ４０を作製する。
【００３１】
【発明の効果】本発明によれば、トレンチの深さ方向断
面は上辺が下辺より短い略台形状であって、トレンチの
下向き溝壁方向がベース拡散層とエピタキシャル成長層
との境界線に対して９０°未満の角度を成すように、ト
レンチが形成されている正ベベル構造になっているの
で、空乏層の境界に湾曲部を生成しない。よって、従来
のように湾曲部に電界が集中するようなことが生じない
ので、チャネルのリーク電流が小さくなり、耐圧特性が
向上し、オン抵抗を低くすることができる。
面は上辺が下辺より短い略台形状であって、トレンチの
下向き溝壁方向がベース拡散層とエピタキシャル成長層
との境界線に対して９０°未満の角度を成すように、ト
レンチが形成されている正ベベル構造になっているの
で、空乏層の境界に湾曲部を生成しない。よって、従来
のように湾曲部に電界が集中するようなことが生じない
ので、チャネルのリーク電流が小さくなり、耐圧特性が
向上し、オン抵抗を低くすることができる。
【図１】実施形態例の縦型電界効果トランジスタの構成
を示す断面図である。
を示す断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態
例１の方法に従って縦型電界効果トランジスタを作製す
る際の工程毎の基板断面図である。
例１の方法に従って縦型電界効果トランジスタを作製す
る際の工程毎の基板断面図である。
【図３】図３（ｄ）から（ｆ）は、それぞれ、図２
（ｃ）に続いて、実施形態例１の方法に従って縦型電界
効果トランジスタを作製する際の工程毎の基板断面図で
ある。
（ｃ）に続いて、実施形態例１の方法に従って縦型電界
効果トランジスタを作製する際の工程毎の基板断面図で
ある。
【図４】図４（ａ）から（ｃ）は、それぞれ、実施形態
例２の方法に従って縦型電界効果トランジスタを作製す
る際の工程毎の基板断面図である。
例２の方法に従って縦型電界効果トランジスタを作製す
る際の工程毎の基板断面図である。
【図５】図５（ａ）から（ｃ）は、それぞれ、実施形態
例３の方法に従って縦型電界効果トランジスタを作製す
る際の工程毎の基板断面図である。
例３の方法に従って縦型電界効果トランジスタを作製す
る際の工程毎の基板断面図である。
【図６】従来の縦型電界効果トランジスタの構成を示す
断面図である。
断面図である。
【図７】ｐ−ベース拡散層を深くしたときの問題点を説
明する断面図である。
明する断面図である。
１０ 従来の縦型電界効果トランジスタ １２ ｎ+ 型シリコン基板 １４ ｎ−Ｓｉ層 １６ ｐ−ベース拡散層 １８ ｎ+ ソース拡散層 ２０ トレンチ ２２ ゲート酸化膜 ２４ ゲート電極 ２６ ＢＰＳＧ膜 ２８ ソース電極 ３０ ドレイン電極 ３２ 空乏層の境界 ３４ 湾曲部 ４０ 実施形態例の縦型電界効果トランジスタ ４２ トレンチ ４４ ゲート酸化膜 ４６ ゲート電極 ４８ 空乏層の境界 ５０、５２ エッチングマスク ５４ 断面ビヤ樽状のトレンチ ６２ ｎ+ シリコン基板 ６４ ｎ−Ｓｉ層 ６６ 逆台形断面のトレンチ ６７ ゲート酸化膜 ６８ ポリシリコンからなる埋め込みプラグ ７０ ゲート酸化膜
Claims (5)
- 【請求項１】 一の導電型の半導体基板上に形成された
一の導電型のエピタキシャル成長層と、エピタキシャル
成長層の表面部に形成された一の導電型と反対の導電型
のベース拡散層と、エピタキシャル成長層の表面部でベ
ース拡散層の内側に形成された一の導電型のソース拡散
層と、ソース拡散層及びベース拡散層を貫通し、エピタ
キシャル成長層の上部に達するトレンチと、トレンチの
溝壁に沿って設けられたゲート酸化膜と、ゲート酸化膜
上に形成され、トレンチを埋め込んだゲート電極とを備
えた縦型電界効果トランジスタにおいて、 トレンチの深さ方向断面は上辺が下辺より短い略台形状
であって、トレンチの下向き溝壁方向がベース拡散層と
エピタキシャル成長層との境界線に対して９０°未満の
角度を成すように、トレンチが形成されていることを特
徴とする縦型電界効果トランジスタ。 - 【請求項２】 トレンチの下向き溝壁方向がベース拡散
層とエピタキシャル成長層との境界線に対して成す角度
が、４０°以上５０°以下であることを特徴とする請求
項１に記載の縦型電界効果トランジスタ。 - 【請求項３】 トレンチ型ゲート電極を備えた縦型電界
効果トランジスタの作製方法であって、 一の導電型の半導体基板上に一の導電型のエピタキシャ
ル成長層をエピタキシャル成長させる工程と、 異方性エッチング法によりエピタキシャル成長層をエッ
チングして、トレンチの下向き溝壁方向がエピタキシャ
ル成長層の上面に対して９０°未満の角度を成すよう
に、上辺が下辺より短い略台形断面のトレンチをエピタ
キシャル成長層に形成する工程とを備えることを特徴と
する縦型電界効果トランジスタの作製方法。 - 【請求項４】 トレンチ型ゲート電極を備えた縦型電界
効果トランジスタの作製方法であって、 一の導電型の半導体基板上に一の導電型のエピタキシャ
ル成長層をエピタキシャル成長させる工程と、 等方性エッチング法によりエピタキシャル成長層をエッ
チングして、トレンチの下向き溝壁方向がエピタキシャ
ル成長層の上面に対して９０°未満の角度を成す溝壁部
分を上部に有する断面ビヤ樽状のトレンチをエピタキシ
ャル成長層に形成する工程と、 断面ビヤ樽状のトレンチの底部に前記一の導電型のエピ
タキシャル成長層と同じエピタキシャル成長層を選択的
に成長させて、断面ビヤ樽状のトレンチの下部分を埋
め、上辺が下辺より短い略台形断面のトレンチを形成す
る工程とを備えることを特徴とする縦型電界効果トラン
ジスタの作製方法。 - 【請求項５】 トレンチ型ゲート電極を備えた縦型電界
効果トランジスタの作製方法であって、 一の導電型の第１の半導体基板上に一の導電型の第１の
エピタキシャル成長層をエピタキシャル成長させる工程
と、 異方性エッチング法により第１のエピタキシャル成長層
をエッチングして、トレンチの下向き溝壁方向が第１の
エピタキシャル成長層の上面に対して９０°以上の角度
を成すように、下辺が上辺より短い逆台形断面のトレン
チを第１のエピタキシャル成長層に形成する工程と、 トレンチの溝壁にゲート酸化膜を成膜する工程と、 ゲート酸化膜上に導電性材料膜を成膜し、トレンチを埋
め込んでゲート電極を形成し、更にゲート電極上に選択
的にゲート酸化膜を成膜する工程と、 一の導電型の第２の半導体基板上に第１のエピタキシャ
ル成長層と同じ組成の第２のエピタキシャル成長層をエ
ピタキシャル成長させる工程と、 第２のエピタキシャル成長層上に第１のエピタキシャル
成長層を張り合わせて、一方の端部に第２の半導体基板
を有し、他方の端部に第１の半導体基板を有する積層構
造を形成する工程と、 第１の半導体基板、第１のエピタキシャル成長層及びゲ
ート酸化膜を除去して、ゲート電極が露出させる工程と
を有することを特徴とする縦型電界効果トランジスタの
作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30882399A JP2001127290A (ja) | 1999-10-29 | 1999-10-29 | 縦型電界効果トランジスタ及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30882399A JP2001127290A (ja) | 1999-10-29 | 1999-10-29 | 縦型電界効果トランジスタ及びその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127290A true JP2001127290A (ja) | 2001-05-11 |
Family
ID=17985745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30882399A Pending JP2001127290A (ja) | 1999-10-29 | 1999-10-29 | 縦型電界効果トランジスタ及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127290A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053276A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2012134376A (ja) * | 2010-12-22 | 2012-07-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| CN106257627A (zh) * | 2015-06-18 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽栅igbt制作方法、沟槽栅igbt及电子装置 |
| US20180061875A1 (en) * | 2016-08-30 | 2018-03-01 | Stmicroelectronics (Crolles 2) Sas | Vertical transfer gate transistor and active cmos image sensor pixel including a vertical transfer gate transistor |
| WO2018123799A1 (ja) * | 2016-12-27 | 2018-07-05 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US10355041B2 (en) | 2016-03-22 | 2019-07-16 | Stmicroelectronics (Crolles 2) Sas | Insulating wall and method of manufacturing the same |
| CN117410322A (zh) * | 2023-12-15 | 2024-01-16 | 深圳天狼芯半导体有限公司 | 一种沟槽型超结硅mosfet及制备方法 |
-
1999
- 1999-10-29 JP JP30882399A patent/JP2001127290A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008053276A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2012134376A (ja) * | 2010-12-22 | 2012-07-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| CN106257627A (zh) * | 2015-06-18 | 2016-12-28 | 中芯国际集成电路制造(上海)有限公司 | 沟槽栅igbt制作方法、沟槽栅igbt及电子装置 |
| US10355041B2 (en) | 2016-03-22 | 2019-07-16 | Stmicroelectronics (Crolles 2) Sas | Insulating wall and method of manufacturing the same |
| US10361238B2 (en) | 2016-03-22 | 2019-07-23 | Stmicroelectronics (Crolles 2) Sas | Insulating wall and method of manufacturing the same |
| US20180061875A1 (en) * | 2016-08-30 | 2018-03-01 | Stmicroelectronics (Crolles 2) Sas | Vertical transfer gate transistor and active cmos image sensor pixel including a vertical transfer gate transistor |
| WO2018123799A1 (ja) * | 2016-12-27 | 2018-07-05 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| JPWO2018123799A1 (ja) * | 2016-12-27 | 2019-10-31 | パナソニックＩｐマネジメント株式会社 | 半導体装置 |
| US10854744B2 (en) | 2016-12-27 | 2020-12-01 | Panasonic Semiconductor Solutions Co., Ltd. | Semiconductor device |
| US11056589B2 (en) | 2016-12-27 | 2021-07-06 | Nuvoton Technology Corporation Japan | Semiconductor device |
| JP7042217B2 (ja) | 2016-12-27 | 2022-03-25 | ヌヴォトンテクノロジージャパン株式会社 | 半導体装置 |
| CN114975302A (zh) * | 2016-12-27 | 2022-08-30 | 新唐科技日本株式会社 | 半导体装置 |
| CN117410322A (zh) * | 2023-12-15 | 2024-01-16 | 深圳天狼芯半导体有限公司 | 一种沟槽型超结硅mosfet及制备方法 |
| CN117410322B (zh) * | 2023-12-15 | 2024-05-28 | 深圳天狼芯半导体有限公司 | 一种沟槽型超结硅mosfet及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706615B2 (en) | Method of manufacturing a transistor | |
| US6627499B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5929481A (en) | High density trench DMOS transistor with trench bottom implant | |
| KR100967883B1 (ko) | 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스 | |
| JP5569162B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5689128A (en) | High density trenched DMOS transistor | |
| JP4123636B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7015125B2 (en) | Trench MOSFET device with polycrystalline silicon source contact structure | |
| JP2003324196A (ja) | 縦型ｍｏｓｆｅｔとその製造方法 | |
| US7494876B1 (en) | Trench-gated MIS device having thick polysilicon insulation layer at trench bottom and method of fabricating the same | |
| JP2007189192A (ja) | 半導体装置 | |
| JP4736180B2 (ja) | 半導体装置およびその製造方法 | |
| JP2019175930A (ja) | 半導体装置及びその製造方法 | |
| TW201340327A (zh) | 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法 | |
| JP2009246225A (ja) | 半導体装置 | |
| US6645815B2 (en) | Method for forming trench MOSFET device with low parasitic resistance | |
| EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
| US7385273B2 (en) | Power semiconductor device | |
| JP2001127290A (ja) | 縦型電界効果トランジスタ及びその作製方法 | |
| EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
| JP4000669B2 (ja) | 半導体装置およびその製造方法 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP2021170625A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
| JP2009146946A (ja) | 半導体装置およびその製造方法 |