JPH0685270A - 高耐圧半導体装置 - Google Patents
高耐圧半導体装置Info
- Publication number
- JPH0685270A JPH0685270A JP25398092A JP25398092A JPH0685270A JP H0685270 A JPH0685270 A JP H0685270A JP 25398092 A JP25398092 A JP 25398092A JP 25398092 A JP25398092 A JP 25398092A JP H0685270 A JPH0685270 A JP H0685270A
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- field plate
- drain
- conductor wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 フィールドプレート先端部での電界集中を緩
和する。 【構成】 基板２０とソース用メタル配線２８の間には
フィールドプレート３４が形成され、フィールドプレー
ト３４はガードリング２４とドレイン領域２６の間の基
板領域でメタル配線２８直下を除く部分において、基板
２０と接続されている。ドレイン領域２６に電圧が印加
されると、フィールドプレート３４のソース側の端部直
下の基板で電界が集中するが、フィールドプレート３４
の電位はドレイン領域２６の電位より低く、フィールド
プレート３４のソース側の端部直下の基板内に拡がる空
乏層への電界が緩和されてアバランシェブレークダウン
電圧が大きくなる。
和する。 【構成】 基板２０とソース用メタル配線２８の間には
フィールドプレート３４が形成され、フィールドプレー
ト３４はガードリング２４とドレイン領域２６の間の基
板領域でメタル配線２８直下を除く部分において、基板
２０と接続されている。ドレイン領域２６に電圧が印加
されると、フィールドプレート３４のソース側の端部直
下の基板で電界が集中するが、フィールドプレート３４
の電位はドレイン領域２６の電位より低く、フィールド
プレート３４のソース側の端部直下の基板内に拡がる空
乏層への電界が緩和されてアバランシェブレークダウン
電圧が大きくなる。
Description
【０００１】
【産業上の利用分野】本発明は縦型ＭＯＳトランジスタ
の高耐圧ＭＯＳＦＥＴに関するものである。高耐圧ＭＯ
ＳＦＥＴは、他の半導体素子とともに同じ半導体基板に
集積化されて用いられたり、電力用半導体装置などとし
て個別素子としても用いられる。
の高耐圧ＭＯＳＦＥＴに関するものである。高耐圧ＭＯ
ＳＦＥＴは、他の半導体素子とともに同じ半導体基板に
集積化されて用いられたり、電力用半導体装置などとし
て個別素子としても用いられる。
【０００２】
【従来の技術】シリコン基板表面にソース領域とドレイ
ン領域が対向して形成された高耐圧ＭＯＳＦＥＴでは、
例えば高耐圧ＭＯＳトランジスタと低耐圧ＭＯＳトラン
ジスタとを１つの半導体基板に混載させる場合などにお
いて、高耐圧ＭＯＳトランジスタのソース領域につなが
るメタル配線を引き出したときにその配線はソース領域
とドレイン領域の基板上を横切る。ドレインに高電圧を
印加したとき、ソース領域につながる配線直下の基板が
空乏化し、ソースとドレインが短絡することがある。そ
のような不具合を解消する１つの手段としてフィールド
プレートを設けるのが有効であることが知られている。
ン領域が対向して形成された高耐圧ＭＯＳＦＥＴでは、
例えば高耐圧ＭＯＳトランジスタと低耐圧ＭＯＳトラン
ジスタとを１つの半導体基板に混載させる場合などにお
いて、高耐圧ＭＯＳトランジスタのソース領域につなが
るメタル配線を引き出したときにその配線はソース領域
とドレイン領域の基板上を横切る。ドレインに高電圧を
印加したとき、ソース領域につながる配線直下の基板が
空乏化し、ソースとドレインが短絡することがある。そ
のような不具合を解消する１つの手段としてフィールド
プレートを設けるのが有効であることが知られている。
【０００３】図５に高耐圧ＭＯＳＦＥＴでフィールドプ
レートを設けたとした場合のフィールドプレート部分を
示す。ドレイン領域のＮ型高濃度拡散領域４につながる
低濃度Ｎ型基板領域２上にはシリコン酸化膜の層間絶縁
膜６を介してポリシリコン薄膜にてなるフィールドプレ
ート８が形成されており、フィールドプレート８はドレ
イン領域４と接続されている。フィールドプレート８上
にはシリコン酸化膜の層間絶縁膜１０を介してソース領
域につながるメタル配線１２が形成されている。
レートを設けたとした場合のフィールドプレート部分を
示す。ドレイン領域のＮ型高濃度拡散領域４につながる
低濃度Ｎ型基板領域２上にはシリコン酸化膜の層間絶縁
膜６を介してポリシリコン薄膜にてなるフィールドプレ
ート８が形成されており、フィールドプレート８はドレ
イン領域４と接続されている。フィールドプレート８上
にはシリコン酸化膜の層間絶縁膜１０を介してソース領
域につながるメタル配線１２が形成されている。
【０００４】
【発明が解決しようとする課題】フィールドプレート８
を備えた高耐圧ＭＯＳＦＥＴでは耐圧が高くなるが、フ
ィールドプレート８の端部ではその電界分布が等電位線
１４で示されるように電界集中が起こり、それが高耐圧
化の効果を小さくしている。電界集中の問題を解決する
方法としては、層間絶縁膜６の膜厚を厚くする方法が考
えられるが、層間絶縁膜６を厚くすれば段差部でのメタ
ルカバレッジや層間絶縁膜中の電荷の問題が新たに生じ
てくる。他の解決方法としては、フィールドプレート先
端から他の電極までの間に抵抗材料シートを形成するこ
とである。ただし、その方法はバイポーラトランジスタ
について行なわれている（特公昭５２−２４８３３号公
報参照）。しかし、この引例の手段を本発明の対象とす
るＭＯＳＦＥＴに適用すれば、ソースとドレイン間にリ
ーク電流が流れる不都合が生じる。本発明は引例とは異
なる他の手段によってフィールドプレート先端部での電
界集中を緩和する手段を備えた高耐圧ＭＯＳＦＥＴを提
供することを目的とするものである。
を備えた高耐圧ＭＯＳＦＥＴでは耐圧が高くなるが、フ
ィールドプレート８の端部ではその電界分布が等電位線
１４で示されるように電界集中が起こり、それが高耐圧
化の効果を小さくしている。電界集中の問題を解決する
方法としては、層間絶縁膜６の膜厚を厚くする方法が考
えられるが、層間絶縁膜６を厚くすれば段差部でのメタ
ルカバレッジや層間絶縁膜中の電荷の問題が新たに生じ
てくる。他の解決方法としては、フィールドプレート先
端から他の電極までの間に抵抗材料シートを形成するこ
とである。ただし、その方法はバイポーラトランジスタ
について行なわれている（特公昭５２−２４８３３号公
報参照）。しかし、この引例の手段を本発明の対象とす
るＭＯＳＦＥＴに適用すれば、ソースとドレイン間にリ
ーク電流が流れる不都合が生じる。本発明は引例とは異
なる他の手段によってフィールドプレート先端部での電
界集中を緩和する手段を備えた高耐圧ＭＯＳＦＥＴを提
供することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明では、フィールド
プレートはドレインの高濃度拡散領域にではなく、ドレ
インの高濃度拡散領域とソース拡散領域との間の基板領
域であってドレインの高濃度拡散領域と同じ導電型の領
域に接続する。本発明でフィールドプレートがドレイン
の高濃度拡散領域に接続されている態様では、フィール
ドプレートと基板の間にさらに絶縁膜を介して絶縁され
た第３導電体層のフローティングプレートを設ける。そ
のフローティングプレートには負電荷を蓄積しておくこ
とが好ましい。
プレートはドレインの高濃度拡散領域にではなく、ドレ
インの高濃度拡散領域とソース拡散領域との間の基板領
域であってドレインの高濃度拡散領域と同じ導電型の領
域に接続する。本発明でフィールドプレートがドレイン
の高濃度拡散領域に接続されている態様では、フィール
ドプレートと基板の間にさらに絶縁膜を介して絶縁され
た第３導電体層のフローティングプレートを設ける。そ
のフローティングプレートには負電荷を蓄積しておくこ
とが好ましい。
【０００６】
【作用】フィールドプレートがドレインの高濃度拡散領
域とソース拡散領域との間の基板領域であってドレイン
の高濃度拡散領域と同じ導電型の領域に接続されていて
る場合は、フィールドプレートが接続されている基板領
域の電位はドレインの高濃度拡散領域の電位より低いた
め、フィールドプレートのソース側の端部直下の基板内
に拡がる空乏層への電界が緩和される。これによりアバ
ランシェブレークダウン電圧が大きくなる。
域とソース拡散領域との間の基板領域であってドレイン
の高濃度拡散領域と同じ導電型の領域に接続されていて
る場合は、フィールドプレートが接続されている基板領
域の電位はドレインの高濃度拡散領域の電位より低いた
め、フィールドプレートのソース側の端部直下の基板内
に拡がる空乏層への電界が緩和される。これによりアバ
ランシェブレークダウン電圧が大きくなる。
【０００７】フィールドプレートと基板の間にそれらか
ら絶縁されたフローティングプレートを設けた場合、フ
ローティングプレートに負電荷を蓄積しておくと電気力
線がフローティングプレートに引かれることによってフ
ィールドプレート直下の基板の等電位線の間隔が拡が
り、電界が緩和される。その結果、耐圧が向上する。フ
ィールドプレートは予め負電荷を蓄積していない場合で
も、使用中にドレインに高電圧が印加されることにより
フローティングプレートに負電荷が蓄積される。
ら絶縁されたフローティングプレートを設けた場合、フ
ローティングプレートに負電荷を蓄積しておくと電気力
線がフローティングプレートに引かれることによってフ
ィールドプレート直下の基板の等電位線の間隔が拡が
り、電界が緩和される。その結果、耐圧が向上する。フ
ィールドプレートは予め負電荷を蓄積していない場合で
も、使用中にドレインに高電圧が印加されることにより
フローティングプレートに負電荷が蓄積される。
【０００８】
【実施例】図１は第１の実施例を表わし、図２は図１の
Ａ−Ａ’線位置での断面図である。低濃度Ｎ型シリコン
基板２０にソース領域２２が形成され、基板表面でソー
ス領域２２を取り囲んで高濃度Ｐ型拡散領域によるガー
ドリング２４が形成されている。ガードリング２４は空
乏層の延びを防ぐための領域である。ガードリング２４
よりも外側にはソース領域を取り囲む形状に高濃度Ｎ型
拡散領域によるドレイン領域２６が形成されている。ソ
ース領域２２にはドレイン領域２６の外側からドレイン
領域２６とソース領域２２の間の基板上を横切ってソー
ス領域２２につながるメタル配線２８が基板２０とは絶
縁されて形成されている。基板２０とメタル配線２８の
間には、基板２０とはシリコン酸化膜３０によって分離
され、メタル配線２８とはシリコン酸化膜の層間酸化膜
３２によって分離されたポリシリコン膜にてなるフィー
ルドプレート３４が形成されている。フィールドプレー
ト３４は、ガードリング２４とドレイン領域２６の間の
基板領域でメタル配線２８直下を除く部分において、コ
ンタクトホール３７を介して基板２０と接続されてい
る。層間絶縁膜３２上にはゲート電極につながるゲート
配線３６も形成されている。
Ａ−Ａ’線位置での断面図である。低濃度Ｎ型シリコン
基板２０にソース領域２２が形成され、基板表面でソー
ス領域２２を取り囲んで高濃度Ｐ型拡散領域によるガー
ドリング２４が形成されている。ガードリング２４は空
乏層の延びを防ぐための領域である。ガードリング２４
よりも外側にはソース領域を取り囲む形状に高濃度Ｎ型
拡散領域によるドレイン領域２６が形成されている。ソ
ース領域２２にはドレイン領域２６の外側からドレイン
領域２６とソース領域２２の間の基板上を横切ってソー
ス領域２２につながるメタル配線２８が基板２０とは絶
縁されて形成されている。基板２０とメタル配線２８の
間には、基板２０とはシリコン酸化膜３０によって分離
され、メタル配線２８とはシリコン酸化膜の層間酸化膜
３２によって分離されたポリシリコン膜にてなるフィー
ルドプレート３４が形成されている。フィールドプレー
ト３４は、ガードリング２４とドレイン領域２６の間の
基板領域でメタル配線２８直下を除く部分において、コ
ンタクトホール３７を介して基板２０と接続されてい
る。層間絶縁膜３２上にはゲート電極につながるゲート
配線３６も形成されている。
【０００９】図１と図２に示される実施例では、ドレイ
ン領域２６に電圧が印加されると、ドレイン電圧の上昇
にともなってソース側の主接合から空乏層が始まり、メ
タル配線２８直下の基板表面は反転のためにそれ以外の
基板領域よりも早くドレイン領域２６の近傍まで空乏化
が進む。フィールドプレート３４が設けられているた
め、空乏層がドレイン領域２６に到達するのが妨げられ
て耐圧が高まる。このとき、フィールドプレート３４の
ソース側の端部直下の基板で電界が集中するが、フィー
ルドプレート３４の電位は基板２０の電位であるので、
ドレイン領域２６の電位より低く、フィールドプレート
３４のソース側の端部直下の基板内に拡がる空乏層への
電界が緩和されてアバランシェブレークダウン電圧が大
きくなる。
ン領域２６に電圧が印加されると、ドレイン電圧の上昇
にともなってソース側の主接合から空乏層が始まり、メ
タル配線２８直下の基板表面は反転のためにそれ以外の
基板領域よりも早くドレイン領域２６の近傍まで空乏化
が進む。フィールドプレート３４が設けられているた
め、空乏層がドレイン領域２６に到達するのが妨げられ
て耐圧が高まる。このとき、フィールドプレート３４の
ソース側の端部直下の基板で電界が集中するが、フィー
ルドプレート３４の電位は基板２０の電位であるので、
ドレイン領域２６の電位より低く、フィールドプレート
３４のソース側の端部直下の基板内に拡がる空乏層への
電界が緩和されてアバランシェブレークダウン電圧が大
きくなる。
【００１０】図３は第２の実施例を表わし、図４は図３
のＢ−Ｂ’線位置での断面図を表わす。図１、図２と同
一部分には同一の符号を用いる。縦型高耐圧ＭＯＳトラ
ンジスタの構造は図１と同じである。フィールドプレー
ト３４はＳｉＯ2膜４０，４２を介して基板２０上に形
成され、フィールドプレート３４の基端部においてドレ
イン領域２６と接続されている。フィールドプレート３
４と基板２０の間には、基板２０とはＳｉＯ2膜４０を
介して絶縁され、フィールドプレート３４とはＳｉＯ2
膜４２を介して絶縁されたポリシリコン膜にてなるフロ
ーティングプレート４４が形成されている。フローティ
ングプレート４４の厚さは例えば約２０００Åであり、
横方向にはフィールドプレート３４から離れ、ソース側
の端部はフィールドプレート３４のソース側の端部より
もさらにソース側に突出する大きさ及び位置に形成され
ている。フローティングプレート４４には負電荷を蓄積
させるため、基板２０との間のＳｉＯ2膜４０の膜厚は
約１０００Å程度とする。フローティングプレート４４
にはドレイン領域２６に高電圧をかけることによってＥ
ＰＲＯＭと同様に初期状態において負電荷を蓄積してお
くことができる。
のＢ−Ｂ’線位置での断面図を表わす。図１、図２と同
一部分には同一の符号を用いる。縦型高耐圧ＭＯＳトラ
ンジスタの構造は図１と同じである。フィールドプレー
ト３４はＳｉＯ2膜４０，４２を介して基板２０上に形
成され、フィールドプレート３４の基端部においてドレ
イン領域２６と接続されている。フィールドプレート３
４と基板２０の間には、基板２０とはＳｉＯ2膜４０を
介して絶縁され、フィールドプレート３４とはＳｉＯ2
膜４２を介して絶縁されたポリシリコン膜にてなるフロ
ーティングプレート４４が形成されている。フローティ
ングプレート４４の厚さは例えば約２０００Åであり、
横方向にはフィールドプレート３４から離れ、ソース側
の端部はフィールドプレート３４のソース側の端部より
もさらにソース側に突出する大きさ及び位置に形成され
ている。フローティングプレート４４には負電荷を蓄積
させるため、基板２０との間のＳｉＯ2膜４０の膜厚は
約１０００Å程度とする。フローティングプレート４４
にはドレイン領域２６に高電圧をかけることによってＥ
ＰＲＯＭと同様に初期状態において負電荷を蓄積してお
くことができる。
【００１１】この実施例では、等電位線１４が図４中に
示されているように、電気力線がフローティングプレー
ト４４に引かれてドレイン領域２６側に引っ張られる結
果として、フィールドプレート３４直下の基板の等電位
線１４の間隔が拡がり、基板での電界が緩和される。そ
の結果、高耐圧縦型ＭＯＳトランジスタの耐圧が向上す
る。フローティングプレート４４には初期状態で電荷を
蓄積しておくのが好ましいが、仮りに初期状態で電荷を
蓄積しておかなくても、使用中に電荷が蓄積され、結果
として初期状態で蓄積したのと同じ状態が得られる。
示されているように、電気力線がフローティングプレー
ト４４に引かれてドレイン領域２６側に引っ張られる結
果として、フィールドプレート３４直下の基板の等電位
線１４の間隔が拡がり、基板での電界が緩和される。そ
の結果、高耐圧縦型ＭＯＳトランジスタの耐圧が向上す
る。フローティングプレート４４には初期状態で電荷を
蓄積しておくのが好ましいが、仮りに初期状態で電荷を
蓄積しておかなくても、使用中に電荷が蓄積され、結果
として初期状態で蓄積したのと同じ状態が得られる。
【００１２】
【発明の効果】請求項１の本発明によってフィールドプ
レートの電位を高濃度ドレイン領域の電位よりも低くす
ることによって、フィールドプレートのソース側の端部
直下の基板での電界集中を緩和することができる。請求
項２及び３の本発明によってフィールドプレートと基板
の間にフローティングプレートを設けることにより、フ
ィールドプレートのソース側の端部直下での基板の電界
集中を緩和することができる。このように、本発明では
フィールドプレートによってソース用のメタル配線直下
の基板反転を防止しつつ、かつフィールドプレートのソ
ース側の端部直下の基板の電界集中を緩和することによ
って、高耐圧ＭＯＳＦＥＴを実現することができる。
レートの電位を高濃度ドレイン領域の電位よりも低くす
ることによって、フィールドプレートのソース側の端部
直下の基板での電界集中を緩和することができる。請求
項２及び３の本発明によってフィールドプレートと基板
の間にフローティングプレートを設けることにより、フ
ィールドプレートのソース側の端部直下での基板の電界
集中を緩和することができる。このように、本発明では
フィールドプレートによってソース用のメタル配線直下
の基板反転を防止しつつ、かつフィールドプレートのソ
ース側の端部直下の基板の電界集中を緩和することによ
って、高耐圧ＭＯＳＦＥＴを実現することができる。
【図１】第１の実施例を示す平面図である。
【図２】図１のＡ−Ａ’線位置での断面図である。
【図３】第２の実施例を示す平面図である。
【図４】図３のＢ−Ｂ’線位置での断面図である。
【図５】提案されているフィールドプレートを備えた高
耐圧ＭＯＳトランジスタのフィールドプレート部分を示
す断面図である。
耐圧ＭＯＳトランジスタのフィールドプレート部分を示
す断面図である。
２０ シリコン基板 ２２ ソース領域 ２４ ガードリング ２６ ドレイン領域 ２８ ソース用のメタル配線 ３０，３２，４０，４２ ＳｉＯ2膜 ３４ フィールドプレート ４４ フローティングプレート
Claims (3)
- 【請求項１】 半導体基板表面にソース領域とドレイン
領域が対向して形成され、ソース領域と接続された第１
導電体配線の直下に第２導電体配線が前記基板及び第１
導電体配線とは絶縁膜を介して形成されており、前記第
２導電体配線は、ドレインの高濃度拡散領域とソース拡
散領域との間の基板領域であってドレインの高濃度拡散
領域と同じ導電型の領域と接続されていることを特徴と
する縦型ＭＯＳトランジスタの高耐圧半導体装置。 - 【請求項２】 半導体基板表面にソース領域とドレイン
領域が対向して形成され、ソース領域と接続された第１
導電体配線の直下にドレインの高濃度拡散領域と接続さ
れた第２導電体配線が前記基板及び第１導電体配線とは
絶縁膜を介して形成されており、前記第２導電体配線と
前記基板の間にはさらに絶縁膜を介して絶縁された第３
導電体層のフローティングプレートが形成されているこ
とを特徴とする縦型ＭＯＳトランジスタの高耐圧半導体
装置。 - 【請求項３】 前記フローティングプレートには負電荷
を蓄積した請求項２に記載の高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25398092A JP3217488B2 (ja) | 1992-08-28 | 1992-08-28 | 高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25398092A JP3217488B2 (ja) | 1992-08-28 | 1992-08-28 | 高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685270A true JPH0685270A (ja) | 1994-03-25 |
| JP3217488B2 JP3217488B2 (ja) | 2001-10-09 |
Family
ID=17258604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25398092A Expired - Fee Related JP3217488B2 (ja) | 1992-08-28 | 1992-08-28 | 高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217488B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218458A (ja) * | 2007-02-28 | 2008-09-18 | Mitsubishi Electric Corp | 半導体装置 |
| US9236436B2 (en) | 2009-04-16 | 2016-01-12 | Mitsubishi Electric Corporation | Semiconductor device |
| US9917182B1 (en) | 2016-09-09 | 2018-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
1992
- 1992-08-28 JP JP25398092A patent/JP3217488B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008218458A (ja) * | 2007-02-28 | 2008-09-18 | Mitsubishi Electric Corp | 半導体装置 |
| US9236436B2 (en) | 2009-04-16 | 2016-01-12 | Mitsubishi Electric Corporation | Semiconductor device |
| US9917182B1 (en) | 2016-09-09 | 2018-03-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3217488B2 (ja) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614751A (en) | Edge termination structure for power MOSFET | |
| JP3393148B2 (ja) | 高電圧パワートランジスタ | |
| JP4087248B2 (ja) | トレンチゲート電界効果トランジスタ及びその製法 | |
| JP4930894B2 (ja) | 半導体装置 | |
| US5981997A (en) | Horizontal field effect transistor and method of manufacturing the same | |
| JP4669191B2 (ja) | 横形超接合半導体デバイス | |
| JPH08506936A (ja) | 埋込形成されたダイオードを有する横型半導体−オン−絶縁体（ｓｏｉ）半導体装置 | |
| JP3293871B2 (ja) | 高耐圧半導体素子 | |
| JPH0582070B2 (ja) | ||
| US6198129B1 (en) | Vertical type insulated gate transistor | |
| US5612564A (en) | Semiconductor device with limiter diode | |
| JPH03157974A (ja) | 縦型電界効果トランジスタ | |
| JP2590863B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| EP0660416A1 (en) | Semiconductor device with reduced high voltage termination area and high breakdown voltage | |
| JPS63266882A (ja) | 縦型絶縁ゲ−ト電界効果トランジスタ | |
| JP4761691B2 (ja) | 半導体装置 | |
| US6339243B1 (en) | High voltage device and method for fabricating the same | |
| JP3217488B2 (ja) | 高耐圧半導体装置 | |
| JP2808871B2 (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP3217484B2 (ja) | 高耐圧半導体装置 | |
| US6730961B2 (en) | Semiconductor device | |
| JPH04162573A (ja) | 半導体装置 | |
| JP4423461B2 (ja) | 半導体装置 | |
| JPH03104284A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2004349384A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080803 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |