JP2009105268A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009105268A JP2009105268A JP2007276456A JP2007276456A JP2009105268A JP 2009105268 A JP2009105268 A JP 2009105268A JP 2007276456 A JP2007276456 A JP 2007276456A JP 2007276456 A JP2007276456 A JP 2007276456A JP 2009105268 A JP2009105268 A JP 2009105268A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor
- insulating film
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims abstract description 47
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 239000002344 surface layer Substances 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 45
- 229920005591 polysilicon Polymers 0.000 abstract description 45
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Abstract
【解決手段】n-半導体層1の表面層にp-リサーフ領域2を形成し、トレンチ4を形成し、ゲート絶縁膜5と厚い酸化膜6を形成し、ゲート電極7とゲートポリシリコン配線8を形成した後で、ゲートポリシリコン配線8をマスクにpウェル領域10を形成し、n+ソース領域11を形成する。p-リサーフ領域2を形成し、pウェル領域10の形成をゲート電極7、ゲートポリシリコン配線8形成後に行うことで、高温の熱履歴を軽減して、pウェル領域の拡散深さを浅くする。p-リサーフ領域2と浅いpウェル領域10の形成によりオン抵抗の低減と耐圧の確保を両立でき、さらにゲート容量を低減できる。
【選択図】 図2
Description
図示しないn+半導体基板上にn-半導体層1が配置され、n-半導体層1の表面層にpウェル領域10(pチャネル領域)が配置される。このpウェル領域10を貫通してn-半導体層1に達するストライプ状のトレンチ4が配置され、トレンチ4の側壁にはゲート絶縁膜5が配置され、トレンチ4内にはゲート絶縁膜5を介してポリシリコンのゲート電極7が配置される。トレンチ4と接してpウェル領域10の表面層にn+ソース領域11が配置される。n+ソース領域11は層間絶縁膜12に形成したコンタクトホール13を介してソース電極14と接続する。トレンチ4の長手方向の終端付近に位置するゲート電極7は、ポリシリコンで形成されたゲートポリシリコン配線8と接続し、さらにこのゲートポリシリコン配線8はゲート金属配線15と接続する。このゲートポリシリコン配線8はフィールドプレートの働きをする。
図12〜図16は、図10および図11の従来のトレンチゲート電極を有するMOSFETの製造方法を工程順に示した工程図である。図の(a)は要部平面図、(b)は(a)のY1−Y1線で切断した要部断面図、(c)は(a)のY2−Y2で切断した要部断面図である。
図示しないn+半導体基板上のn-半導体層1にpウェル領域10を形成する。このときp端部領域3も同時に形成する。図のaはpウェル領域10の内端である(図12)。
つぎに、pウェル領域10を貫通しn-半導体層1に達するストライプ状のトレンチ4を複数形成する(図13)。
つぎに、トレンチ4の内壁をゲート絶縁膜5で被覆し、ゲート電極7となるポリシリコンでトレンチ4を埋める。このときpウェル領域10の端部付近とp端部領域3の内端付近およびn-半導体層1上(エッジ耐圧構造上)に形成された厚い絶縁膜6上にもポリシリコン膜を被覆し、パターニングしてゲートポリシリコン配線8と端部ポリシリコン膜9を形成する(図14)。
つぎに、層間絶縁膜12を形成し、コンタクトホール13を形成し、n+ソース領域11と接続するソース電極14と、ゲートポリシリコン配線8と接続するゲート金属配線15と、p端部領域3および端部ポリシリコン膜9と接続する金属膜16をそれぞれ形成する。
図16)。
前記のようにして形成された縦型のトレンチゲート電極を有するMOSFETにおいて、チャネル抵抗成分は微細化によるチャネル密度の向上により低減される。しかし、オン抵抗を低減するためにはドリフト層(n-半導体層1)の抵抗成分の低減も必要となる。この低減にはドリフト層の抵抗や厚さを低減しなければならず従来のエッジ耐圧構造では耐圧特性の低下を招いてしまう。
また、チャネル抵抗成分についても、微細化によるチャネル密度の向上により低減はされるが、ゲート電極7を形成する前にpウェル領域10が形成されるため、その後のゲート絶縁膜5(ゲート酸化膜)などの製造工程で発生する熱履歴により、図17に示すように、pウェル領域10の拡散深さが深くなり、そのためチャネル長が長くなりチャネル抵抗成分が増大し、微細効果を減じてしまう。
また、pウェル領域10の拡散深さが深くなると、ゲート容量(ゲート・ドレイン容量)が大きくなり、スイッチングスピードが遅くなりスイッチング損失が大きくなる。
また、pウェル領域10の拡散深さが深くなると、図18に示すように、トレンチ4の深さを深くしなければならず、トレンチ4が深くなると耐圧低下を招く。それを防止するために、n-半導体層1の厚さを厚くしなければならない。このn-半導体層1をエピタキシャルで形成した場合などでは厚くなった分コストアップとなる。
また、特許文献1、2、3には、縦型のMOSトレンチゲート素子において、活性領域(前記のpウェル領域に相当)の端部に深いp領域(後述のリサーフ領域に相当)を形成することが記載されている。
また、特許文献4には、ゲート酸化膜、ゲート電極を形成した後、チャネル層(前記のpウェル領域に相当)を形成することが記載されている。
しかし、この方法では、図19〜図21に示すように、このゲート電極7と同時に形成されるゲートポリシリコン配線8がストライプ状のトレンチ4の先端部分付近から外周方向に向って表面を覆ってしまう。そのため、後工程で形成されるpウェル領域10がこのストライプ4の先端部分付近で形成されなくなる。これはpウェル領域10の端部が図19のaからbに後退したことを意味する。尚、図19は要部平面図、図20(a)は図19のX−X線で切断した要部断面図、図20(b)は図19のY1−Y1線で切断した要部断面図、図20(c)は図19のY2−Y2線で切断した要部断面図、図21は図19のE部拡大図である。
そうすると、図20(b)および図21に示すように、このトレンチ4の先端部付近ではトレンチ4の側壁がpウェル領域10で覆われずにn-半導体層1と接するようになり、この箇所での電界集中が強くなり耐圧低下を招いてしまう。そのため、ゲート電極7およびゲートポリシリコン配線8を同時に形成する工程をpウェル領域10の形成工程前に移動させることはできない。
この前記した内容をさらに詳しく説明する。pウェル領域10(チャネル領域)形成後にゲート電極7とゲートポリシリコン配線8を形成する方法では、その後の酸化工程(ゲート酸化膜や厚い酸化膜)によりpウェル領域10の不純物(チャネル不純物)の吸出しの影響で、pウェル領域10(チャネル領域)の深さがトレンチ4側壁近くでは浅くトレンチゲート電極(ゲート電極7)から離れたセルの中央部では深くなってしまいJ−FET効果の影響が出てオン抵抗が増大する。
また、この構造ではセル中央でのpウェル領域の拡散深さ(チャネル拡散の拡散深さ)が深いことによるJ−FET効果を抑えるため、より深くトレンチゲート(トレンチ4に形成したゲート電極7)を形成しなければならなくなり、それによりpウェル領域10(チャネル領域)及びpウェル領域10より深さ方向に突き出たゲート電極7の表面積が大きくなりトレンチ4部でのゲート容量が増加してスイッチング特性の悪化を招く。
また、前記特許文献1〜4では、p-リサーフ領域を形成し、且つ、ゲート酸化膜、ゲート電極を形成した後で、pウェル領域を形成するという組み合わせでは記載されていない。
この発明の目的は、前記の課題を解決して、オン抵抗の低減と耐圧の確保を両立でき、さらにゲート容量を低減してスイッチング特性を向上させることができる半導体装置を提供することにある。
第1導電型の半導体層の表面層に第2導電型の第1半導体領域(ウェル領域)を閉ループで帯状に形成する工程と、該第1半導体領域の拡散深さより浅い複数のストライプ状のトレンチを前記第1半導体領域の内側とトレンチの先端が重なるように前記第1半導体領域に囲まれた前記半導体層の表面層に形成する工程と、前記トレンチの側壁、底部および先端の近傍の前記半導体層上を第1絶縁膜(ゲート絶縁膜)で選択的に被覆し、前記第1半導体領域上と該第1半導体領域の外周の半導体層上を前記第1絶縁膜と接する該第1絶縁膜より厚い第2絶縁膜(厚い絶縁膜)で被覆する工程と、前記トレンチ内を前記第1絶縁膜を介して導電膜(ゲート電極)で充填すると共に、該導電膜で前記第2絶縁膜上を選択的に被覆する(ゲートポリシリコン配線を形成する)工程と、前記第1半導体領域の内側と重なり、該第1半導体領域の不純物濃度より高く、該第1半導体領域の拡散深さより浅く、前記トレンチの深さより浅い第2導電型の第2半導体領域(pウェル領域)を前記導電膜をマスクとして前記半導体層の表面に形成する工程と、前記第2半導体領域の表面に前記トレンチの長手方向の側壁と接する前記第2半導体領域より高い不純物濃度の第1導電型の第3半導体領域(ソース領域)を選択的に形成する工程と、を含むことを特徴とする半導体装置の製造方法とする。
また、前記第1半導体領域がリサーフ領域であり、前記第2半導体領域がウェル領域であり、前記第1絶縁膜がゲート絶縁膜であり、前記第2絶縁膜が厚い絶縁膜である。
また、前記第1半導体領域の平面形状が、角が円弧状である四角形の帯状であり、前記トレンチのストライプの長手方向が前記四角形の一辺と平行であるとよい。
また、前記導電膜(ゲートポリシリコン配線)の開口部が前記第1半導体領域(p-リサーフ領域)の四角形の開口部より大きく相似形であるとよい。
これはp-リサーフ領域と重なるpウェル領域を形成するのに、ゲートポリシリコン配線をマスクに使用するため、ゲートポリシリコン配線の内端の形状(導電膜の開口部の形状)がこのような形状となる。
また、このリサーフ領域と接続するウェル領域(チャネル領域)の形成をトレンチゲートの形成後に行うことで、トレンチの深さが浅くなり、ウェル領域の熱履歴を軽減することができる。
この熱履歴を軽減することで、pウェル領域(チャネル領域)の深さが浅くなり、チャネル長が短くなり、その結果、チャネル抵抗とJ−FET効果が小さくなり、オン抵抗の低下を図ることができる。
また、トレンチの深さを浅くできることで、ゲート容量を小さくすることができる。ゲート容量が小さくなることで、スイッチング特性の向上(スイッチング損失の低減)を図ることができる。
図1および図2は、後述の第1実施例で説明する製造方法で製造した半導体装置の構成図であり、図1は要部平面図、図2(a)は図1のX−X線で切断した要部断面図、図2(b)は図1のY1−Y1線で切断した要部断面図、図2(c)は図1のY2−Y2線で切断した要部断面図である。図2では、縦型のトレンチゲート構造を有するnチャネル型MOSFETにおいて、図示しないn+半導体基板上に形成したn-半導体層1(n-ドリフト層)から上部を示した。図示しないn+半導体基板をp+半導体基板に代えるか、n-半導体層1をn-半導体基板に代えてこの基板(n-半導体層1)の裏面にp+コレクタ層を形成することで縦型のIGBTとすることができる。
図示しないn+半導体基板上にn-半導体層1が配置され、n-半導体層1の表面層にpウェル領域10とこれに接するp-リサーフ領域2およびチップ端部にはp端部領域3が配置される。このpウェル領域10を貫通してn-半導体層1に達するストライプ状のトレンチ4が配置され、トレンチ4の側壁にはゲート絶縁膜5が配置され、トレンチ4内にはゲート絶縁膜5を介してポリシリコンのゲート電極7が配置される。トレンチ4と接してpウェル領域10の表面層にn+ソース領域11が配置される。n+ソース領域11は層間絶縁膜12に形成されたコンタクトホール13を介してソース電極14と接続する。トレンチ4の長手方向の終端近傍に位置するゲート電極7は、ポリシリコンで形成されたゲートポリシリコン配線8と接続し、さらにこのゲートポリシリコン配線8は層間絶縁膜12に形成されたコンタクトホール13を介してゲート金属配線15と接続する。このゲートポリシリコン配線8はフィールドプレートの働きをする。
n-半導体層1に環状のリサーフ領域2およびリサーフ領域2を取り囲むp端部領域3を形成する(図3)。尚、ソース電極14と図示しないドレイン電極(裏面電極)の間に素子耐圧に相当する電圧を印加したときに、p-リサーフ領域2は、表面まで完全には空乏化されない不純物濃度に設定されている。
つぎに、n-リサーフ領域2より浅く、先端付近がn-リサーフ領域2と重なるようにストライプ状のトレンチ4をn-半導体層1の表面層に複数形成する。また、複数あるトレンチ4の内、外側に位置するトレンチ4はリサーフ領域2の一辺から離して形成する(図4)。
つぎに、トレンチ4の内壁をゲート絶縁膜5(通常はゲート酸化膜)で被覆し、また、p-リサーフ領域2上とn-半導体層1上およびp端部領域3上を厚い絶縁膜6(通常、厚い酸化膜)で被覆し、ゲート電極7となるポリシリコンでトレンチ4を埋める。このときゲート電極7と接続するゲートポリシリコン配線8および端部ポリシリコン膜9も同時に形成する。ゲートポリシリコン配線8はトレンチ4の先端付近を覆うように形成する(図5)。
つぎに、トレンチ4と接し、pウェル領域10の表面層にn+ソース領域11を図示しないパターニングされた酸化膜をマスクに形成する。図ではn+ソース領域11をストライプ状に形成した場合を示したが、図7(d)に示すように、n+ソース領域11を梯子状に形成する場合もある。尚、図7(d)は図7(a)のA部拡大図である(図7)。
つぎに、層間絶縁膜12を形成し、コンタクトホール13を形成し、n+ソース領域11と接続するソース電極14と、ゲートポリシリコン配線8と接するゲート金属配線15と、p端部領域3および端部ポリシリコン膜9と接続する金属膜16をそれぞれ形成する。金属膜16はチップの角部に形成する(図8)。このようにして、n-リサーフ領域2を有するトレンチゲート型MOSFETが形成される。
このトレンチゲート型MOSFETでは、pウェル領域10の先端箇所と接続するp-リサーフ領域2を形成し、図8(b)のC部や図9のD部で示すようにトレンチ4の先端近傍箇所がこのp-リサーフ領域2の内部に配置される。尚、図9は図8(a)のB部拡大図である。
pウェル領域10を後工程で形成することで、ゲート絶縁膜5や厚い絶縁膜6などの形成工程でpウェル領域10が受けていた高温の熱履歴がなくなる(軽減される)。その結果、最終的なpウェル領域10の拡散深さが従来の場合より浅くなり、トレンチ4の深さを従来より浅くすることができる。
また、ゲート絶縁膜5が酸化膜の場合、従来工程では熱履歴でpウェル領域10からp型不純物が酸化膜に吸い取られてpウェル領域10がトレンチ4側壁近傍で濃度が薄くなり、この近傍でJ−FET効果が起こっていたが、本発明の製造方法にすることで、熱履歴が軽減されるため、J−FET効果の影響が小さくなる。
また、pウェル領域10の拡散深さが浅くなるため、チャネル抵抗が小さくなりオン抵抗が低減する。
また、トレンチ4の深さを浅くできることで、ゲート容量を低減することができる。また、n-半導体層1(n-ドリフト層)の厚さも薄くできる。
さらに、pウェル領域10の外側にp-リサーフ領域2を形成することで、耐圧を高くすることができる。
2 p-リサーフ領域
3 p端部領域
4 トレンチ
5 ゲート絶縁膜
6 厚い絶縁膜
7 ゲート電極(ポリシリコン膜)
8 ゲートポリシリコン配線
9 端部ポリシリコン膜
10 pウェル領域
11 n+ソース領域
12 層間絶縁膜
13 コンタクトホール
14 ソース電極
15 ゲート金属配線
16 金属膜
Claims (4)
- 第1導電型の半導体層の表面層に第2導電型の第1半導体領域を閉ループで帯状に形成する工程と、
前記第1半導体領域の拡散深さより浅い複数のストライプ状のトレンチを前記第1半導体領域の内側とトレンチの先端が重なるように前記第1半導体領域に囲まれた前記半導体層の表面に形成する工程と、
前記トレンチの側壁、底部および先端の近傍の前記半導体層上を第1絶縁膜で選択的に被覆し、前記第1半導体領域上と該第1半導体領域の外周の半導体層上を前記第1絶縁膜と接する該第1絶縁膜より厚い第2絶縁膜で被覆する工程と、
前記トレンチ内を前記第1絶縁膜を介して導電膜で充填すると共に、該導電膜で前記第2絶縁膜上を選択的に被覆する工程と、
前記第1半導体領域の内側と重なり、該第1半導体領域の不純物濃度より高く、該第1半導体領域の拡散深さより浅く、前記トレンチの深さより浅い第2導電型の第2半導体領域を前記導電膜をマスクとして前記半導体層の表面に形成する工程と、
前記第2半導体領域の表面に前記トレンチの長手方向の側壁と接する前記第2半導体領域より高い不純物濃度の第1導電型の第3半導体領域を選択的に形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1半導体領域がリサーフ領域であり、前記第2半導体領域がウェル領域であり、前記第1絶縁膜がゲート絶縁膜であり、前記第2絶縁膜が厚い絶縁膜であることを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第1半導体領域の平面形状が、角が円弧状である四角形の帯状であり、前記トレンチのストライプの長手方向が前記四角形の一辺と平行であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記導電膜の開口部が前記第1半導体領域の四角形の開口部より大きく相似形であることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276456A JP5223291B2 (ja) | 2007-10-24 | 2007-10-24 | 半導体装置の製造方法 |
US12/257,175 US7871888B2 (en) | 2007-10-24 | 2008-10-23 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007276456A JP5223291B2 (ja) | 2007-10-24 | 2007-10-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105268A true JP2009105268A (ja) | 2009-05-14 |
JP5223291B2 JP5223291B2 (ja) | 2013-06-26 |
Family
ID=40583359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007276456A Active JP5223291B2 (ja) | 2007-10-24 | 2007-10-24 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7871888B2 (ja) |
JP (1) | JP5223291B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124786A1 (ja) | 2011-03-17 | 2012-09-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2014038963A (ja) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | 半導体装置 |
JP2014049694A (ja) * | 2012-09-03 | 2014-03-17 | Renesas Electronics Corp | Igbt |
US9293564B2 (en) | 2014-06-16 | 2016-03-22 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
WO2016098409A1 (ja) * | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017098344A (ja) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | 半導体装置 |
JPWO2017010393A1 (ja) * | 2015-07-16 | 2017-11-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6340200B2 (ja) * | 2014-01-27 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6420175B2 (ja) * | 2014-05-22 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264787A (ja) * | 1995-01-10 | 1996-10-11 | Siliconix Inc | パワーmosfetのエッジターミネーション方法および構造 |
JP2006173281A (ja) * | 2004-12-14 | 2006-06-29 | Denso Corp | 半導体装置およびその製造方法 |
JP2006229135A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | 半導体装置の製造方法 |
JP2007095874A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0878668A (ja) | 1994-08-31 | 1996-03-22 | Toshiba Corp | 電力用半導体装置 |
JP3410286B2 (ja) | 1996-04-01 | 2003-05-26 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JP3525637B2 (ja) | 1996-08-09 | 2004-05-10 | 株式会社デンソー | 半導体装置 |
JP2006080177A (ja) | 2004-09-08 | 2006-03-23 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
KR101049876B1 (ko) * | 2008-11-19 | 2011-07-19 | 주식회사 동부하이텍 | 횡형 디모스 소자 및 그의 제조 방법 |
-
2007
- 2007-10-24 JP JP2007276456A patent/JP5223291B2/ja active Active
-
2008
- 2008-10-23 US US12/257,175 patent/US7871888B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08264787A (ja) * | 1995-01-10 | 1996-10-11 | Siliconix Inc | パワーmosfetのエッジターミネーション方法および構造 |
JP2006173281A (ja) * | 2004-12-14 | 2006-06-29 | Denso Corp | 半導体装置およびその製造方法 |
JP2006229135A (ja) * | 2005-02-21 | 2006-08-31 | Denso Corp | 半導体装置の製造方法 |
JP2007095874A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Corp | 半導体装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012124786A1 (ja) | 2011-03-17 | 2012-09-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5641131B2 (ja) * | 2011-03-17 | 2014-12-17 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US9209296B2 (en) | 2011-03-17 | 2015-12-08 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
US9502496B2 (en) | 2011-03-17 | 2016-11-22 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP2014038963A (ja) * | 2012-08-17 | 2014-02-27 | Rohm Co Ltd | 半導体装置 |
JP2014049694A (ja) * | 2012-09-03 | 2014-03-17 | Renesas Electronics Corp | Igbt |
US9293564B2 (en) | 2014-06-16 | 2016-03-22 | Fuji Electric Co., Ltd. | Semiconductor device manufacturing method |
WO2016098409A1 (ja) * | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2016098409A1 (ja) * | 2014-12-19 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2017010393A1 (ja) * | 2015-07-16 | 2017-11-02 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10211299B2 (en) | 2015-07-16 | 2019-02-19 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP2017098344A (ja) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US7871888B2 (en) | 2011-01-18 |
US20090111230A1 (en) | 2009-04-30 |
JP5223291B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5223291B2 (ja) | 半導体装置の製造方法 | |
KR101945335B1 (ko) | 트렌치형 게이트 소자를 위한 두꺼운 저부 유전체의 구조 및 그 제조 방법 | |
US11257944B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US9214526B2 (en) | Semiconductor device | |
JP5530602B2 (ja) | 半導体装置およびその製造方法 | |
JP5449094B2 (ja) | 半導体装置 | |
US8952430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20130134505A1 (en) | Semiconductor device for power and method of manufacture thereof | |
US9614073B2 (en) | Semiconductor device, and manufacturing method for same | |
JP5767857B2 (ja) | トレンチ型mosfet及びその製造方法 | |
US9263570B2 (en) | Semiconductor device including a high breakdown voltage DMOS and method of manufacturing the same | |
CN108695392B (zh) | 半导体装置以及其制造方法 | |
JP2011159763A (ja) | 電力用半導体装置 | |
JP2012009671A (ja) | 半導体装置およびその製造方法 | |
JP6750969B2 (ja) | 半導体装置の製造方法 | |
JP2013182935A (ja) | 半導体装置およびその製造方法 | |
JP5556863B2 (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP2006165441A (ja) | 半導体装置及びその製造方法 | |
JP2005101334A (ja) | 半導体装置およびその製造方法 | |
JP2008306022A (ja) | 半導体装置 | |
JP2012015279A (ja) | 半導体装置及びその製造方法 | |
JP2008060416A (ja) | 半導体装置 | |
JP2012160601A (ja) | 半導体装置の製造方法 | |
JP2011171420A (ja) | 半導体装置及びその製造方法 | |
JP2005136116A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100812 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5223291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |