KR100521994B1 - 트렌치게이트형모스트랜지스터및그제조방법 - Google Patents
트렌치게이트형모스트랜지스터및그제조방법 Download PDFInfo
- Publication number
- KR100521994B1 KR100521994B1 KR1019960074226A KR19960074226A KR100521994B1 KR 100521994 B1 KR100521994 B1 KR 100521994B1 KR 1019960074226 A KR1019960074226 A KR 1019960074226A KR 19960074226 A KR19960074226 A KR 19960074226A KR 100521994 B1 KR100521994 B1 KR 100521994B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- semiconductor substrate
- conductivity type
- conductive
- high concentration
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 210000000746 body region Anatomy 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스트랜지스터에 관한 것으로서, 특히 트렌치게이트형 모스트랜지스터에 있어서, 소정폭 및 소정깊이로 트렌치가 형성된 제 1 도전형 반도체기판; 상기 트렌치 바닥근방에 형성된 고농도 제 1 도전형 불순물영역; 상기 제 1 도전형 반도체기판 상에, 상기 트렌치 깊이보다 얕게 형성된 제 2 도전형 보디영역; 상기 보디영역 상의 반도체기판 표면근방에 상기 트렌치의 양쪽 측벽에 각각 접하도록 형성된 고농도 제 1 도전형 영역인 소스 및 드레인 영역; 상기 트렌치 하부 및 양 측벽을 포함하는 상기 트렌치의 표면과 상기 소스 및 드레인 영역의 일부 표면에 형성된 게이트 산화막; 및 상기 게이트산화막이 피복된 트렌치 내에 형성된 게이트 전극층을 구비하는 것을 특징으로 한다
Description
본 발명은 모스트랜지스터에 관한 것으로서, 특히 트렌치 게이트형 모스트랜지스터에 관한 것이다.
트렌치 게이트형 모스트랜지스터는 저 전력 소자로부터 고 전력 소자에 이르기까지 매우 다양한 분야에 사용되고 있다. 최근 들어서 온(ON) 저항을 매우 감소시킨 저압용 트렌치 게이트형 모스트랜지스터가 개발되었다. 이 소자는 기존의 모스트랜지스터 중에서 가장 낮은 온 저항 특성을 가지고 있으며, 이상적으로 실리콘 소자가 가질 수 있는 저항치에 매우 근접해 있다.
트렌치 게이트형 모스트랜지스터에서 발생하는 저항은 채널 저항, 에피층 저항, 축적층 저항으로 나뉜다. 트렌치 구조는 셀 밀도가 크기 때문에, 기존의 플래나 구조에 비해 채널 저항이 작으며 에피층이 얇아서 에피층 저항도 작다. 그러나 트렌치 바닥의 축적층 저항은 기존의 플래나 구조와 동일한 값을 갖는다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여, 트렌치게이트형 모스트랜지스터의 축적층 저항을 감소시킴으로써, 온 저항이 최소화된 트렌치 게이트형 모스트랜지스터 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 트렌치 게이트형 모스트랜지스터는 소정폭 및 소정깊이로 트렌치가 형성된 제 1 도전형 반도체기판; 상기 트렌치 바닥 근방에 형성된 고농도 제 1 도전형 불순물영역; 상기 제 1 도전형 반도체기판 상에, 상기 트렌치 깊이보다 얕게 형성된 제 2 도전형 보디영역; 상기 보디영역 상의 반도체기판 표면근방에 상기 트렌치의 양쪽 측벽에 각각 접하도록 형성된 고농도 제 1 도전형 영역인 소스 및 드레인 영역; 상기 트렌치 하부 및 양측벽을 포함하는 상기 트렌치의 표면과 상기 소스 및 드레인 영역의 일부 표면에 형성된 게이트 산화막; 및 상기 게이트 산화막이 피복된 트렌치 내에 형성된 게이트 전극층을 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 의한 트렌치 게이트형 모스트랜지스터의 제조방법은, 제 1 도전형 반도체기판 상에 후속공정에서 형성될 트렌치의 깊이보다 얕게 제 2 도전형 보디영역 및 트렌치를 형성하는 단계; 상기 트렌치의 바닥 및 양 측벽을 포함하는 반도체기판 표면에 게이트 산화막을 형성하는 단계; 및 상기 트렌치 바닥 및 상기 제 2 도전형 보디영역이 형성된 반도체 기판 표면 중 상기 트렌치의 양쪽 측벽에 인접한 부분에, 고농도 제 1 도전형 불순물을 주입하여, 상기 트렌치 바닥 근방의 제 1 도전형 불순물 영역 및 상기 트렌치의 양쪽 측벽에 각각 인접한 소스 및 드레인 영역을 형성하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명을 보다 상세히 설명하고자 한다.
도 1 과 같이, 트렌치 게이트형 모스트랜지스터는 온 상태에서 트렌치 바닥의 산화막(40)계면에 캐리어들이 축적되어 전류가 도전되는 통로를 형성한다. 축적층에 모이는 캐리어는 매우 얇은 두께를 이루므로 저항 값이 크다.
도 2 와 같이, 트렌치 바닥에 제1도전형 불순물인 고농도 N형 불순물을 주입하여 제1도전형 불순물 영역인 고농도 N형 불순물영역(15)을 형성하면, 기존의 축적층과 비교하여 두꺼운 영역에서 높은 밀도의 캐리어가 존재하므로 축적층의 저항을 감소시킬 수 있다.
본 발명에 의한 트렌치 게이트형 모스트랜지스터의 제조공정은 다음과 같다.
제1도전형인 N형 반도체기판(10) 상에 후속공정에서 형성될 트렌치의 깊이보다 얕게 제 2 도전형 보디 영역인 P형 불순물영역(20) 및 트렌치를 형성한다. 상기 트렌치가 형성된 반도체기판 표면에 게이트 산화막(40)을 형성한다. 상기 트렌치 바닥 및 상기 보디영역 상의 반도체기판 표면근방의 상기 트렌치의 양 측벽에 인접한 부분에 제1도전형 불순물인 고농도 N형 불순물을 주입한다. 이에 의해서 반도체기판 표면 근방의 상기 트렌치의 양쪽 측벽에 접하는 부위에 형성되는 제1도전형 영역인 소스 또는 드레인영역(30) 및 트렌치 바닥 근방의 제1도전형 불순물 영역인 고농도 N형 불순물영역(15)이 동시에 형성된다. 이 방법을 이용하면, 추가의 마스크패턴을 사용하지 않고도 트렌치 바닥 근방에 고농도 N형 불순물영역(15)을 형성할 수 있다.
여기서, 미설명된 부호 '50 '은 게이트 전극층을 나타낸다.
본 발명은 트렌치 바닥 근방의 축적층 저항을 감소시킴으로써, 소자의 온 저항을 최소화시킬 수 있다.
도 1 은 종래기술에 의한 트렌치게이트형 모스트랜지스터를 도시한 도면.
도 2 는 본 발명의 일실시예에 의한 트렌치게이트형 모스트랜지스터를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : N형 반도체기판 15 : 고농도 N형 불순물영역
20 : P형 보디영역 30 : 고농도 N형 소스 또는 드레인 영역
40 : 게이트산화막 50 : 폴리실리콘게이트 전극
Claims (2)
- 소정폭 및 소정깊이로 트렌치가 형성된 제 1 도전형 반도체기판;상기 트렌치 바닥근방에 형성된 고농도 제 1 도전형 불순물영역;상기 제 1 도전형 반도체기판 상에, 상기 트렌치 깊이보다 얕게 형성된 제 2도전형 보디영역;상기 보디영역 상의 반도체기판 표면근방에 상기 트렌치의 안쪽 측벽에 각각 접하도록 형성된 고농도 제 1 도전형 영역인 소스 및 드레인 영역;상기 트렌치 하부 및 양측벽을 포함하는 상기 트렌치의 표면과 상기 소스 및 드레인 영역의 일부 표면에 형성된 게이트 산화막; 및상기 게이트 산화막이 피복된 트렌치 내에 형성된 게이트 전극층을 구비하는 것을 특징으로 하는 트렌치 게이트형 모스트랜지스터.
- 제 1 도전형 반도체기판 상에, 후속공정에서 형성될 트렌치의 깊이보다 얕게 제 2 도전형 보디영역을 형성하고 트렌치를 형성하는 단계;상기 트렌치의 바닥 및 양 측벽을 포함하는 반도체기판 표면에 게이트 산화막을 형성하는 단계; 및상기 트렌치 바닥 및 상기 제 2 도전형 보디영역이 형성된 반도체 기판 표면중 상기 트렌치의 양쪽 측벽에 인접한 부분에, 고농도 제 1 도전형 불순물을 주입하여, 상기 트렌치 바닥 근방의 제 1 도전형 불순물 영역 및 상기 트렌치의 양쪽 측벽에 각각 인접한 부위의 반도체 기판 표면 근방에 소스 및 드레인 영역을 동시에 형성하는 단계를 구비하는 것을 특징으로 하는 트렌치 게이트형 모스트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074226A KR100521994B1 (ko) | 1996-12-27 | 1996-12-27 | 트렌치게이트형모스트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074226A KR100521994B1 (ko) | 1996-12-27 | 1996-12-27 | 트렌치게이트형모스트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980055020A KR19980055020A (ko) | 1998-09-25 |
| KR100521994B1 true KR100521994B1 (ko) | 2005-12-21 |
Family
ID=37306705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074226A KR100521994B1 (ko) | 1996-12-27 | 1996-12-27 | 트렌치게이트형모스트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100521994B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8767434B2 (en) * | 2012-09-11 | 2014-07-01 | SK Hynix Inc. | E-fuse array circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63229756A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置の製造方法 |
| US4835585A (en) * | 1984-11-26 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trench gate structures |
| KR920015577A (ko) * | 1991-01-09 | 1992-08-27 | 아오이 죠이치 | 반도체장치 |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| KR970054410A (ko) * | 1995-12-19 | 1997-07-31 | 문정환 | 반도체소자 |
-
1996
- 1996-12-27 KR KR1019960074226A patent/KR100521994B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4835585A (en) * | 1984-11-26 | 1989-05-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Trench gate structures |
| JPS63229756A (ja) * | 1987-03-18 | 1988-09-26 | Nec Corp | 半導体装置の製造方法 |
| KR920015577A (ko) * | 1991-01-09 | 1992-08-27 | 아오이 죠이치 | 반도체장치 |
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| KR970054410A (ko) * | 1995-12-19 | 1997-07-31 | 문정환 | 반도체소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980055020A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4936785B2 (ja) | 改良したエッジターミネーションを備えるパワーｍｏｓｆｅｔ | |
| KR100766874B1 (ko) | 트렌치 ｄｍｏｓ를 형성하는 방법과, 이러한 ｄｍｏｓ 트랜지스터 셀과, 이러한 트랜지스터 구조 | |
| KR101210014B1 (ko) | Ｍｏｓ 장치, ｍｏｓ 장치 제조 방법 및 집적 회로 | |
| US8168494B2 (en) | Trench MOS transistor and method of manufacturing the same | |
| KR100223847B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| JP2008514007A (ja) | スタック状ヘテロドーピング周縁部及び徐々に変化するドリフト領域を備えた促進された表面電界低減化高耐圧ｐ型ｍｏｓデバイス | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| US5124764A (en) | Symmetric vertical MOS transistor with improved high voltage operation | |
| KR100611111B1 (ko) | 고주파용 모오스 트랜지스터, 이의 형성 방법 및 반도체장치의 제조 방법 | |
| US20080009118A1 (en) | Metal oxide semiconductor device and fabricating method thereof | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| JPH11111972A (ja) | 半導体デバイス及びその製造方法 | |
| KR100871976B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100521994B1 (ko) | 트렌치게이트형모스트랜지스터및그제조방법 | |
| JP2001119019A (ja) | 半導体装置およびその製造方法 | |
| US5939751A (en) | MOSFET having double junction structures in each of source and drain regions | |
| JP2578662B2 (ja) | 半導体装置の製造方法 | |
| KR20050104163A (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| KR20020081795A (ko) | 반도체 소자의 제조방법 | |
| KR100405450B1 (ko) | 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법 | |
| KR100223916B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100264733B1 (ko) | V-모스 반도체 소자 및 그의 제조방법 | |
| KR100273688B1 (ko) | 모스펫및그제조방법 | |
| KR0142787B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100602113B1 (ko) | 트랜지스터 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130917 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140925 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160927 Year of fee payment: 12 |
|
| EXPY | Expiration of term |