JP4761644B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4761644B2 JP4761644B2 JP2001119248A JP2001119248A JP4761644B2 JP 4761644 B2 JP4761644 B2 JP 4761644B2 JP 2001119248 A JP2001119248 A JP 2001119248A JP 2001119248 A JP2001119248 A JP 2001119248A JP 4761644 B2 JP4761644 B2 JP 4761644B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- igbt
- diode
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 150
- 239000000758 substrate Substances 0.000 claims description 59
- 239000012212 insulator Substances 0.000 claims description 28
- 238000005192 partition Methods 0.000 claims description 28
- 238000011084 recovery Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、インバータ等の電力変換器への利用に好適な半導体装置に関する。
【０００２】
【従来の技術】
図１０は、この発明の背景となる従来例による半導体装置の縦断面図である。
この半導体装置１５１は、縦型でｎチャネル型のＩＧＢＴとして形成されている。シリコン基板である半導体基板２００は、ｎ領域２０１、ｐコレクタ領域２０２、ｐベース領域２０３、およびｎソース領域２０５を備えている。これらの半導体領域２０１〜２０３，２０５は、ｎ領域２０１の元になるｎ型基板の一対の主面に、ｐ型不純物およびｎ型不純物を選択的に導入することにより形成されている。ｎ型基板のうち、半導体領域２０１〜２０３，２０５が形成されない領域が、ｎ領域２０１に相当する。
【０００３】
ｐコレクタ領域２０２は、半導体基板２００の下主面に露出するように、選択的に形成されている。ｐベース領域２０３は、半導体基板２００の上主面に選択的に露出するように、選択的に形成されている。ｎソース領域２０５は、半導体基板２００の上主面に選択的に露出し、ｐベース領域２０３よりも浅くなるように、ｐベース領域２０３の内側に選択的に形成されている。
【０００４】
半導体装置１５１は、さらに、ゲート電極２０６、ゲート絶縁膜２０７、絶縁膜２０８、エミッタ電極２０９、およびコレクタ電極２１１を備えている。ゲート電極２０６は、ｐベース領域２０３の露出面のうち、ｎ領域２０１とｎソース領域２０５とに挟まれた部分であるチャネル領域に、ゲート絶縁膜２０７を挟んで対向するように形成されている。エミッタ電極２０９は、半導体基板２００の上主面のうち、ｐベース領域２０３の露出面とｎソース領域２０５の露出面とに接続されている。絶縁膜２０８は、ゲート電極２０６とエミッタ電極２０９との間を電気的に絶縁している。コレクタ電極２１１は、ｐコレクタ領域２０２が露出する半導体基板２００の下主面に接続されている。
【０００５】
ＩＧＢＴとしての半導体装置１５１は、コレクタ電極２１１にエミッタ電極２０９を基準として正のコレクタ電圧を（通常は、負荷を介して）印加した状態で、ゲート電極６にエミッタ電極２０９を基準とするゲート電圧を印加することにより、使用される。しきい値電圧を超える正のゲート電圧を付与すると、チャネル領域に反転層が形成されることにより、電子（図１０の黒丸）がｎ領域２０１へ注入される結果、ｐコレクタ領域２０２からｎ領域２０１へホール（図１０の白丸）が注入される。その結果、伝導度変調として知られる現象がｎ領域２０１に引き起こされことにより、コレクタ電極２１１とエミッタ電極２０９との間が、低いオン電圧を持って導通する。ゲート電圧を、しきい値電圧より低い値（通常は、ゼロまたは負の値）へ引き下げると、チャネル領域に形成されていた反転層が消失するので、コレクタ電極２１１とエミッタ電極２０９との間は遮断される。
【０００６】
以上のように、ＩＧＢＴとしての半導体装置１５１は、オン電圧が低く、しかも電圧制御が可能であるという利点を有するスイッチング素子であるが、ＭＯＳＦＥＴとは異なり、ダイオードを内蔵しない構造であるため、インバータ等の電力変換器へ利用する際には、半導体装置１５１の外部にフリーホイールダイオードを設ける必要があった。このため、接続配線のインダクタンスにより高速スイッチングが阻害されるという問題点に加えて、製造工程が複雑になるとともに、電力変換器等の応用機器の寸法が大きくなるという問題点があった。
【０００７】
この問題を解決するものとして、特開平５−１５２５７４号公報（以下、「文献１」と称する）は、ＩＧＢＴに属する半導体領域とフリーホイールダイオードに属する半導体領域とを、単一の半導体基板の異なる部分に配置した半導体装置を開示している。図１１に縦断面構造を示す半導体装置１５２、および図１２に縦断面構造を示す半導体装置１５３は、いずれも文献１に開示されている装置である。
【０００８】
これらの半導体装置１５２および１５３は、互いに逆並列接続された縦型でｎチャネル型のＩＧＢＴと縦型のダイオードとを備えており、これらＩＧＢＴとダイオードとに属する複数の半導体領域が、単一の半導体基板２００の中に作り込まれている。シリコン基板である半導体基板２００は、一対の主面に沿って互いに異なる領域に、ＩＧＢＴ領域２２０とダイオード領域２２１とを選択的に規定している。また、ＩＧＢＴ領域２２０とダイオード領域２２１との間に、互いの干渉を抑制するための領域として、非干渉領域２２３が設けられている。
【０００９】
半導体基板２００は、ＩＧＢＴに属するｎ領域２０１、ｐコレクタ領域２０２、ｐベース領域２０３、およびｎソース領域２０５を、ＩＧＢＴ領域２２０に備えている。半導体基板２００は、また、ダイオードに属するｎ領域２０１、ｎ+領域２４１、およびアノード領域２０４を、ダイオード領域２２１に備えている。ｎ領域２０１は、ＩＧＢＴ領域２２０においては、ｎベース領域として機能し、ダイオード領域２２１においては、カソード領域として機能する。半導体装置１５２では、さらにＩＧＢＴ領域２２０および非干渉領域２２３に、ｐ+領域２４０およびｎ+領域２４１が選択的に形成されている。また、半導体装置１５３では、非干渉領域２２３にｐ領域２３０が選択的に形成されている。
【００１０】
半導体基板２００の上主面のうち、アノード領域２０４の露出面にはアノード電極２１０が接続されている。半導体基板２００の下主面のうち、ダイオード領域２２１に属する部分には、カソード電極２１２が接続されている。エミッタ電極２０９とアノード電極２１０とは互いに接続されており、コレクタ電極２１１とカソード電極２１２とは互いに一体的に連結している。
【００１１】
以上のように、半導体装置１５２および１５３は、ＩＧＢＴとダイオードとを備えており、しかもダイオードはＩＧＢＴへ逆並列に接続されるので、ダイオードがＩＧＢＴに付随するフリーホイールダイオードとして機能する。したがって、インバータ等の電力変換器に半導体装置１５２または１５３を利用すれば、電力変換器の組み立て工程において、互いに別体の半導体チップとしてのＩＧＢＴとフリーホイールダイオードとを個別に準備し、互いに配線で接続するという工程を省くことができ、かつ電力変換器をコンパクトに仕上げることができる。また、ＩＧＢＴとフリーホイールダイオードとを配線で接続する必要がないので、配線のインダクタンスによるスイッチング速度の低下を防止して、高速スイッチングを実現することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、半導体装置１５２または１５３では、ＩＧＢＴとダイオードとの間の干渉を防止するために、非干渉領域２２３を設ける必要があるという問題点があった。ＩＧＢＴとダイオードとの間の干渉とは、ダイオードが逆回復動作を行うときに発生する逆回復電流が、ダイオード領域２２１からＩＧＢＴ領域２２０へ流れ込むことにより、ＩＧＢＴに寄生的に存在するサイリスタが導通する現象を意味する。干渉を防止するためには、非干渉領域２２３の幅Ｌを十分に大きく確保する必要がある。このため、半導体装置１５２または１５３では、半導体基板１００の面積、すなわちチップサイズが大きくなるという問題点があった。
【００１３】
この発明は、従来の技術における上記した問題点を解消するためになされたもので、ＩＧＢＴとダイオードとに属する複数の半導体領域を単一の半導体基板の中に作り込むと同時に、チップサイズを縮減することを可能にした半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の装置は、互いに逆並列接続された縦型のＩＧＢＴと縦型のダイオードとを備え、これらＩＧＢＴとダイオードとに属する複数の半導体領域が、単一の半導体基板の中に作り込まれている半導体装置であって、前記半導体基板が、一対の主面を有し、当該一対の主面に沿って選択的に規定されるＩＧＢＴ領域に、前記複数の半導体領域のうち前記ＩＧＢＴに属するものを備え、前記一対の主面に沿って前記ＩＧＢＴ領域とは異なる領域に選択的に規定されるダイオード領域に、前記複数の半導体領域のうち前記ダイオードに属するものを備えるとともに、前記ＩＧＢＴ領域と前記ダイオード領域との間に選択的に形成されることにより前記ＩＧＢＴ領域と前記ダイオード領域との一方から他方へ流れる電流を制限する電気絶縁性の仕切り部材を備え、前記半導体基板のうちの前記ＩＧＢＴ領域と前記ダイオード領域との間の部位に、前記一対の主面のうちの一方主面へ開口するトレンチが形成されており、前記仕切り部材が、前記トレンチに埋設された絶縁体を有し、前記一方主面が、前記一対の主面のうち、前記複数の半導体領域に属する前記ＩＧＢＴのコレクタ領域が露出する他方主面とは反対側の主面であり、前記コレクタ領域が、前記部位を跨ぐように前記ＩＧＢＴ領域から前記ダイオード領域へ向かって延在しており、前記半導体基板のうちの前記部位において、前記他方主面へ開口し、底部が前記コレクタ領域から突出する別のトレンチがさらに形成されており、前記仕切り部材が、前記別のトレンチに埋設された別の絶縁体をさらに有する。
【００２０】
【発明の実施の形態】
実施の形態１．
（装置の概略）
図１は、実施の形態１による半導体装置の縦断面図である。この半導体装置１０１は、互いに逆並列接続された縦型でｎチャネル型のＩＧＢＴと縦型のダイオードとを備えており、これらＩＧＢＴとダイオードとに属する複数の半導体領域１〜５が、単一の半導体基板１００の中に作り込まれている。「縦型」とは、一対の主電極（ＩＧＢＴではエミッタ電極とコレクタ電極であり、ダイオードではアノード電極とカソード電極である）が、半導体基板１００の一対の主面の一方と他方とにそれぞれ配置されているタイプの半導体装置を意味する。また、「逆並列」とは、順電流が流れる方向が逆方向となるような並列接続を意味している。したがって、ダイオードとｎチャネル型のＩＧＢＴとの逆並列接続とは、図１が示すように、ダイオードのアノード電極がＩＧＢＴのエミッタに接続され、カソード電極がコレクタ電極に接続された形態を意味する。
【００２１】
半導体基板１００は、例えばシリコン基板であり、一対の主面を有しており、これら一対の主面に沿って互いに異なる領域に、ＩＧＢＴ領域２０とダイオード領域２１とを選択的に規定している。本明細書では便宜上、図中の上側に描かれる主面を「上主面」、下側に描かれる主面を「下主面」と称する。半導体基板１００は、ＩＧＢＴ領域２０に、複数の半導体領域１〜５のうちＩＧＢＴに属する、ｎ領域１、ｐコレクタ領域２、ｐベース領域３、およびｎソース領域５を備えている。半導体基板１００は、また、ダイオード領域２１に、複数の半導体領域１〜５のうちダイオードに属する、ｎ領域１およびｐウェルとしてのアノード領域４を備えている。ｎ領域１は、ＩＧＢＴ領域２０においては、ｎベース領域として機能し、ダイオード領域２１においては、カソード領域として機能する。
【００２２】
ｎ領域１の元になるｎ型基板の一対の主面に、ｐ型不純物およびｎ型不純物を選択的に導入することにより、ｐコレクタ領域２、ｐベース領域３、アノード領域４、およびｎソース領域５が、半導体基板１００の一対の主面に選択的に形成されている。ｎ型基板のうち、これらの半導体領域２〜５が形成されない領域が、ｎ領域１に相当する。
【００２３】
ｐコレクタ領域２は、半導体基板１００の下主面のうち、少なくともＩＧＢＴ領域２０に属する部分に露出するように、選択的に形成されている。ｐベース領域３は、半導体基板１００の上主面のうち、ＩＧＢＴ領域２０に属する部分に選択的に露出するように、選択的に形成されている。ｎソース領域５は、半導体基板１００の上主面に選択的に露出し、ｐベース領域３よりも浅くなるように、ｐベース領域３の内側に選択的に形成されている。アノード領域４は、半導体基板１００の上主面のうち、ダイオード領域２１に属する部分に露出するように、選択的に形成されている。
【００２４】
半導体装置１０１は、さらに、ゲート電極６、ゲート絶縁膜７、絶縁膜８、エミッタ電極９、アノード電極１０、コレクタ電極１１、およびカソード電極１２を備えている。ゲート電極６は、ｐベース領域３の露出面のうち、ｎ領域１とｎソース領域５とに挟まれた部分であるチャネル領域に、ゲート絶縁膜７を挟んで対向するように形成されている。エミッタ電極９は、半導体基板１００の上主面のうち、ｐベース領域３の露出面とｎソース領域５の露出面とに接続されている。絶縁膜８は、ゲート電極６とエミッタ電極９との間を電気的に絶縁している。コレクタ電極１１は、半導体基板１００の下主面のうち、ｐコレクタ領域２の露出面に接続されている。アノード電極１０は、半導体基板１００の上主面のうち、アノード領域４の露出面に接続されている。カソード電極１２は、半導体基板１００の下主面のうち、ダイオード領域２１に属する部分であってｎ領域１の露出面に接続されている。
【００２５】
エミッタ電極９とアノード電極１０とは、配線を通じて互いに接続されている。エミッタ電極９とアノード電極１０とは、単一の配線パターンの一部として、それぞれ形成されることにより、互いに一体的に連結していてもよい。コレクタ電極１１とカソード電極１２とは、半導体基板１００の下主面に接続された単一の電極の一部として、それぞれ形成されており、互いに一体的に連結している。
【００２６】
（仕切り部材）
半導体装置１０１では、さらに、半導体基板１００のＩＧＢＴ領域２０とダイオード領域２１との間に、ＩＧＢＴ領域２０とダイオード領域２１との一方から他方へ流れる電流（「干渉電流」と仮称する）を制限する電気絶縁性の仕切り部材が選択的に設けられている。より特定的には、半導体基板１００のうちのＩＧＢＴ領域２０とダイオード領域２１との間の部位において、上主面へ開口するトレンチ１５が形成されており、このトレンチ１５には、仕切り部材として機能する絶縁体１６が埋設されている。絶縁体１６の材料は、例えばシリコン酸化物である。
【００２７】
図２は、仕切り部材の効果を説明するために、仕切り部材のない仮想的な半導体装置の断面構造とその等価回路とを同時に示す説明図である。ＩＧＢＴ領域２０には、ｐｎｐトランジスタ３１、ｎｐｎトランジスタ３２、ＭＯＳＦＥＴ３３、および抵抗３４が等価的に形成されている。ｐｎｐトランジスタ３１は、ｐコレクタ領域２、ｎ領域１、およびｐベース領域３を有し、ｎｐｎトランジスタ３２は、ｎ領域１、ｐベース領域３、およびｎソース領域５を有している。ＭＯＳＦＥＴ３３は、ｎ領域１とｎソース領域５とをソース・ドレイン領域とし、ｐベース領域３の露出面をチャネル領域とし、ゲート電極６をゲート電極としている。抵抗３４は、ｐベース領域３が有する抵抗成分である。
【００２８】
ダイオードが逆回復動作を行うときに、逆回復電流Ｉｒが、ｎ領域１のうちのダイオード領域２１に属する部分からＩＧＢＴ領域２０に属する部分へ流れる。この逆回復電流Ｉｒが、上記した干渉電流として機能する。逆回復電流Ｉｒは、ｐベース領域３を通過し、エミッタ電極９（Ｅ）へと流れる。このとき、ｐベース領域３の抵抗３４に電圧降下が生じるため、ｎｐｎトランジスタ３２が導通する。ｎｐｎトランジスタ３２を流れる電子電流Ｉｅは、ｐｎｐトランジスタ３１のベース電流として機能する。その結果、ｐｎｐトランジスタ３１が導通するので、ｐｎｐトランジスタ３１を流れるホール電流Ｉｈが、抵抗３４の電圧降下に寄与する。このようにして、ＭＯＳＦＥＴ３３がオンしないにも拘わらず、コレクタ電極１１（Ｃ）とエミッタ電極９（Ｅ）との間が導通し続ける。すなわち、図２に描かれる装置では、逆回復電流Ｉｒによって、ＩＧＢＴに寄生的に存在するサイリスタが導通するというラッチアップを生じる場合がある。ラッチアップは、ゲート電極６（Ｇ）に印加する電圧によって制御することはできない。
【００２９】
これに対して、半導体装置１０１では、仕切り部材として機能する絶縁体１６が設けられるので、ダイオード領域２１からＩＧＢＴ領域２０へ流れ込む干渉電流としての逆回復電流Ｉｒが制限される。それにより、ラッチアップの発生が抑制される。トレンチ１５は、絶縁体１６が仕切り部材として有効に機能するように、アノード領域４よりも深く形成されている。さらに、仕切り部材としての機能をさらに高めるために、トレンチ１５は、ｐコレクタ領域２の真上に形成されている。言い換えると、コレクタ領域２は、トレンチ１５の直下に位置する部分を跨ぐように、ＩＧＢＴ領域２０からダイオード領域２１へ向かって延在している。
【００３０】
（装置の利点）
半導体装置１０１は、以上のように構成されるので、以下のような利点を有する。まず、半導体装置１０１は、ＩＧＢＴとダイオードとを備えており、しかもダイオードはＩＧＢＴへ逆並列に接続されるので、ダイオードがＩＧＢＴに付随するフリーホイールダイオードとして機能する。したがって、インバータ等の電力変換器に半導体装置１０１を利用すれば、電力変換器の組み立て工程において、互いに別体の半導体チップとしてのＩＧＢＴとフリーホイールダイオードとを個別に準備し、互いに配線で接続するという工程を省くことができ、かつ電力変換器をコンパクトに仕上げることができる。また、ＩＧＢＴとフリーホイールダイオードとを配線で接続する必要がないので、配線のインダクタンスによるスイッチング速度の低下を防止して、高速スイッチングを実現することができる。
【００３１】
半導体装置１０１では、さらに電気絶縁性の仕切り部材が設けられるので、ＩＧＢＴとダイオードとの間の干渉を効果的に低減しつつ、両者の間の無効領域の幅（従来装置１５２，１５３における幅Ｌ）を狭くして装置の縮小化を図ることができる。すなわち、電力変換器のさらなる縮小化を図ることができる。半導体装置１０１では、さらに、半導体基板１００に形成されたトレンチ１５に絶縁体１６を埋設するという簡単な工程で、仕切り部材が形成される。しかも、仕切り部材を狭い幅で形成することができるので、縮小化がより効果的に達成される。
【００３２】
また、トレンチ１５が、ｎソース領域５等が形成される半導体基板１００の上主面、すなわち半導体プロセスにおける半導体基板１００の被処理面に、開口するように形成されるので、半導体プロセスの中で、トレンチ１５を容易に形成することが可能である。すなわち、生産性を阻害することなく、仕切り部材を形成することができる。さらに、ｐコレクタ領域２が、トレンチ１５が形成される部位を跨ぐように、ＩＧＢＴ領域２０からダイオード領域２１へ向かって延在しているので、干渉電流が、仕切り部材としての絶縁体１６とｐコレクタ領域２とによって効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、より効果的に抑制される。
【００３３】
実施の形態２．
本実施の形態では、ＩＧＢＴとダイオードとの間の干渉を抑制する効果を、さらに高めるように構成された半導体装置について説明する。図３に縦断面構造を示す半導体装置１０２では、トレンチ１５の底部が、ｐコレクタ領域２に達している。このため、ＩＧＢＴ領域２０とダイオード領域２１との間を流れる干渉電流が、さらに効果的に抑制される。
【００３４】
図４に縦断面構造を示す半導体装置１０３では、トレンチ１５の開口部の幅が半導体装置１０２に比べて広くなるように、トレンチ１５が形成されている。そして、トレンチ１５の内壁を覆うように、絶縁膜としての絶縁体４０が埋設され、さらに絶縁体４０の上にポリシリコン４１が埋設されている。本明細書では、トレンチ１５に「埋設される」絶縁体は、トレンチ１５の内壁を膜状に覆う絶縁体４０をも包含する。トレンチ１５が深くなる場合には、開口部は広く形成する方が、製造工程が簡単である。すなわち、半導体装置１０３は、半導体装置１０２よりも、製造が容易であるという利点を有する。トレンチ１５が半導体装置１０２の形態ほどには深くない場合、例えば半導体装置１０１の形態に該当する場合であっても、半導体装置１０３の形態と同様に、絶縁膜としての絶縁体４０とポリシリコン４１とが埋設された形態を実施することも可能である。
【００３５】
図５に縦断面構造を示す半導体装置１０４では、半導体基板１００のうちのＩＧＢＴ領域２０とダイオード領域２１との間の部位において、下主面へ開口する別のトレンチ５０が形成されており、このトレンチ５０にも、仕切り部材として機能する絶縁体５１が埋設されている。絶縁体５１の材料として、例えば絶縁体１６の材料と同一のものが用いられる。トレンチ５０は、トレンチ１５に対向する位置に形成され、さらにその底部（図５において上端部）がｐコレクタ領域２から上方へ突出している。
【００３６】
半導体装置１０４では、双方のトレンチ１５，５０に埋設された絶縁体１６，５１によって、ＩＧＢＴ領域２０とダイオード領域２１との間を流れる干渉電流が、さらに効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、なお一層効果的に抑制される。なお、トレンチ５０を、半導体装置１０３（図４）のトレンチ１５のように、広い開口部を有するように形成し、絶縁体５１に代えて、絶縁膜としての絶縁体４０とポリシリコン４１とをトレンチ５０に埋設してもよい。
【００３７】
変形例．
(1) 上記各実施の形態では、ＩＧＢＴとしてノンパンチスルー型のものを例示したが、図６に半導体装置１０５として例示するように、パンチスルー型のＩＧＢＴを形成してもよい。半導体装置１０５は、ｐコレクタ領域２に接する部分に、不純物濃度の高いｎ+領域４５をｎ領域１が含んでいる点において、半導体装置１０１とは特徴的に異なっている。
【００３８】
(2) 上記各実施の形態では、仕切り部材がトレンチに埋設された絶縁体である例を示したが、それ以外の形態を仕切り部材として実施することも可能である。図７に例示する半導体装置１０６および図８に例示する半導体装置１０７は、その一例である。半導体装置１０６および１０７はいずれも、周知の誘電体分離を用いることにより、半導体基板１００の上主面のある範囲を、一部分６２を除去した絶縁体６１によって島状に包囲した構造を有している。絶縁体６１の材料は、例えばシリコン酸化物である。半導体装置１０６および１０７のいずれにおいても、絶縁体６１は、仕切り部材として機能する。
【００３９】
(3) 上記各実施の形態では、ＩＧＢＴとして平面型のもの、すなわちゲート電極６が、半導体基板１００の上主面に対向するタイプのものを例示したが、図９に半導体装置１０８として例示するように、トレンチ型のＩＧＢＴを形成することも可能である。半導体装置１０８では、半導体基板１００の上主面に選択的に開口し、ｎソース領域５とｐベース領域３とを貫通するトレンチ７０が、半導体基板１００に選択的に形成されている。トレンチ７０の内壁を覆うように、ゲート絶縁膜７がトレンチ７０に埋設され、さらにゲート絶縁膜７の上にはゲート電極６が埋設されている。この構造においても、ｐベース領域３の露出面（この場合、半導体基板１００の表面の一部であるトレンチ７への露出面）であって、ｎソース領域５とｎ領域１とに挟まれた部分であるチャネル領域に、ゲート絶縁膜７を挟んでゲート電極６が対向している。
【００４０】
(4) 上記各実施の形態では、図１１または図１２に描かれるｎ+領域２４１がダイオード領域２１に形成されない例を示したが、図１１または図１２と同様に、半導体基板１００の下主面のうち、ダイオード領域２１に属する部分に、ｎ+領域２４１を形成することも可能である。
【００４１】
【発明の効果】
本発明の装置では、電気絶縁性の仕切り部材が設けられるので、ＩＧＢＴとダイオードとの間の干渉を効果的に低減しつつ、両者の間の無効領域の幅を狭くして装置の縮小化を図ることができる。
【００４２】
さらに、本発明の装置では、半導体基板に形成されたトレンチに絶縁体を埋設するという簡単な工程で、仕切り部材を形成することができる。しかも、仕切り部材を狭い幅で形成することができるので、装置の縮小化がより効果的に達成される。
【００４３】
加えて、本発明の装置では、トレンチが、コレクタ領域の露出面とは反対側の主面に開口するように形成されるので、ＩＧＢＴのソース領域などの半導体領域を形成する製造工程の中で、トレンチを同時に形成することができる。すなわち、生産性の高い装置が得られる。
【００４４】
さらに、本発明の装置では、コレクタ領域が、トレンチが形成される部位を跨ぐように、ＩＧＢＴ領域からダイオード領域へ向かって延在しているので、ＩＧＢＴ領域とダイオード領域との一方から他方へ流れる電流が、仕切り部材とコレクタ領域とによって効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、より効果的に抑制される。
【００４６】
加えて、本発明の装置では、前記半導体基板の他方主面へ開口し、底部がコレクタ領域から突出する別のトレンチが、さらに形成されているので、双方のトレンチに埋設された絶縁体によって、ＩＧＢＴ領域とダイオード領域との一方から他方へ流れる電流が、さらに効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、なお一層効果的に抑制される。
【図面の簡単な説明】
【図１】 実施の形態１による半導体装置の縦断面図である。
【図２】 図１の装置に対比される半導体装置の動作説明図である。
【図３】 実施の形態２の第１の例による半導体装置の縦断面図である。
【図４】 実施の形態２の第２の例による半導体装置の縦断面図である。
【図５】 実施の形態２の第３の例による半導体装置の縦断面図である。
【図６】 第１の変形例による半導体装置の縦断面図である。
【図７】 第２の変形例による半導体装置の縦断面図である。
【図８】 第３の変形例による半導体装置の縦断面図である。
【図９】 第４の変形例による半導体装置の縦断面図である。
【図１０】 第１の従来例による半導体装置の縦断面図である。
【図１１】 第２の従来例による半導体装置の縦断面図である。
【図１２】 第３の従来例による半導体装置の縦断面図である。
【符号の説明】
１ ｎ領域（半導体領域）、２ ｐコレクタ領域（半導体領域）、３ ｐベース領域（半導体領域）、４ アノード領域（半導体領域）、５ ｎソース領域（半導体領域）、４５ ｎ+領域（半導体領域）、１５，５０ トレンチ、１６，４０，５１，６１ 絶縁体（仕切り部材）、２０ ＩＧＢＴ領域、２１ ダイオード領域、１００ 半導体基板。
【発明の属する技術分野】
この発明は、インバータ等の電力変換器への利用に好適な半導体装置に関する。
【０００２】
【従来の技術】
図１０は、この発明の背景となる従来例による半導体装置の縦断面図である。
この半導体装置１５１は、縦型でｎチャネル型のＩＧＢＴとして形成されている。シリコン基板である半導体基板２００は、ｎ領域２０１、ｐコレクタ領域２０２、ｐベース領域２０３、およびｎソース領域２０５を備えている。これらの半導体領域２０１〜２０３，２０５は、ｎ領域２０１の元になるｎ型基板の一対の主面に、ｐ型不純物およびｎ型不純物を選択的に導入することにより形成されている。ｎ型基板のうち、半導体領域２０１〜２０３，２０５が形成されない領域が、ｎ領域２０１に相当する。
【０００３】
ｐコレクタ領域２０２は、半導体基板２００の下主面に露出するように、選択的に形成されている。ｐベース領域２０３は、半導体基板２００の上主面に選択的に露出するように、選択的に形成されている。ｎソース領域２０５は、半導体基板２００の上主面に選択的に露出し、ｐベース領域２０３よりも浅くなるように、ｐベース領域２０３の内側に選択的に形成されている。
【０００４】
半導体装置１５１は、さらに、ゲート電極２０６、ゲート絶縁膜２０７、絶縁膜２０８、エミッタ電極２０９、およびコレクタ電極２１１を備えている。ゲート電極２０６は、ｐベース領域２０３の露出面のうち、ｎ領域２０１とｎソース領域２０５とに挟まれた部分であるチャネル領域に、ゲート絶縁膜２０７を挟んで対向するように形成されている。エミッタ電極２０９は、半導体基板２００の上主面のうち、ｐベース領域２０３の露出面とｎソース領域２０５の露出面とに接続されている。絶縁膜２０８は、ゲート電極２０６とエミッタ電極２０９との間を電気的に絶縁している。コレクタ電極２１１は、ｐコレクタ領域２０２が露出する半導体基板２００の下主面に接続されている。
【０００５】
ＩＧＢＴとしての半導体装置１５１は、コレクタ電極２１１にエミッタ電極２０９を基準として正のコレクタ電圧を（通常は、負荷を介して）印加した状態で、ゲート電極６にエミッタ電極２０９を基準とするゲート電圧を印加することにより、使用される。しきい値電圧を超える正のゲート電圧を付与すると、チャネル領域に反転層が形成されることにより、電子（図１０の黒丸）がｎ領域２０１へ注入される結果、ｐコレクタ領域２０２からｎ領域２０１へホール（図１０の白丸）が注入される。その結果、伝導度変調として知られる現象がｎ領域２０１に引き起こされことにより、コレクタ電極２１１とエミッタ電極２０９との間が、低いオン電圧を持って導通する。ゲート電圧を、しきい値電圧より低い値（通常は、ゼロまたは負の値）へ引き下げると、チャネル領域に形成されていた反転層が消失するので、コレクタ電極２１１とエミッタ電極２０９との間は遮断される。
【０００６】
以上のように、ＩＧＢＴとしての半導体装置１５１は、オン電圧が低く、しかも電圧制御が可能であるという利点を有するスイッチング素子であるが、ＭＯＳＦＥＴとは異なり、ダイオードを内蔵しない構造であるため、インバータ等の電力変換器へ利用する際には、半導体装置１５１の外部にフリーホイールダイオードを設ける必要があった。このため、接続配線のインダクタンスにより高速スイッチングが阻害されるという問題点に加えて、製造工程が複雑になるとともに、電力変換器等の応用機器の寸法が大きくなるという問題点があった。
【０００７】
この問題を解決するものとして、特開平５−１５２５７４号公報（以下、「文献１」と称する）は、ＩＧＢＴに属する半導体領域とフリーホイールダイオードに属する半導体領域とを、単一の半導体基板の異なる部分に配置した半導体装置を開示している。図１１に縦断面構造を示す半導体装置１５２、および図１２に縦断面構造を示す半導体装置１５３は、いずれも文献１に開示されている装置である。
【０００８】
これらの半導体装置１５２および１５３は、互いに逆並列接続された縦型でｎチャネル型のＩＧＢＴと縦型のダイオードとを備えており、これらＩＧＢＴとダイオードとに属する複数の半導体領域が、単一の半導体基板２００の中に作り込まれている。シリコン基板である半導体基板２００は、一対の主面に沿って互いに異なる領域に、ＩＧＢＴ領域２２０とダイオード領域２２１とを選択的に規定している。また、ＩＧＢＴ領域２２０とダイオード領域２２１との間に、互いの干渉を抑制するための領域として、非干渉領域２２３が設けられている。
【０００９】
半導体基板２００は、ＩＧＢＴに属するｎ領域２０１、ｐコレクタ領域２０２、ｐベース領域２０３、およびｎソース領域２０５を、ＩＧＢＴ領域２２０に備えている。半導体基板２００は、また、ダイオードに属するｎ領域２０１、ｎ+領域２４１、およびアノード領域２０４を、ダイオード領域２２１に備えている。ｎ領域２０１は、ＩＧＢＴ領域２２０においては、ｎベース領域として機能し、ダイオード領域２２１においては、カソード領域として機能する。半導体装置１５２では、さらにＩＧＢＴ領域２２０および非干渉領域２２３に、ｐ+領域２４０およびｎ+領域２４１が選択的に形成されている。また、半導体装置１５３では、非干渉領域２２３にｐ領域２３０が選択的に形成されている。
【００１０】
半導体基板２００の上主面のうち、アノード領域２０４の露出面にはアノード電極２１０が接続されている。半導体基板２００の下主面のうち、ダイオード領域２２１に属する部分には、カソード電極２１２が接続されている。エミッタ電極２０９とアノード電極２１０とは互いに接続されており、コレクタ電極２１１とカソード電極２１２とは互いに一体的に連結している。
【００１１】
以上のように、半導体装置１５２および１５３は、ＩＧＢＴとダイオードとを備えており、しかもダイオードはＩＧＢＴへ逆並列に接続されるので、ダイオードがＩＧＢＴに付随するフリーホイールダイオードとして機能する。したがって、インバータ等の電力変換器に半導体装置１５２または１５３を利用すれば、電力変換器の組み立て工程において、互いに別体の半導体チップとしてのＩＧＢＴとフリーホイールダイオードとを個別に準備し、互いに配線で接続するという工程を省くことができ、かつ電力変換器をコンパクトに仕上げることができる。また、ＩＧＢＴとフリーホイールダイオードとを配線で接続する必要がないので、配線のインダクタンスによるスイッチング速度の低下を防止して、高速スイッチングを実現することができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、半導体装置１５２または１５３では、ＩＧＢＴとダイオードとの間の干渉を防止するために、非干渉領域２２３を設ける必要があるという問題点があった。ＩＧＢＴとダイオードとの間の干渉とは、ダイオードが逆回復動作を行うときに発生する逆回復電流が、ダイオード領域２２１からＩＧＢＴ領域２２０へ流れ込むことにより、ＩＧＢＴに寄生的に存在するサイリスタが導通する現象を意味する。干渉を防止するためには、非干渉領域２２３の幅Ｌを十分に大きく確保する必要がある。このため、半導体装置１５２または１５３では、半導体基板１００の面積、すなわちチップサイズが大きくなるという問題点があった。
【００１３】
この発明は、従来の技術における上記した問題点を解消するためになされたもので、ＩＧＢＴとダイオードとに属する複数の半導体領域を単一の半導体基板の中に作り込むと同時に、チップサイズを縮減することを可能にした半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の装置は、互いに逆並列接続された縦型のＩＧＢＴと縦型のダイオードとを備え、これらＩＧＢＴとダイオードとに属する複数の半導体領域が、単一の半導体基板の中に作り込まれている半導体装置であって、前記半導体基板が、一対の主面を有し、当該一対の主面に沿って選択的に規定されるＩＧＢＴ領域に、前記複数の半導体領域のうち前記ＩＧＢＴに属するものを備え、前記一対の主面に沿って前記ＩＧＢＴ領域とは異なる領域に選択的に規定されるダイオード領域に、前記複数の半導体領域のうち前記ダイオードに属するものを備えるとともに、前記ＩＧＢＴ領域と前記ダイオード領域との間に選択的に形成されることにより前記ＩＧＢＴ領域と前記ダイオード領域との一方から他方へ流れる電流を制限する電気絶縁性の仕切り部材を備え、前記半導体基板のうちの前記ＩＧＢＴ領域と前記ダイオード領域との間の部位に、前記一対の主面のうちの一方主面へ開口するトレンチが形成されており、前記仕切り部材が、前記トレンチに埋設された絶縁体を有し、前記一方主面が、前記一対の主面のうち、前記複数の半導体領域に属する前記ＩＧＢＴのコレクタ領域が露出する他方主面とは反対側の主面であり、前記コレクタ領域が、前記部位を跨ぐように前記ＩＧＢＴ領域から前記ダイオード領域へ向かって延在しており、前記半導体基板のうちの前記部位において、前記他方主面へ開口し、底部が前記コレクタ領域から突出する別のトレンチがさらに形成されており、前記仕切り部材が、前記別のトレンチに埋設された別の絶縁体をさらに有する。
【００２０】
【発明の実施の形態】
実施の形態１．
（装置の概略）
図１は、実施の形態１による半導体装置の縦断面図である。この半導体装置１０１は、互いに逆並列接続された縦型でｎチャネル型のＩＧＢＴと縦型のダイオードとを備えており、これらＩＧＢＴとダイオードとに属する複数の半導体領域１〜５が、単一の半導体基板１００の中に作り込まれている。「縦型」とは、一対の主電極（ＩＧＢＴではエミッタ電極とコレクタ電極であり、ダイオードではアノード電極とカソード電極である）が、半導体基板１００の一対の主面の一方と他方とにそれぞれ配置されているタイプの半導体装置を意味する。また、「逆並列」とは、順電流が流れる方向が逆方向となるような並列接続を意味している。したがって、ダイオードとｎチャネル型のＩＧＢＴとの逆並列接続とは、図１が示すように、ダイオードのアノード電極がＩＧＢＴのエミッタに接続され、カソード電極がコレクタ電極に接続された形態を意味する。
【００２１】
半導体基板１００は、例えばシリコン基板であり、一対の主面を有しており、これら一対の主面に沿って互いに異なる領域に、ＩＧＢＴ領域２０とダイオード領域２１とを選択的に規定している。本明細書では便宜上、図中の上側に描かれる主面を「上主面」、下側に描かれる主面を「下主面」と称する。半導体基板１００は、ＩＧＢＴ領域２０に、複数の半導体領域１〜５のうちＩＧＢＴに属する、ｎ領域１、ｐコレクタ領域２、ｐベース領域３、およびｎソース領域５を備えている。半導体基板１００は、また、ダイオード領域２１に、複数の半導体領域１〜５のうちダイオードに属する、ｎ領域１およびｐウェルとしてのアノード領域４を備えている。ｎ領域１は、ＩＧＢＴ領域２０においては、ｎベース領域として機能し、ダイオード領域２１においては、カソード領域として機能する。
【００２２】
ｎ領域１の元になるｎ型基板の一対の主面に、ｐ型不純物およびｎ型不純物を選択的に導入することにより、ｐコレクタ領域２、ｐベース領域３、アノード領域４、およびｎソース領域５が、半導体基板１００の一対の主面に選択的に形成されている。ｎ型基板のうち、これらの半導体領域２〜５が形成されない領域が、ｎ領域１に相当する。
【００２３】
ｐコレクタ領域２は、半導体基板１００の下主面のうち、少なくともＩＧＢＴ領域２０に属する部分に露出するように、選択的に形成されている。ｐベース領域３は、半導体基板１００の上主面のうち、ＩＧＢＴ領域２０に属する部分に選択的に露出するように、選択的に形成されている。ｎソース領域５は、半導体基板１００の上主面に選択的に露出し、ｐベース領域３よりも浅くなるように、ｐベース領域３の内側に選択的に形成されている。アノード領域４は、半導体基板１００の上主面のうち、ダイオード領域２１に属する部分に露出するように、選択的に形成されている。
【００２４】
半導体装置１０１は、さらに、ゲート電極６、ゲート絶縁膜７、絶縁膜８、エミッタ電極９、アノード電極１０、コレクタ電極１１、およびカソード電極１２を備えている。ゲート電極６は、ｐベース領域３の露出面のうち、ｎ領域１とｎソース領域５とに挟まれた部分であるチャネル領域に、ゲート絶縁膜７を挟んで対向するように形成されている。エミッタ電極９は、半導体基板１００の上主面のうち、ｐベース領域３の露出面とｎソース領域５の露出面とに接続されている。絶縁膜８は、ゲート電極６とエミッタ電極９との間を電気的に絶縁している。コレクタ電極１１は、半導体基板１００の下主面のうち、ｐコレクタ領域２の露出面に接続されている。アノード電極１０は、半導体基板１００の上主面のうち、アノード領域４の露出面に接続されている。カソード電極１２は、半導体基板１００の下主面のうち、ダイオード領域２１に属する部分であってｎ領域１の露出面に接続されている。
【００２５】
エミッタ電極９とアノード電極１０とは、配線を通じて互いに接続されている。エミッタ電極９とアノード電極１０とは、単一の配線パターンの一部として、それぞれ形成されることにより、互いに一体的に連結していてもよい。コレクタ電極１１とカソード電極１２とは、半導体基板１００の下主面に接続された単一の電極の一部として、それぞれ形成されており、互いに一体的に連結している。
【００２６】
（仕切り部材）
半導体装置１０１では、さらに、半導体基板１００のＩＧＢＴ領域２０とダイオード領域２１との間に、ＩＧＢＴ領域２０とダイオード領域２１との一方から他方へ流れる電流（「干渉電流」と仮称する）を制限する電気絶縁性の仕切り部材が選択的に設けられている。より特定的には、半導体基板１００のうちのＩＧＢＴ領域２０とダイオード領域２１との間の部位において、上主面へ開口するトレンチ１５が形成されており、このトレンチ１５には、仕切り部材として機能する絶縁体１６が埋設されている。絶縁体１６の材料は、例えばシリコン酸化物である。
【００２７】
図２は、仕切り部材の効果を説明するために、仕切り部材のない仮想的な半導体装置の断面構造とその等価回路とを同時に示す説明図である。ＩＧＢＴ領域２０には、ｐｎｐトランジスタ３１、ｎｐｎトランジスタ３２、ＭＯＳＦＥＴ３３、および抵抗３４が等価的に形成されている。ｐｎｐトランジスタ３１は、ｐコレクタ領域２、ｎ領域１、およびｐベース領域３を有し、ｎｐｎトランジスタ３２は、ｎ領域１、ｐベース領域３、およびｎソース領域５を有している。ＭＯＳＦＥＴ３３は、ｎ領域１とｎソース領域５とをソース・ドレイン領域とし、ｐベース領域３の露出面をチャネル領域とし、ゲート電極６をゲート電極としている。抵抗３４は、ｐベース領域３が有する抵抗成分である。
【００２８】
ダイオードが逆回復動作を行うときに、逆回復電流Ｉｒが、ｎ領域１のうちのダイオード領域２１に属する部分からＩＧＢＴ領域２０に属する部分へ流れる。この逆回復電流Ｉｒが、上記した干渉電流として機能する。逆回復電流Ｉｒは、ｐベース領域３を通過し、エミッタ電極９（Ｅ）へと流れる。このとき、ｐベース領域３の抵抗３４に電圧降下が生じるため、ｎｐｎトランジスタ３２が導通する。ｎｐｎトランジスタ３２を流れる電子電流Ｉｅは、ｐｎｐトランジスタ３１のベース電流として機能する。その結果、ｐｎｐトランジスタ３１が導通するので、ｐｎｐトランジスタ３１を流れるホール電流Ｉｈが、抵抗３４の電圧降下に寄与する。このようにして、ＭＯＳＦＥＴ３３がオンしないにも拘わらず、コレクタ電極１１（Ｃ）とエミッタ電極９（Ｅ）との間が導通し続ける。すなわち、図２に描かれる装置では、逆回復電流Ｉｒによって、ＩＧＢＴに寄生的に存在するサイリスタが導通するというラッチアップを生じる場合がある。ラッチアップは、ゲート電極６（Ｇ）に印加する電圧によって制御することはできない。
【００２９】
これに対して、半導体装置１０１では、仕切り部材として機能する絶縁体１６が設けられるので、ダイオード領域２１からＩＧＢＴ領域２０へ流れ込む干渉電流としての逆回復電流Ｉｒが制限される。それにより、ラッチアップの発生が抑制される。トレンチ１５は、絶縁体１６が仕切り部材として有効に機能するように、アノード領域４よりも深く形成されている。さらに、仕切り部材としての機能をさらに高めるために、トレンチ１５は、ｐコレクタ領域２の真上に形成されている。言い換えると、コレクタ領域２は、トレンチ１５の直下に位置する部分を跨ぐように、ＩＧＢＴ領域２０からダイオード領域２１へ向かって延在している。
【００３０】
（装置の利点）
半導体装置１０１は、以上のように構成されるので、以下のような利点を有する。まず、半導体装置１０１は、ＩＧＢＴとダイオードとを備えており、しかもダイオードはＩＧＢＴへ逆並列に接続されるので、ダイオードがＩＧＢＴに付随するフリーホイールダイオードとして機能する。したがって、インバータ等の電力変換器に半導体装置１０１を利用すれば、電力変換器の組み立て工程において、互いに別体の半導体チップとしてのＩＧＢＴとフリーホイールダイオードとを個別に準備し、互いに配線で接続するという工程を省くことができ、かつ電力変換器をコンパクトに仕上げることができる。また、ＩＧＢＴとフリーホイールダイオードとを配線で接続する必要がないので、配線のインダクタンスによるスイッチング速度の低下を防止して、高速スイッチングを実現することができる。
【００３１】
半導体装置１０１では、さらに電気絶縁性の仕切り部材が設けられるので、ＩＧＢＴとダイオードとの間の干渉を効果的に低減しつつ、両者の間の無効領域の幅（従来装置１５２，１５３における幅Ｌ）を狭くして装置の縮小化を図ることができる。すなわち、電力変換器のさらなる縮小化を図ることができる。半導体装置１０１では、さらに、半導体基板１００に形成されたトレンチ１５に絶縁体１６を埋設するという簡単な工程で、仕切り部材が形成される。しかも、仕切り部材を狭い幅で形成することができるので、縮小化がより効果的に達成される。
【００３２】
また、トレンチ１５が、ｎソース領域５等が形成される半導体基板１００の上主面、すなわち半導体プロセスにおける半導体基板１００の被処理面に、開口するように形成されるので、半導体プロセスの中で、トレンチ１５を容易に形成することが可能である。すなわち、生産性を阻害することなく、仕切り部材を形成することができる。さらに、ｐコレクタ領域２が、トレンチ１５が形成される部位を跨ぐように、ＩＧＢＴ領域２０からダイオード領域２１へ向かって延在しているので、干渉電流が、仕切り部材としての絶縁体１６とｐコレクタ領域２とによって効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、より効果的に抑制される。
【００３３】
実施の形態２．
本実施の形態では、ＩＧＢＴとダイオードとの間の干渉を抑制する効果を、さらに高めるように構成された半導体装置について説明する。図３に縦断面構造を示す半導体装置１０２では、トレンチ１５の底部が、ｐコレクタ領域２に達している。このため、ＩＧＢＴ領域２０とダイオード領域２１との間を流れる干渉電流が、さらに効果的に抑制される。
【００３４】
図４に縦断面構造を示す半導体装置１０３では、トレンチ１５の開口部の幅が半導体装置１０２に比べて広くなるように、トレンチ１５が形成されている。そして、トレンチ１５の内壁を覆うように、絶縁膜としての絶縁体４０が埋設され、さらに絶縁体４０の上にポリシリコン４１が埋設されている。本明細書では、トレンチ１５に「埋設される」絶縁体は、トレンチ１５の内壁を膜状に覆う絶縁体４０をも包含する。トレンチ１５が深くなる場合には、開口部は広く形成する方が、製造工程が簡単である。すなわち、半導体装置１０３は、半導体装置１０２よりも、製造が容易であるという利点を有する。トレンチ１５が半導体装置１０２の形態ほどには深くない場合、例えば半導体装置１０１の形態に該当する場合であっても、半導体装置１０３の形態と同様に、絶縁膜としての絶縁体４０とポリシリコン４１とが埋設された形態を実施することも可能である。
【００３５】
図５に縦断面構造を示す半導体装置１０４では、半導体基板１００のうちのＩＧＢＴ領域２０とダイオード領域２１との間の部位において、下主面へ開口する別のトレンチ５０が形成されており、このトレンチ５０にも、仕切り部材として機能する絶縁体５１が埋設されている。絶縁体５１の材料として、例えば絶縁体１６の材料と同一のものが用いられる。トレンチ５０は、トレンチ１５に対向する位置に形成され、さらにその底部（図５において上端部）がｐコレクタ領域２から上方へ突出している。
【００３６】
半導体装置１０４では、双方のトレンチ１５，５０に埋設された絶縁体１６，５１によって、ＩＧＢＴ領域２０とダイオード領域２１との間を流れる干渉電流が、さらに効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、なお一層効果的に抑制される。なお、トレンチ５０を、半導体装置１０３（図４）のトレンチ１５のように、広い開口部を有するように形成し、絶縁体５１に代えて、絶縁膜としての絶縁体４０とポリシリコン４１とをトレンチ５０に埋設してもよい。
【００３７】
変形例．
(1) 上記各実施の形態では、ＩＧＢＴとしてノンパンチスルー型のものを例示したが、図６に半導体装置１０５として例示するように、パンチスルー型のＩＧＢＴを形成してもよい。半導体装置１０５は、ｐコレクタ領域２に接する部分に、不純物濃度の高いｎ+領域４５をｎ領域１が含んでいる点において、半導体装置１０１とは特徴的に異なっている。
【００３８】
(2) 上記各実施の形態では、仕切り部材がトレンチに埋設された絶縁体である例を示したが、それ以外の形態を仕切り部材として実施することも可能である。図７に例示する半導体装置１０６および図８に例示する半導体装置１０７は、その一例である。半導体装置１０６および１０７はいずれも、周知の誘電体分離を用いることにより、半導体基板１００の上主面のある範囲を、一部分６２を除去した絶縁体６１によって島状に包囲した構造を有している。絶縁体６１の材料は、例えばシリコン酸化物である。半導体装置１０６および１０７のいずれにおいても、絶縁体６１は、仕切り部材として機能する。
【００３９】
(3) 上記各実施の形態では、ＩＧＢＴとして平面型のもの、すなわちゲート電極６が、半導体基板１００の上主面に対向するタイプのものを例示したが、図９に半導体装置１０８として例示するように、トレンチ型のＩＧＢＴを形成することも可能である。半導体装置１０８では、半導体基板１００の上主面に選択的に開口し、ｎソース領域５とｐベース領域３とを貫通するトレンチ７０が、半導体基板１００に選択的に形成されている。トレンチ７０の内壁を覆うように、ゲート絶縁膜７がトレンチ７０に埋設され、さらにゲート絶縁膜７の上にはゲート電極６が埋設されている。この構造においても、ｐベース領域３の露出面（この場合、半導体基板１００の表面の一部であるトレンチ７への露出面）であって、ｎソース領域５とｎ領域１とに挟まれた部分であるチャネル領域に、ゲート絶縁膜７を挟んでゲート電極６が対向している。
【００４０】
(4) 上記各実施の形態では、図１１または図１２に描かれるｎ+領域２４１がダイオード領域２１に形成されない例を示したが、図１１または図１２と同様に、半導体基板１００の下主面のうち、ダイオード領域２１に属する部分に、ｎ+領域２４１を形成することも可能である。
【００４１】
【発明の効果】
本発明の装置では、電気絶縁性の仕切り部材が設けられるので、ＩＧＢＴとダイオードとの間の干渉を効果的に低減しつつ、両者の間の無効領域の幅を狭くして装置の縮小化を図ることができる。
【００４２】
さらに、本発明の装置では、半導体基板に形成されたトレンチに絶縁体を埋設するという簡単な工程で、仕切り部材を形成することができる。しかも、仕切り部材を狭い幅で形成することができるので、装置の縮小化がより効果的に達成される。
【００４３】
加えて、本発明の装置では、トレンチが、コレクタ領域の露出面とは反対側の主面に開口するように形成されるので、ＩＧＢＴのソース領域などの半導体領域を形成する製造工程の中で、トレンチを同時に形成することができる。すなわち、生産性の高い装置が得られる。
【００４４】
さらに、本発明の装置では、コレクタ領域が、トレンチが形成される部位を跨ぐように、ＩＧＢＴ領域からダイオード領域へ向かって延在しているので、ＩＧＢＴ領域とダイオード領域との一方から他方へ流れる電流が、仕切り部材とコレクタ領域とによって効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、より効果的に抑制される。
【００４６】
加えて、本発明の装置では、前記半導体基板の他方主面へ開口し、底部がコレクタ領域から突出する別のトレンチが、さらに形成されているので、双方のトレンチに埋設された絶縁体によって、ＩＧＢＴ領域とダイオード領域との一方から他方へ流れる電流が、さらに効果的に抑制される。すなわち、ＩＧＢＴとダイオードとの間の干渉が、なお一層効果的に抑制される。
【図面の簡単な説明】
【図１】 実施の形態１による半導体装置の縦断面図である。
【図２】 図１の装置に対比される半導体装置の動作説明図である。
【図３】 実施の形態２の第１の例による半導体装置の縦断面図である。
【図４】 実施の形態２の第２の例による半導体装置の縦断面図である。
【図５】 実施の形態２の第３の例による半導体装置の縦断面図である。
【図６】 第１の変形例による半導体装置の縦断面図である。
【図７】 第２の変形例による半導体装置の縦断面図である。
【図８】 第３の変形例による半導体装置の縦断面図である。
【図９】 第４の変形例による半導体装置の縦断面図である。
【図１０】 第１の従来例による半導体装置の縦断面図である。
【図１１】 第２の従来例による半導体装置の縦断面図である。
【図１２】 第３の従来例による半導体装置の縦断面図である。
【符号の説明】
１ ｎ領域（半導体領域）、２ ｐコレクタ領域（半導体領域）、３ ｐベース領域（半導体領域）、４ アノード領域（半導体領域）、５ ｎソース領域（半導体領域）、４５ ｎ+領域（半導体領域）、１５，５０ トレンチ、１６，４０，５１，６１ 絶縁体（仕切り部材）、２０ ＩＧＢＴ領域、２１ ダイオード領域、１００ 半導体基板。
Claims (1)
- 互いに逆並列接続された縦型のＩＧＢＴと縦型のダイオードとを備え、これらＩＧＢＴとダイオードとに属する複数の半導体領域が、単一の半導体基板の中に作り込まれている半導体装置であって、
前記半導体基板が、一対の主面を有し、当該一対の主面に沿って選択的に規定されるＩＧＢＴ領域に、前記複数の半導体領域のうち前記ＩＧＢＴに属するものを備え、前記一対の主面に沿って前記ＩＧＢＴ領域とは異なる領域に選択的に規定されるダイオード領域に、前記複数の半導体領域のうち前記ダイオードに属するものを備えるとともに、前記ＩＧＢＴ領域と前記ダイオード領域との間に選択的に形成されることにより前記ＩＧＢＴ領域と前記ダイオード領域との一方から他方へ流れる電流を制限する電気絶縁性の仕切り部材を備え、前記半導体基板のうちの前記ＩＧＢＴ領域と前記ダイオード領域との間の部位において、前記一対の主面のうちの一方主面へ開口するトレンチが形成されており、
前記仕切り部材が、前記トレンチに埋設された絶縁体を有し、
前記一方主面が、前記一対の主面のうち、前記複数の半導体領域に属する前記ＩＧＢＴのコレクタ領域が露出する他方主面とは反対側の主面であり、
前記コレクタ領域が、前記部位を跨ぐように前記ＩＧＢＴ領域から前記ダイオード領域へ向かって延在しており、
前記半導体基板のうちの前記部位において、前記他方主面へ開口し、底部が前記コレクタ領域から突出する別のトレンチがさらに形成されており、
前記仕切り部材が、前記別のトレンチに埋設された別の絶縁体をさらに有する、
半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119248A JP4761644B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置 |
| US09/954,172 US6639295B2 (en) | 2001-04-18 | 2001-09-18 | Semiconductor device |
| DE10160118A DE10160118B4 (de) | 2001-04-18 | 2001-12-07 | Halbleiterelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001119248A JP4761644B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314082A JP2002314082A (ja) | 2002-10-25 |
| JP4761644B2 true JP4761644B2 (ja) | 2011-08-31 |
Family
ID=18969500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001119248A Expired - Lifetime JP4761644B2 (ja) | 2001-04-18 | 2001-04-18 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6639295B2 (ja) |
| JP (1) | JP4761644B2 (ja) |
| DE (1) | DE10160118B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11456376B2 (en) | 2020-06-04 | 2022-09-27 | Mitsubishi Electric Corporation | Semiconductor device |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002097888A1 (fr) * | 2001-05-25 | 2002-12-05 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur de puissance |
| DE10314604B4 (de) * | 2003-03-31 | 2006-07-27 | Infineon Technologies Ag | IGBT-Anordnung mit Reverse-Diodenfunktion |
| JP4799829B2 (ja) | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
| JP4791704B2 (ja) * | 2004-04-28 | 2011-10-12 | 三菱電機株式会社 | 逆導通型半導体素子とその製造方法 |
| JP4415767B2 (ja) * | 2004-06-14 | 2010-02-17 | サンケン電気株式会社 | 絶縁ゲート型半導体素子、及びその製造方法 |
| TWI233688B (en) * | 2004-08-30 | 2005-06-01 | Ind Tech Res Inst | Diode structure with low substrate leakage current and applications thereof |
| US7525779B2 (en) * | 2004-08-30 | 2009-04-28 | Zi-Ping Chen | Diode strings and electrostatic discharge protection circuits |
| DE102005007373B4 (de) * | 2005-02-17 | 2013-05-29 | Infineon Technologies Ag | Leistungshalbleiterbaugruppe |
| JP2007027432A (ja) * | 2005-07-15 | 2007-02-01 | Sanken Electric Co Ltd | 半導体装置 |
| DE102005038441B4 (de) * | 2005-08-12 | 2010-08-05 | Infineon Technologies Ag | Feldeffekthalbleiterbauelement und Verfahren zur Herstellung desselben |
| JP5055907B2 (ja) * | 2005-10-05 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
| JP2007184486A (ja) * | 2006-01-10 | 2007-07-19 | Denso Corp | 半導体装置 |
| JP4739059B2 (ja) | 2006-02-23 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | Ｄｃ／ｄｃコンバータ用半導体装置 |
| JP5011748B2 (ja) * | 2006-02-24 | 2012-08-29 | 株式会社デンソー | 半導体装置 |
| JP5309428B2 (ja) * | 2006-05-01 | 2013-10-09 | 富士電機株式会社 | 半導体装置 |
| JP5103830B2 (ja) * | 2006-08-28 | 2012-12-19 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
| JP5196794B2 (ja) | 2007-01-29 | 2013-05-15 | 三菱電機株式会社 | 半導体装置 |
| JP2008192737A (ja) * | 2007-02-02 | 2008-08-21 | Denso Corp | 半導体装置 |
| JP5092548B2 (ja) * | 2007-05-30 | 2012-12-05 | 株式会社デンソー | 半導体装置 |
| JP4605251B2 (ja) * | 2007-06-14 | 2011-01-05 | 株式会社デンソー | 半導体装置 |
| EP2003694B1 (en) * | 2007-06-14 | 2011-11-23 | Denso Corporation | Semiconductor device |
| JP5167741B2 (ja) * | 2007-09-21 | 2013-03-21 | 株式会社デンソー | 半導体装置 |
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| EP2442355B1 (en) * | 2009-06-11 | 2014-04-23 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| DE112009004065B4 (de) | 2009-09-14 | 2019-02-21 | Toyota Jidosha Kabushiki Kaisha | Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs |
| JP5609087B2 (ja) * | 2009-12-04 | 2014-10-22 | 富士電機株式会社 | 内燃機関点火装置用半導体装置 |
| JP5499692B2 (ja) * | 2009-12-24 | 2014-05-21 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JP5921055B2 (ja) * | 2010-03-08 | 2016-05-24 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2011238771A (ja) * | 2010-05-11 | 2011-11-24 | Hitachi Ltd | 半導体装置 |
| JP5737102B2 (ja) * | 2011-09-19 | 2015-06-17 | 株式会社デンソー | 半導体装置 |
| JP2013197122A (ja) * | 2012-03-15 | 2013-09-30 | Toshiba Corp | 半導体装置 |
| WO2015037095A1 (ja) | 2013-09-11 | 2015-03-19 | 富士電機株式会社 | 半導体装置 |
| WO2015068203A1 (ja) * | 2013-11-05 | 2015-05-14 | トヨタ自動車株式会社 | 半導体装置 |
| JP5867484B2 (ja) | 2013-11-14 | 2016-02-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US9601607B2 (en) * | 2013-11-27 | 2017-03-21 | Qualcomm Incorporated | Dual mode transistor |
| JP6142813B2 (ja) * | 2014-02-10 | 2017-06-07 | トヨタ自動車株式会社 | 半導体装置 |
| JP5920383B2 (ja) | 2014-03-03 | 2016-05-18 | トヨタ自動車株式会社 | 半導体装置を製造する方法及び半導体装置 |
| CN104037208B (zh) * | 2014-06-24 | 2017-09-26 | 江苏中科君芯科技有限公司 | 一种双模式绝缘栅晶体管 |
| JP6392133B2 (ja) * | 2015-01-28 | 2018-09-19 | 株式会社東芝 | 半導体装置 |
| JP6693131B2 (ja) | 2016-01-12 | 2020-05-13 | 富士電機株式会社 | 半導体装置 |
| JP2018129358A (ja) * | 2017-02-07 | 2018-08-16 | ルネサスエレクトロニクス株式会社 | 電流検出装置、負荷駆動システム、及び、電流検出装置の製造方法 |
| JP6804379B2 (ja) | 2017-04-24 | 2020-12-23 | 三菱電機株式会社 | 半導体装置 |
| JP7149899B2 (ja) | 2019-06-07 | 2022-10-07 | 三菱電機株式会社 | 半導体装置 |
| US20220320323A1 (en) | 2020-06-18 | 2022-10-06 | Dynex Semiconductor Limited | Reverse conducting igbt with controlled anode injection |
| US11764209B2 (en) * | 2020-10-19 | 2023-09-19 | MW RF Semiconductors, LLC | Power semiconductor device with forced carrier extraction and method of manufacture |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214315A (en) * | 1979-03-16 | 1980-07-22 | International Business Machines Corporation | Method for fabricating vertical NPN and PNP structures and the resulting product |
| DE3122855A1 (de) * | 1981-06-09 | 1983-01-05 | Robert Bosch Gmbh, 7000 Stuttgart | "monolithisch integrierte schaltungsanordnung" |
| JPS6074677A (ja) * | 1983-09-30 | 1985-04-26 | Toshiba Corp | 複合型サイリスタ |
| JPH0618255B2 (ja) * | 1984-04-04 | 1994-03-09 | 株式会社東芝 | 半導体装置 |
| US4860081A (en) * | 1984-06-28 | 1989-08-22 | Gte Laboratories Incorporated | Semiconductor integrated circuit structure with insulative partitions |
| US4631570A (en) * | 1984-07-03 | 1986-12-23 | Motorola, Inc. | Integrated circuit having buried oxide isolation and low resistivity substrate for power supply interconnection |
| JPS61127147A (ja) * | 1984-11-26 | 1986-06-14 | Hitachi Ltd | 半導体装置 |
| USRE34158E (en) * | 1984-10-17 | 1993-01-12 | Hitachi, Ltd. | Complementary semiconductor device |
| JPH0821678B2 (ja) * | 1987-05-29 | 1996-03-04 | 日産自動車株式会社 | 半導体装置 |
| JPH0787247B2 (ja) * | 1988-05-27 | 1995-09-20 | 三菱電機株式会社 | 半導体装置 |
| JP2760401B2 (ja) * | 1988-11-17 | 1998-05-28 | 株式会社日立製作所 | 誘電体分離基板及び半導体装置 |
| JPH02270367A (ja) * | 1989-04-12 | 1990-11-05 | Hitachi Ltd | 半導体集積回路装置 |
| US5243207A (en) * | 1991-03-15 | 1993-09-07 | Texas Instruments Incorporated | Method to integrate HBTs and FETs |
| JP3125943B2 (ja) * | 1991-09-17 | 2001-01-22 | 日本電信電話株式会社 | 半導体装置の製造方法 |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| JP3161091B2 (ja) * | 1992-10-30 | 2001-04-25 | 日本電気株式会社 | 半導体集積回路装置 |
| JPH07176720A (ja) * | 1993-12-17 | 1995-07-14 | Toyo Electric Mfg Co Ltd | 電界緩和分離構造を有する逆導通型サイリスタ |
| DE69507177T2 (de) * | 1994-02-18 | 1999-09-02 | Hitachi Ltd | Halbleiterbauelement mit mindestens einem IGBT und einer Diode |
| DE707741T1 (de) * | 1994-05-05 | 1996-11-28 | Siliconix Inc | Oberflächenmontage und flip-chip-technologie |
| US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
| JPH10154812A (ja) * | 1996-09-30 | 1998-06-09 | Toshiba Corp | 高耐圧半導体装置 |
| JP2998662B2 (ja) * | 1996-11-15 | 2000-01-11 | 日本電気株式会社 | 半導体装置 |
| US6310385B1 (en) * | 1997-01-16 | 2001-10-30 | International Rectifier Corp. | High band gap layer to isolate wells in high voltage power integrated circuits |
| JP3432708B2 (ja) | 1997-07-31 | 2003-08-04 | 株式会社東芝 | 半導体装置と半導体モジュール |
| JP4017258B2 (ja) * | 1998-07-29 | 2007-12-05 | 三菱電機株式会社 | 半導体装置 |
-
2001
- 2001-04-18 JP JP2001119248A patent/JP4761644B2/ja not_active Expired - Lifetime
- 2001-09-18 US US09/954,172 patent/US6639295B2/en not_active Expired - Lifetime
- 2001-12-07 DE DE10160118A patent/DE10160118B4/de not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11456376B2 (en) | 2020-06-04 | 2022-09-27 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6639295B2 (en) | 2003-10-28 |
| US20020153586A1 (en) | 2002-10-24 |
| DE10160118A1 (de) | 2002-10-31 |
| DE10160118B4 (de) | 2008-09-25 |
| JP2002314082A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761644B2 (ja) | 半導体装置 | |
| US5304821A (en) | MOS-gate-turnoff thyristor | |
| US6936893B2 (en) | Power semiconductor device | |
| JP5182766B2 (ja) | 高耐圧半導体装置 | |
| JP3237555B2 (ja) | 半導体装置 | |
| US8334563B2 (en) | Field-effect semiconductor device and method of producing the same | |
| JP2003017701A (ja) | 半導体装置 | |
| JP7250473B2 (ja) | 半導体装置 | |
| JP2009188178A (ja) | 半導体装置 | |
| JPH0817233B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH08139319A (ja) | 半導体装置およびその製造方法 | |
| JP2002353452A (ja) | 電力用半導体素子 | |
| JP3435635B2 (ja) | 絶縁ゲート型半導体装置、およびその製造方法ならびにインバータ回路 | |
| JPH04251983A (ja) | 半導体装置 | |
| JPH06244430A (ja) | 半導体装置 | |
| JPH03180074A (ja) | 半導体装置 | |
| JPH09181315A (ja) | 半導体デバイス | |
| CN111668212A (zh) | 半导体装置 | |
| JP3293603B2 (ja) | 電力用半導体装置 | |
| JP7387562B2 (ja) | 半導体素子および半導体装置 | |
| JP7207361B2 (ja) | 半導体装置 | |
| WO2023053439A1 (ja) | 電力用半導体装置 | |
| KR100555444B1 (ko) | 트렌치 게이트형 전력용 반도체 소자 및 그 제조 방법 | |
| JP2019004091A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000286416A (ja) | マルチチャネル絶縁ゲート型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090318 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110607 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4761644 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |