JP5196794B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5196794B2 JP5196794B2 JP2007017913A JP2007017913A JP5196794B2 JP 5196794 B2 JP5196794 B2 JP 5196794B2 JP 2007017913 A JP2007017913 A JP 2007017913A JP 2007017913 A JP2007017913 A JP 2007017913A JP 5196794 B2 JP5196794 B2 JP 5196794B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- region
- cathode
- anode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 239000012535 impurity Substances 0.000 claims description 179
- 238000011084 recovery Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明の他の局面に従う半導体装置は、スイッチング素子と、第1ダイオードと、第2ダイオードと、カソード電極と、第1アノード電極と、第2アノード電極とを備えている。スイッチング素子のコレクタと第1ダイオードのカソードとが電気的に接続され、またはスイッチング素子のエミッタと第1ダイオードのアノードとが電気的に接続されている。スイッチング素子のコレクタと第2ダイオードのカソードとが電気的に接続されている。スイッチング素子のエミッタと第2ダイオードのアノードとが電気的に接続されている。第1ダイオードと第2ダイオードとは同一の基板に形成されている。第1ダイオードは第1アノード領域と第1カソード領域とを基板内に有する。第2ダイオードは第2アノード領域と第2カソード領域とを基板内に有する。第2アノード領域は基板の一方の主面に形成されている。第1アノード領域は基板の他方の主面に形成されている。カソード電極は、第1および第2カソード領域の各々に接するように基板の一方の主面に形成されている。第1アノード電極は、第1アノード領域に接するように基板の他方の主面に形成されている。第2アノード電極は、第2アノード領域に接するように基板の一方の主面に形成されている。第1アノード電極からカソード電極に向かう電流通路と、第2アノード電極からカソード電極に向かう電流通路とが電気的に分離されている。
本発明のさらに他の局面に従う半導体装置は、スイッチング素子と、第1ダイオードと、第2ダイオードとを備えている。スイッチング素子のコレクタと第1ダイオードのカソードとが電気的に接続され、またはスイッチング素子のエミッタと第1ダイオードのアノードとが電気的に接続されている。スイッチング素子のコレクタと第2ダイオードのカソードとが電気的に接続されている。スイッチング素子のエミッタと第2ダイオードのアノードとが電気的に接続されている。第1ダイオードと第2ダイオードとは同一の基板に形成されている。第1ダイオードは第1アノード領域と第1カソード領域とを基板内に有する。第2ダイオードは第2アノード領域と第2カソード領域とを基板内に有する。第1および第2アノード領域は一の不純物領域によって形成されている。第2カソード領域は基板の一方の主面に形成されている。第1カソード領域は基板の他方の主面に形成されている。
本発明のさらにまた他の局面に従う半導体装置は、スイッチング素子と、第1ダイオードと、第2ダイオードと、アノード電極と、第1カソード電極と、第2カソード電極とを備えている。スイッチング素子のコレクタと第1ダイオードのカソードとが電気的に接続され、またはスイッチング素子のエミッタと第1ダイオードのアノードとが電気的に接続されている。スイッチング素子のコレクタと第2ダイオードのカソードとが電気的に接続されている。スイッチング素子のエミッタと第2ダイオードのアノードとが電気的に接続されている。第1ダイオードと第2ダイオードとは同一の基板に形成されている。第1ダイオードは第1アノード領域と第1カソード領域とを基板内に有する。第2ダイオードは第2アノード領域と第2カソード領域とを基板内に有する。第2カソード領域は基板の一方の主面に形成されている。第1カソード領域は基板の他方の主面に形成されている。アノード電極は、第1および第2アノード領域の各々に接するように基板の一方の主面に形成されている。第1カソード電極は、第1カソード領域に接するように基板の他方の主面に形成されている。第2カソード電極は、第2カソード領域に接するように基板の一方の主面に形成されている。アノード電極から第1カソード電極に向かう電流通路と、アノード電極から第2カソード電極に向かう電流通路とが電気的に分離されている。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の回路図である。図1を参照して、本実施の形態における半導体装置50は、たとえば図14に示す電流形インバータ100のスイッチング素子SW1〜SW4として用いられる半導体装置であって、スイッチング素子としてのトランジスタTと、第1ダイオードとしてのダイオードD1と、第2ダイオードとしてのダイオードD2とを備えている。ダイオードD1はトランジスタTの図中上部に配置されており、ダイオードD2はトランジスタTの図中右側に配置されている。ダイオードD1はアノードA1およびカソードK1を有しており、カソードK1はトランジスタTのコレクタCに電気的に接続されている。ダイオードD2はアノードA2およびカソードK2を有しており、アノードA2はトランジスタTのエミッタEに電気的に接続されており、カソードK2はトランジスタTのコレクタCと電気的に接続されている。トランジスタTとしてはたとえばIGBT、バイポーラトランジスタ、または電界効果トランジスタなどが用いられる。
図4は、本発明の実施の形態2における半導体装置の構成を示す断面図である。図4を参照して、本実施の形態の半導体装置50においては、p型不純物領域4とp型不純物領域6との間のn型不純物領域1内に複数のp型不純物領域8a、8bの各々が形成されている。複数のp型不純物領域8a、8bの各々は基板S1の上面に形成されている。
図5は、本発明の実施の形態3における半導体装置の構成を示す断面図である。図5を参照して、本実施の形態の半導体装置50においては、p型不純物領域4とp型不純物領域6との間のn型不純物領域1内に絶縁層19(トレンチ)が形成されている。絶縁層19は絶縁層18から図中下方へ延在している。絶縁層18および19は一体化して形成されていてもよい。
図6は、本発明の実施の形態4における半導体装置の構成を示す断面図であり、図2のIII−III線に沿った断面図である。図6を参照して、本実施の形態の半導体装置51は、基板S1内の構成において図3に示す実施の形態1における半導体装置と異なっている。
図7は、本発明の実施の形態5における半導体装置の構成を示す断面図である。図7を参照して、本実施の形態の半導体装置51は、絶縁層19をさらに備えている。絶縁層19は、p型不純物領域10とn型不純物領域11との間に形成されており、導電層30の真下で図中上方向に延在し、導電層30に接触している。n型不純物領域11は、絶縁層19によってn型不純物領域11aとn型不純物領域11bとに電気的に分離されている。つまり、導電層21から導電層30へ向かうダイオードD1の電流経路P1と、導電層22から導電層30へ向かうダイオードD2の電流経路P2とが電気的に分離されている。
図8は、本発明の実施の形態6における半導体装置の回路図である。図8を参照して、本実施の形態における半導体装置52の回路は、ダイオードD1の接続位置において図1に示す実施の形態1〜5における半導体装置の回路とは異なっている。具体的には、ダイオードD1のアノードA1はトランジスタTのエミッタEに電気的に接続されており、トランジスタD1のカソードK1はトランジスタTのコレクタCに電気的に接続されていない。
図10は、本発明の実施の形態7における半導体装置の構成を示す断面図である。図10を参照して、本実施の形態の半導体装置52においては、n型不純物領域3とn型不純物領域5との間のp型不純物領域2内に複数のn型不純物領域7a、7b(他の不純物領域)の各々が形成されている。複数のn型不純物領域7a、7bの各々は基板S1の上面に形成されている。
図11は、本発明の実施の形態8における半導体装置の構成を示す断面図である。図11を参照して、本実施の形態の半導体装置52においては、n型不純物領域3とn型不純物領域5との間のp型不純物領域2内に絶縁層19(トレンチ)が形成されている。絶縁層19は絶縁層18から図中下方へ延在している。絶縁層18および19は一体化して形成されていてもよい。
図12は、本発明の実施の形態9における半導体装置の構成を示す断面図であり、図2のIII−III線に沿った断面図である。図12を参照して、本実施の形態の半導体装置53は、基板S1内の構成において図9に示す実施の形態1における半導体装置と異なっている。半導体装置53は、n型不純物領域13と、p型不純物領域14(一の不純物領域)と、n型不純物領域15と、導電層20と、導電層31および32と、絶縁層18とを備えている。基板S1の下面にはn型不純物領域13が形成されており、n型不純物領域13の上にはp型不純物領域14が形成されている。基板S1の上面におけるp型不純物領域14内にはn型不純物領域15が形成されている。基板S1の上面上には絶縁層18が形成されており、絶縁層18の一部を覆うように導電層20および32が形成されている。導電層20および32は互いに分離している。導電層20は絶縁層18上の空間よりも図中右側に形成されており、p型不純物領域14に接触している。導電層32は絶縁層18上の空間よりも図中左側に形成されており、n型不純物領域15に接触している。基板S1の図中下側には導電層31が形成されている。なお、半導体装置52は、上面から見た場合に、図2に示す実施の形態1の半導体装置と同様の構成を有している。
図13は、本発明の実施の形態10における半導体装置の構成を示す断面図である。図10を参照して、本実施の形態の半導体装置53は、絶縁層19をさらに備えている。絶縁層19は、n型不純物領域13とp型不純物領域14との間に形成されており、導電層20の真下で図中上方向に延在し、導電層20に接触している。p型不純物領域14は、絶縁層19によってp型不純物領域14aとp型不純物領域14bとに電気的に分離されている。つまり、導電層20から導電層31へ向かうダイオードD1の電流経路P3と、導電層20から導電層32へ向かうダイオードD2の電流経路P4とが電気的に分離されている。
Claims (12)
- スイッチング素子と、
第1ダイオードと、
第2ダイオードとを備え、
前記スイッチング素子のコレクタと前記第1ダイオードのカソードとが電気的に接続され、または前記スイッチング素子のエミッタと前記第1ダイオードのアノードとが電気的に接続され、
前記スイッチング素子のコレクタと前記第2ダイオードのカソードとが電気的に接続され、かつ前記スイッチング素子のエミッタと前記第2ダイオードのアノードとが電気的に接続され、
前記第1ダイオードと前記第2ダイオードとは同一の基板に形成され、
前記第1ダイオードは第1アノード領域と第1カソード領域とを前記基板内に有し、かつ前記第2ダイオードは第2アノード領域と第2カソード領域とを前記基板内に有し、かつ前記第1および第2カソード領域は一の不純物領域によって形成され、
前記第2アノード領域は前記基板の一方の主面に形成されており、かつ前記第1アノード領域は前記基板の他方の主面に形成されることを特徴とする、半導体装置。 - 前記第1および第2アノード領域は互いに分離しており、かついずれも前記基板の一方の主面における前記一の不純物領域内に形成されている、請求項1に記載の半導体装置。
- 前記第1アノード領域と前記第2アノード領域とが前記一の不純物領域のみを隔てて隣接している、請求項2に記載の半導体装置。
- 前記第1アノード領域と前記第2アノード領域との間の前記一の不純物領域内に形成され、かつ前記一の不純物領域とは異なる導電型を有する他の不純物領域をさらに備える、請求項2に記載の半導体装置。
- 前記第1アノード領域と前記第2アノード領域との間の前記一の不純物領域内に形成された絶縁層をさらに備える、請求項2に記載の半導体装置。
- スイッチング素子と、
第1ダイオードと、
第2ダイオードとを備え、
前記スイッチング素子のコレクタと前記第1ダイオードのカソードとが電気的に接続され、または前記スイッチング素子のエミッタと前記第1ダイオードのアノードとが電気的に接続され、
前記スイッチング素子のコレクタと前記第2ダイオードのカソードとが電気的に接続され、かつ前記スイッチング素子のエミッタと前記第2ダイオードのアノードとが電気的に接続され、
前記第1ダイオードと前記第2ダイオードとは同一の基板に形成され、
前記第1ダイオードは第1アノード領域と第1カソード領域とを前記基板内に有し、かつ前記第2ダイオードは第2アノード領域と第2カソード領域とを前記基板内に有し、
前記第2アノード領域は前記基板の一方の主面に形成されており、かつ前記第1アノード領域は前記基板の他方の主面に形成され、
前記第1および第2カソード領域の各々に接するように前記基板の一方の主面に形成されたカソード電極と、
前記第1アノード領域に接するように前記基板の他方の主面に形成された第1アノード電極と、
前記第2アノード領域に接するように前記基板の一方の主面に形成された第2アノード電極とをさらに備え、
前記第1アノード電極から前記カソード電極に向かう電流通路と前記第2アノード電極から前記カソード電極に向かう電流通路とが電気的に分離されている、半導体装置。 - スイッチング素子と、
第1ダイオードと、
第2ダイオードとを備え、
前記スイッチング素子のコレクタと前記第1ダイオードのカソードとが電気的に接続され、または前記スイッチング素子のエミッタと前記第1ダイオードのアノードとが電気的に接続され、
前記スイッチング素子のコレクタと前記第2ダイオードのカソードとが電気的に接続され、かつ前記スイッチング素子のエミッタと前記第2ダイオードのアノードとが電気的に接続され、
前記第1ダイオードと前記第2ダイオードとは同一の基板に形成され、
前記第1ダイオードは第1アノード領域と第1カソード領域とを前記基板内に有し、かつ前記第2ダイオードは第2アノード領域と第2カソード領域とを前記基板内に有し、かつ前記第1および第2アノード領域は一の不純物領域によって形成され、
前記第2カソード領域は前記基板の一方の主面に形成されており、かつ前記第1カソード領域は前記基板の他方の主面に形成されることを特徴とする、半導体装置。 - 前記第1および第2カソード領域は互いに分離しており、かついずれも前記基板の一方の主面における前記一の不純物領域内に形成されている、請求項7に記載の半導体装置。
- 前記第1カソード領域と前記第2カソード領域とが前記一の不純物領域のみを隔てて隣接している、請求項8に記載の半導体装置。
- 前記第1カソード領域と前記第2カソード領域との間の前記一の不純物領域内に形成され、かつ前記一の不純物領域とは異なる導電型を有する他の不純物領域をさらに備える、請求項8に記載の半導体装置。
- 前記第1カソード領域と前記第2カソード領域との間の前記一の不純物領域内に形成された絶縁層をさらに備える、請求項8に記載の半導体装置。
- スイッチング素子と、
第1ダイオードと、
第2ダイオードとを備え、
前記スイッチング素子のコレクタと前記第1ダイオードのカソードとが電気的に接続され、または前記スイッチング素子のエミッタと前記第1ダイオードのアノードとが電気的に接続され、
前記スイッチング素子のコレクタと前記第2ダイオードのカソードとが電気的に接続され、かつ前記スイッチング素子のエミッタと前記第2ダイオードのアノードとが電気的に接続され、
前記第1ダイオードと前記第2ダイオードとは同一の基板に形成され、
前記第1ダイオードは第1アノード領域と第1カソード領域とを前記基板内に有し、かつ前記第2ダイオードは第2アノード領域と第2カソード領域とを前記基板内に有し、
前記第2カソード領域は前記基板の一方の主面に形成されており、かつ前記第1カソード領域は前記基板の他方の主面に形成され、
前記第1および第2アノード領域の各々に接するように前記基板の一方の主面に形成されたアノード電極と、
前記第1カソード領域に接するように前記基板の他方の主面に形成された第1カソード電極と、
前記第2カソード領域に接するように前記基板の一方の主面に形成された第2カソード電極とをさらに備え、
前記アノード電極から前記第1カソード電極に向かう電流通路と前記アノード電極から前記第2カソード電極に向かう電流通路とが電気的に分離されている、半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017913A JP5196794B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
US11/776,913 US7755167B2 (en) | 2007-01-29 | 2007-07-12 | Semiconductor device including switching element and two diodes |
DE200710039624 DE102007039624A1 (de) | 2007-01-29 | 2007-08-22 | Halbleitervorrichtung mit Schaltelement und zwei Dioden |
KR1020070096321A KR100941105B1 (ko) | 2007-01-29 | 2007-09-21 | 스위칭 소자와 2개의 다이오드를 구비한 반도체 장치 |
CN2007101629044A CN101236964B (zh) | 2007-01-29 | 2007-09-27 | 具有开关元件和两个二极管的半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017913A JP5196794B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008186920A JP2008186920A (ja) | 2008-08-14 |
JP2008186920A5 JP2008186920A5 (ja) | 2009-07-30 |
JP5196794B2 true JP5196794B2 (ja) | 2013-05-15 |
Family
ID=39587449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017913A Expired - Fee Related JP5196794B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7755167B2 (ja) |
JP (1) | JP5196794B2 (ja) |
KR (1) | KR100941105B1 (ja) |
CN (1) | CN101236964B (ja) |
DE (1) | DE102007039624A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5539134B2 (ja) * | 2010-09-16 | 2014-07-02 | 三菱電機株式会社 | 半導体装置 |
KR101301387B1 (ko) * | 2011-09-16 | 2013-08-28 | 삼성전기주식회사 | 전력 반도체 모듈 |
CN106067799B (zh) * | 2016-06-13 | 2019-03-05 | 南京芯舟科技有限公司 | 一种半导体器件 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5548958A (en) * | 1978-10-02 | 1980-04-08 | Nec Corp | Semiconductor device |
JPS6269564A (ja) * | 1985-09-20 | 1987-03-30 | Nec Corp | 半導体装置 |
JPS62108578A (ja) * | 1985-11-06 | 1987-05-19 | Rohm Co Ltd | 半導体装置 |
JPS62210858A (ja) | 1986-03-10 | 1987-09-16 | Mitsubishi Electric Corp | 複合ダイオ−ド |
DE3856174T2 (de) * | 1987-10-27 | 1998-09-03 | Nippon Electric Co | Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET. |
JP3032745B2 (ja) * | 1992-09-04 | 2000-04-17 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JP3193827B2 (ja) | 1994-04-28 | 2001-07-30 | 三菱電機株式会社 | 半導体パワーモジュールおよび電力変換装置 |
JPH09181335A (ja) * | 1995-12-25 | 1997-07-11 | Rohm Co Ltd | 半導体装置 |
FR2773265B1 (fr) * | 1997-12-30 | 2000-03-10 | Sgs Thomson Microelectronics | Circuit de protection d'interface d'abonnes |
JP2001111398A (ja) * | 1999-10-13 | 2001-04-20 | Fuji Electric Co Ltd | 半導体双方向スイッチ用スパイク電圧抑制回路 |
JP2002142443A (ja) * | 2000-11-01 | 2002-05-17 | Fuji Electric Co Ltd | 電力用半導体素子駆動用icの保護回路 |
JP4761644B2 (ja) | 2001-04-18 | 2011-08-31 | 三菱電機株式会社 | 半導体装置 |
US6657256B2 (en) | 2001-05-22 | 2003-12-02 | General Semiconductor, Inc. | Trench DMOS transistor having a zener diode for protection from electro-static discharge |
JP2003033044A (ja) | 2001-07-09 | 2003-01-31 | Mitsubishi Electric Corp | スナバ回路 |
JP4511784B2 (ja) * | 2001-12-20 | 2010-07-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Ledアレイ及びledモジュール |
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
DE10334079B4 (de) * | 2003-07-25 | 2008-08-21 | Siemens Ag | Transistormodul |
JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
JP4506276B2 (ja) | 2004-05-17 | 2010-07-21 | 富士電機システムズ株式会社 | 自己消弧形半導体素子の駆動回路 |
US7297603B2 (en) * | 2005-03-31 | 2007-11-20 | Semiconductor Components Industries, L.L.C. | Bi-directional transistor and method therefor |
JP5034461B2 (ja) * | 2006-01-10 | 2012-09-26 | 株式会社デンソー | 半導体装置 |
JP5033335B2 (ja) * | 2006-02-21 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いたインバータ装置 |
-
2007
- 2007-01-29 JP JP2007017913A patent/JP5196794B2/ja not_active Expired - Fee Related
- 2007-07-12 US US11/776,913 patent/US7755167B2/en not_active Expired - Fee Related
- 2007-08-22 DE DE200710039624 patent/DE102007039624A1/de not_active Withdrawn
- 2007-09-21 KR KR1020070096321A patent/KR100941105B1/ko not_active IP Right Cessation
- 2007-09-27 CN CN2007101629044A patent/CN101236964B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20080071054A (ko) | 2008-08-01 |
JP2008186920A (ja) | 2008-08-14 |
CN101236964B (zh) | 2011-04-27 |
KR100941105B1 (ko) | 2010-02-10 |
US20080179704A1 (en) | 2008-07-31 |
US7755167B2 (en) | 2010-07-13 |
CN101236964A (zh) | 2008-08-06 |
DE102007039624A1 (de) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7791308B2 (en) | Semiconductor element and electrical apparatus | |
KR101808411B1 (ko) | 반도체 장치 | |
JP6509621B2 (ja) | 半導体装置 | |
US7964911B2 (en) | Semiconductor element and electrical apparatus | |
US7808070B2 (en) | Power semiconductor component | |
JP6458878B2 (ja) | 半導体装置 | |
JP2010135646A (ja) | 半導体装置 | |
JPWO2018163286A1 (ja) | 半導体装置および電力変換装置 | |
US10672761B2 (en) | Semiconductor device | |
US9018633B2 (en) | Semiconductor device | |
US8269304B2 (en) | MOS gate power semiconductor device with anode of protection diode connected to collector electrode | |
JP5196794B2 (ja) | 半導体装置 | |
US10748838B2 (en) | Silicon carbide semiconductor device | |
JP6413467B2 (ja) | 半導体装置 | |
KR101060127B1 (ko) | 모스 게이트 전력 반도체 소자 | |
JP5087831B2 (ja) | 半導体装置およびその製造方法 | |
JP6047429B2 (ja) | 半導体装置およびそれを用いた電力変換装置 | |
JP2008054495A (ja) | 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール | |
JP6745737B2 (ja) | ショットキーバリアダイオードの製造方法 | |
JP2017199811A (ja) | 半導体モジュール | |
JP6561496B2 (ja) | 半導体装置 | |
JP2014099484A (ja) | 半導体装置 | |
JP2010087421A (ja) | 半導体装置 | |
JP2014011395A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |