DE102007039624A1 - Halbleitervorrichtung mit Schaltelement und zwei Dioden - Google Patents

Halbleitervorrichtung mit Schaltelement und zwei Dioden Download PDF

Info

Publication number
DE102007039624A1
DE102007039624A1 DE200710039624 DE102007039624A DE102007039624A1 DE 102007039624 A1 DE102007039624 A1 DE 102007039624A1 DE 200710039624 DE200710039624 DE 200710039624 DE 102007039624 A DE102007039624 A DE 102007039624A DE 102007039624 A1 DE102007039624 A1 DE 102007039624A1
Authority
DE
Germany
Prior art keywords
semiconductor device
diode
region
type impurity
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200710039624
Other languages
English (en)
Inventor
Yoshihiko Hirota
Chihiro Tadokoro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102007039624A1 publication Critical patent/DE102007039624A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Eine Halbleitervorrichtung (50) enthält einen Transistor (T), eine erste Diode (D1) und eine zweite Diode (D2). Ein Kollektor (C) des Transistors (T) und eine Katode (K1) der ersten Diode (D1) sind elektrisch verbunden. Der Kollektor (C) des Transistors (T) und eine Katode (K2) der zweiten Diode (D2) sind elektrisch verbunden und ein Emitter (E) des Transistors (T) und eine Anode (A2) der zweiten Diode (D2) sind elektrisch verbunden. Die erste Diode (D1) und die zweite Diode (D2) sind im gleichen Substrat ausgebildet. Dadurch kann die Halbleiteestellt werden.

Description

  • Die Erfindung bezieht sich auf das Gebiet der Halbleitervorrichtungen und insbesondere auf eine Halbleitervorrichtung mit einem Schaltelement eines Stromquellenwechselrichters und mit zwei Dioden, die vorgesehen sind, um die Zerstörung des Schaltelements zu verhindern.
  • Wechselrichter besitzen eine Funktion, Gleichstromleistung in Wechselstromleistung umzusetzen, sowie eine Funktion, eine Amplitude, eine Frequenz oder eine Phase von Wechselstromleistung umzusetzen. Sie werden in verschiedenen Anwendungen wie etwa zur Motorsteuerung, für eine Leistungsversorgungseinheit und für ein Vorschaltgerät für eine Entladungslampe verwendet. Wechselrichter umfassen einen Spannungsquellenwechselrichter, der als eine Spannungsquelle arbeitet, und einen Stromquellenwechselrichter, der als eine Stromquelle arbeitet.
  • Wie in 14 gezeigt ist, besitzt ein Stromquellenwechselrichter 100 eine Stromquellenleistungsquelle AC, Schaltele mente SW1–SW4 und eine Last L. Die Schaltelemente SW1 und SW2 sind in Reihe geschaltet und die Schaltelemente SW3 und SW4 sind ebenfalls in Reihe geschaltet. Ein Satz von Schaltelementen SW1 und SW2 und ein Satz von Schaltelementen SW3 und SW4 sind in Bezug auf die Wechselstromleistungsquelle parallelgeschaltet. Die Last L ist so angeordnet, dass sie einen Punkt zwischen den Schaltelementen SW1 und SW2 und einen Punkt zwischen den Schaltelementen SW3 und SW4 verbindet. Im Stromquellenwechselrichter 100 wird eine Wechselstromleistung von einer Wechselstromleistungsquelle AC durch Steuern des Ein- und Ausschaltens jedes der Schaltelemente SW1–SW4 geeignet umgesetzt und an die Last L angelegt.
  • Als die Schaltelemente SW1–SW4 des Stromquellenwechselrichters 100 kann ein Transistor wie etwa ein IGBT (ein Bipolartransistor mit isoliertem Gate), ein Bipolartransistor oder ein Feldeffekttransistor verwendet werden. Wenn an einen Transistor eine Sperrspannung (eine Spannung, die veranlasst, dass ein Kollektorpotential höher als ein Emitterpotential ist) angelegt wird, kann der Transistor zerstört werden. Um zu verhindern, dass an die Schaltelemente SW1–SW4 eine Sperrspannung angelegt wird, wird dementsprechend eine rückwärts sperrende Diode mit einem Schaltelement in Reihe geschaltet. Die rückwärts sperrende Diode besitzt eine Katode, die mit einem Kollektor des Schaltelements verbunden ist, oder eine Anode, die mit einem Emitter des Schaltelements verbunden ist.
  • Ferner kann dann, wenn durch die rückwärts sperrende Diode die Sperrspannung gesperrt wird, momentan ein Sperrstrom (Verzögerungsstrom) in das Schaltelement fließen, wobei das Schaltelement durch eine durch den Verzögerungsstrom erzeugte Sperrspannung zerstört werden kann. Dementsprechend ist zu einem Schaltelement eine Verzögerungsstrom-Schutzdiode parallelgeschaltet, um zu verhindern, dass der Verzögerungsstrom in die Schaltelemente SW1–SW4 fließt. Die Verzögerungsstrom-Schutzdiode besitzt eine Katode, die mit einem Kollektor des Schaltelements verbunden ist, und eine Anode, die mit einem Emitter des Schaltelements verbunden ist. Dadurch fließt der Verzögerungsstrom zu der Verzögerungsstrom-Schutzdiode anstatt in das Schaltelement.
  • JP62-210858 offenbart eine Technik, in der ein Paar aus einer rückwärts sperrenden Diode und aus einer Umlaufdiode gepackt ist. Ferner ist eine Schaltungsstruktur eines herkömmlichen Wechselrichters in Akemi Sano u. a., "Current-Source Inverter for Induction Heating Using IGBT", Denko Giho, Nr. 28, 1994, S. 54–59, und in K. Nishida u. a., "Novel current control scheme with deadbeat algorithm and adaptive line enhancer for three-phase current-source active power filter", IEEE Industry Applications Conference, 36th Annual Meeting, 2001, offenbart.
  • Im Stromquellenwechselrichter 100 sind mit jedem der Schaltelemente SW1–SW4 wie oben beschrieben eine rückwärts sperrende Diode und eine Verzögerungsstrom-Schutzdiode verbunden. Somit erfordert ein Modul des Stromquellenwechselrichters 100 einen Platz zum Anordnen eines Halbleiterchips mit einer darin ausgebildeten rückwärts sperrenden Diode und einen Platz zum Anordnen eines Halbleiterchips mit einer daran ausgebildeten Verzögerungsstrom-Schutzdiode, was ein Problem verursacht, dass das Modul des Stromquellenwechselrichters 100 sehr groß ist. Ferner erfordert die Herstellung des Moduls des Stromquellenwechselrichters 100 einen Schritt zum Herstellen einer rückwärts sperrenden Diode und einen Schritt zum Herstellen einer Verzögerungsstrom-Schutzdiode, was ein Problem verursacht, dass die Anzahl der Herstellungsschritte erhöht wird.
  • Diese Probleme sind nicht auf das Modul des Stromquellenwechselrichters 100 beschränkt und können in allen Halbleitervorrichtungen mit einer Struktur auftreten, in der eine rückwärts sperrende Diode und eine Verzögerungsstrom-Schutzdiode mit einem Schaltelement verbunden sind.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die kleiner und in weniger Schritten hergestellt werden kann.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Eine Halbleitervorrichtung der Erfindung enthält ein Schaltelement, eine erste Diode und eine zweite Diode. Ein Kollektor des Schaltelements und eine Katode der ersten Diode sind elektrisch verbunden oder ein Emitter des Schaltelements und eine Anode der ersten Diode sind elektrisch verbunden. Der Kollektor des Schaltelements und eine Katode der zweiten Diode sind elektrisch verbunden und der Emitter des Schaltelements und eine Anode der zweiten Diode sind elektrisch verbunden. Die erste Diode und die zweite Diode sind im gleichen Substrat ausgebildet.
  • Da die erste Diode und die zweite Diode gemäß der Halbleitervorrichtung der Erfindung im gleichen Substrat ausgebildet sind, kann die Anzahl der Substrate im Vergleich zu dem Fall, in dem die erste Diode und die zweite Diode in getrennten Substraten ausgebildet sind, verringert werden. Folglich kann der von dem Substrat belegte Platz verringert werden und die Halbleitervorrichtung somit kleiner hergestellt werden. Ferner können zwei Dioden gleichzeitig hergestellt werden und die Halbleitervorrichtung somit in weniger Schritten hergestellt werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 einen Stromlaufplan einer Halbleitervorrichtung in einer ersten Ausführungsform der Erfindung.
  • 2 eine Draufsicht einer Struktur der Halbleitervorrichtung in der ersten Ausführungsform der Erfindung.
  • 3 eine Querschnittsansicht längs einer Linie III-III in 2.
  • 4 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer zweiten Ausführungsform der Erfindung.
  • 5 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer dritten Ausführungsform der Erfindung.
  • 6 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer vierten Ausführungsform der Erfindung.
  • 7 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer fünften Ausführungsform der Erfindung.
  • 8 einen Stromlaufplan in einer Halbleitervorrichtung in einer sechsten Ausführungsform der Erfindung.
  • 9 eine Querschnittsansicht einer Struktur der Halbleitervorrichtung in der sechsten Ausführungsform der Erfindung.
  • 10 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer siebenten Ausführungsform der Erfindung.
  • 11 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer achten Ausführungsform der Erfindung.
  • 12 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer neunten Ausführungsform der Erfindung.
  • 13 eine Querschnittsansicht einer Struktur einer Halbleitervorrichtung in einer zehnten Ausführungsform der Erfindung.
  • 14 eine schematische Ansicht einer Schaltungsstruktur eines Stromquellenwechselrichters.
  • Im Folgenden werden anhand der Zeichnung Ausführungsformen der Erfindung beschrieben.
  • Erste Ausführungsform
  • Anhand von 1 ist eine Halbleitervorrichtung 50 in der vorliegenden Ausführungsform eine Halbleitervorrichtung, die z. B. als jedes der Schaltelemente SW1–SW4 des in 14 gezeigten Stromquellenumsetzers 100 verwendet wird und einen Transistor T als ein Schaltelement, eine Diode D1 als eine erste Diode und eine Diode D2 als eine zweite Diode enthält. Die Diode D1 befindet sich in der Zeichnung über dem Transis tor T und die Diode D2 befindet sich auf der rechten Seite des Transistors T. Die Diode D1 besitzt eine Anode A1 und eine Katode K1 und die Katode K1 ist elektrisch mit einem Kollektor C des Transistors T verbunden. Die Diode D2 besitzt eine Anode A2 und eine Katode K2, wobei die Anode A2 mit einem Emitter E des Transistors T elektrisch verbunden ist und die Katode K2 mit einem Kollektor C des Transistors T elektrisch verbunden ist. Als Transistor T wird z. B. ein IGBT, ein Bipolartransistor, ein Feldeffekttransistor oder dergleichen verwendet.
  • Anhand der 1 und 2 enthält die Halbleitervorrichtung 50 zwei Substrate S1 und S2. Die Dioden D1 und D2 sind im gleichen Substrat S1 ausgebildet und der Transistor T ist im Substrat S2 ausgebildet. Die Substrate S1 und S2 sind z. B. durch Drahtkontaktieren elektrisch miteinander verbunden. Die Halbleitervorrichtung 50 kann mit einem weiteren Modul wie etwa mit einer Wechselstromleistungsquelle elektrisch verbunden sein und die Substrate S1 und S2 können das gleiche Substrat sein.
  • Anhand von 3 besitzt die Halbleitervorrichtung 50 ein n-Störstellengebiet 1 (ein Störstellengebiet), p-Störstellengebiete 4 und 6 und leitende Schichten 21 und 22, eine leitende Schicht 30 und eine Isolierschicht 18. Das n-Störstellengebiet 1 ist im Substrat S1 ausgebildet und die p-Störstellengebiete 4 und 6 sind im n-Störstellengebiet 1 in einer oberen Oberfläche des Substrats S1 ausgebildet. Die p-Störstellengebiete 4 und 6 sind voneinander getrennt, wobei nur das n-Störstellengebiet 1 dazwischen liegt. Die Isolierschicht 18 ist auf der oberen Oberfläche des Substrats S1 ausgebildet und die leitenden Schichten 21 und 22 sind so ausgebildet, dass sie einen Abschnitt der Isolierschicht 18 bedecken. Die leitenden Schichten 21 und 22 sind voneinander getrennt. Die leitende Schicht 21 ist in der Zeichnung rechts von einem Zwischenraum über der Isolierschicht 18 ausgebildet und steht in Kontakt mit dem p-Störstellengebiet 4. Die leitende Schicht 22 ist in der Zeichnung links von dem Zwischenraum über der Isolierschicht 18 ausgebildet und steht in Kontakt mit dem p-Störstellengebiet 6. Die leitende Schicht 30 ist in der Zeichnung auf einer Unterseite des Substrats S1 ausgebildet.
  • Anhand der 1 bis 3 dient das n-Störstellengebiet 1 in der Halbleitervorrichtung 50 als ein Katodengebiet der Diode D1 (als ein erstes Katodengebiet) und als ein Katodengebiet der Diode D2 (als ein zweites Katodengebiet). Das p-Störstellengebiet 4 dient als ein Anodengebiet der Diode D1 (als ein erstes Anodengebiet) und das p-Störstellengebiet 6 dient als ein Anodengebiet der Diode D2 (als ein zweites Anodengebiet). Die leitende Schicht 21 dient als Anode A1 der Diode D1, die leitende Schicht 22 dient als Anode A2 der Diode D2 und die leitende Schicht 30 dient gemeinsam als Katode K1 der Diode D1 und als Katode K2 der Diode D2. Obgleich dies nicht gezeigt ist, ist ferner die leitende Schicht 22 mit dem Emitter E des Transistors T elektrisch verbunden und die leitende Schicht 30 mit dem Kollektor C des Transistors T elektrisch verbunden.
  • Es wird angemerkt, dass sich ein "Anodengebiet" auf ein Störstellengebiet bezieht, das als eine Anode einer Diode dient, und ein "Katodengebiet" auf ein Störstellengebiet bezieht, das als eine Katode einer Diode dient.
  • In der vorliegenden Ausführungsform enthält die Halbleitervorrichtung 50 den Transistor T, die Diode D1 und die Diode D2. Der Kollektor C des Transistors T und die Katode K1 der Diode D1 sind elektrisch verbunden. Der Kollektor C des Transistors T und die Katode K2 der Diode D2 sind elektrisch verbunden und der Emitter E des Transistors T und die Anode A2 der Diode D2 sind elektrisch verbunden. Die Dioden D1 und D2 sind im gleichen Substrat S1 ausgebildet.
  • Da die Dioden D1 und D2 gemäß der Halbleitervorrichtung 50 in der vorliegenden Ausführungsform im gleichen Substrat S1 ausgebildet sind, kann die Anzahl der Substrate im Vergleich zu dem Fall, in dem die Dioden D1 und D2 in getrennten Substraten ausgebildet sind, verringert werden. Folglich kann der von dem Substrat belegte Platz verringert werden und die Halbleitervorrichtung somit kleiner hergestellt werden. Ferner können die zwei Dioden D1 und D2 gleichzeitig hergestellt werden, sodass die Halbleitervorrichtung in weniger Schritten hergestellt werden kann.
  • Darüber hinaus hat in der Halbleitervorrichtung 50 im Substrat S1 die Diode D1 ein p-Störstellengebiet 4 und ein n-Störstellengebiet 1 und die Diode D2 ein p-Störstellengebiet 6 und ein n-Störstellengebiet 1. Jedes Katodengebiet der Dioden D1 und D2 ist durch ein n-Störstellengebiet 1 ausgebildet.
  • Dadurch besitzen die Dioden D1 und D2 ein gemeinsames Katodengebiet, sodass die Halbleitervorrichtung kleiner und in weniger Schritten hergestellt werden kann.
  • Ferner sind in der Halbleitervorrichtung 50 die p-Störstellengebiete 4 und 6 voneinander getrennt und beide im n-Störstellengebiet 1 in der oberen Oberfläche des Substrats S1 ausgebildet.
  • Dadurch sind die Anode A1 der Diode D1 und die Anode A2 der Diode D2 auf der oberen Oberfläche des Substrats S1 ausgebildet.
  • Ferner sind in der Halbleitervorrichtung 50 die p-Störstellengebiete 4 und 6 voneinander getrennt, wobei nur das n-Störstellengebiet 1 dazwischen liegt.
  • Dadurch ist eine Entfernung zwischen der Anode A1 der Diode D1 und der Anode A2 der Diode D2 in der Ebene gesehen verringert, sodass die Halbleitervorrichtung kleiner hergestellt werden kann.
  • Zweite Ausführungsform
  • Anhand von 4 sind in der Halbleitervorrichtung 50 in der vorliegenden Ausführungsform im n-Störstellengebiet 1 zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 jeweils mehrere p-Störstellengebiete 8a und 8b (weitere Störstellengebiete) ausgebildet. Die mehreren p-Störstellengebiete 8a und 8b sind jeweils in der oberen Oberfläche des Substrats S1 ausgebildet.
  • Da die Struktur und die Schaltung der Halbleitervorrichtung 50 abgesehen vom Obigen dieselben wie in der in den 1 und 3 gezeigten Halbleitervorrichtung in der ersten Ausführungsform sind, sind gleiche Teile mit den gleichen Bezugszeichen bezeichnet und werden ihre Beschreibungen nicht wiederholt.
  • Ferner enthält die Halbleitervorrichtung 50 in der vorliegenden Ausführungsform die mehreren p-Störstellengebiete 8a und 8b, die im n-Störstellengebiet 1 zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 ausgebildet sind.
  • Gemäß der Halbleitervorrichtung 50 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung in der ersten Ausführungsform erhalten werden. Außerdem dienen die p-Störstellengebiete 8a und 8b als ein Schutzring. Genauer breitet sich dann, wenn eine Sperrspannung angelegt wird, eine Verarmungsschicht von einer Grenze zwischen dem n-Störstellengebiet 1 und jedem der p-Störstellengebiete 8a und 8b in das n-Störstellengebiet 1 aus. Folglich kann diese Verarmungsschicht die Konzentration eines elektrischen Felds an einer Grenze zwischen dem n-Störstellengebiet 1 und jedem der p-Störstellengebiete 4 und 6 unterdrücken. Dadurch kann die Halbleitervorrichtung 50 eine verbesserte Spannungsfestigkeit aufweisen.
  • Es wird angemerkt, dass zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 irgendeine Anzahl von p-Störstellengebieten 8a und 8b ausgebildet sein kann: Es kann ein p-Störstellengebiet ausgebildet sein und es können mehr als zwei p-Störstellengebiete ausgebildet sein.
  • Dritte Ausführungsform
  • Anhand von 5 ist in der Halbleitervorrichtung 50 in der vorliegenden Ausführungsform im n-Störstellengebiet 1 zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 eine Isolierschicht 19 (ein Graben) ausgebildet. Die Isolierschicht 19 verläuft von der Isolierschicht 18 in der Zeichnung nach unten. Die Isolierschichten 18 und 19 können einteilig ausgebildet sein.
  • Da die Struktur und die Schaltung der Halbleitervorrichtung 50 abgesehen vom Obigen dieselben wie in der in den 1 bis 3 gezeigten Halbleitervorrichtung in der ersten Ausführungsform sind, sind gleiche Teile mit den gleichen Bezugszeichen bezeichnet und werden ihre Beschreibungen nicht wiederholt.
  • Ferner enthält die Halbleitervorrichtung 50 in der vorliegenden Ausführungsform die in dem n-Störstellengebiet 1 zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 ausgebildete Isolierschicht 19.
  • Gemäß der Halbleitervorrichtung 50 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung in der ersten Ausführungsform erhalten werden. Da ein Stromweg zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 verlängert ist, kann außerdem ein Durchgriff zwischen dem p-Störstellengebiet 4 und dem p-Störstellengebiet 6 unterdrückt werden. Dadurch kann die Halbleitervorrichtung 50 eine verbesserte Spannungsfestigkeit aufweisen.
  • Vierte Ausführungsform
  • Anhand von 6 unterscheidet sich eine Halbleitervorrichtung 51 in der vorliegenden Ausführungsform von der in 3 gezeigten Halbleitervorrichtung in der ersten Ausführungsform durch die Struktur im Substrat S1.
  • Die Halbleitervorrichtung 51 besitzt ein p-Störstellengebiet 10, ein n-Störstellengebiet 11 (ein Störstellengebiet), ein p-Störstellengebiet 12, leitende Schichten 21 und 22, eine leitende Schicht 30 und eine Isolierschicht 18. Das p-Störstellengebiet 10 ist in einer unteren Oberfläche des Substrats S1 ausgebildet und das n-Störstellengebiet 11 ist auf dem p-Störstellengebiet 10 ausgebildet. Das p-Störstellengebiet 12 ist im n-Störstellengebiet 11 in der oberen Oberfläche des Substrats S1 ausgebildet. Die Isolierschicht 18 ist auf der oberen Oberfläche des Substrats S1 ausgebildet und die leitenden Schichten 22 und 30 sind so ausgebildet, dass sie einen Abschnitt der Isolierschicht 18 bedecken. Die leitenden Schichten 22 und 30 sind voneinander getrennt. Die leitende Schicht 22 ist in der Zeichnung links von einem Zwischenraum über der Isolierschicht 18 und in Kontakt mit dem p-Störstellengebiet 12 ausgebildet. Die leitende Schicht 30 ist in der Zeichnung rechts von dem Zwischenraum über der Isolierschicht 18 und in Kontakt mit dem n-Störstellengebiet 11 ausgebildet. Die leitende Schicht 21 ist in der Zeichnung auf der Unterseite des Substrats S1 ausgebildet.
  • Anhand der 1, 2 und 6 dient das n-Störstellengebiet 11 in der Halbleitervorrichtung 51 als das Katodengebiet der Diode D1 (als das erste Katodengebiet) und als das Katodengebiet der Diode D2 (als das zweite Katodengebiet). Das p-Störstellengebiet 10 dient als das Anodengebiet der Diode D1 (als das erste Anodengebiet) und das p-Störstellengebiet 12 dient als das Anodengebiet der Diode D2 (als das zweite Anodengebiet). Die leitende Schicht 21 dient als Anode A1 der Diode D1, die leitende Schicht 22 dient als Anode A2 der Diode D2 und die leitende Schicht 30 dient gemeinsam als Katode K1 der Diode D1 und als Katode K2 der Diode D2. Obgleich dies nicht gezeigt ist, ist ferner die leitende Schicht 22 mit dem Emitter E des Transistors T elektrisch verbunden und die leitende Schicht 30 mit dem Kollektor C des Transistors T elektrisch verbunden.
  • Es wird angemerkt, dass die Schaltung und die Struktur auf der oberen Oberfläche der Halbleitervorrichtung 51 dieselben wie in der in den 1 und 2 gezeigten Halbleitervorrichtung in der ersten Ausführungsform sind.
  • In der Halbleitervorrichtung 51 in der vorliegenden Ausführungsform ist das p-Störstellengebiet 10 in der unteren Oberfläche des Substrats S1 ausgebildet und ist das p-Störstellengebiet 12 in der oberen Oberfläche des Substrats S1 ausgebildet.
  • Gemäß der Halbleitervorrichtung 51 in der vorliegenden Ausführungsform kann dieselbe Wirkung wie in der Halbleitervor richtung in der ersten Ausführungsform erhalten werden. Außerdem kann die Anode A1 der Diode D1 auf der unteren Oberfläche des Substrats S1 ausgebildet sein und kann die Anode A2 der Diode D2 auf der oberen Oberfläche des Substrats S1 ausgebildet sein.
  • Fünfte Ausführungsform
  • Anhand von 7 enthält die Halbleitervorrichtung 51 in der vorliegenden Ausführungsform ferner eine Isolierschicht 19. Die Isolierschicht 19 ist zwischen dem p-Störstellengebiet 10 und dem n-Störstellengebiet 11 ausgebildet und verläuft in der Zeichnung direkt unter der leitenden Schicht 30 nach oben und berührt die leitende Schicht 30. Das n-Störstellengebiet 11 ist durch die Isolierschicht 19 in die n-Störstellengebiete 11a und 11b elektrisch getrennt. Genauer sind ein Stromweg P1 der Diode D1 von der leitenden Schicht 21 zur leitende Schicht 30 und ein Stromweg P2 der Diode D2 von der leitenden Schicht 22 zur leitenden Schicht 30 elektrisch getrennt.
  • Da die Struktur und die Schaltung der Halbleitervorrichtung 51 abgesehen vom Obigen dieselben wie in der 6 gezeigten Halbleitervorrichtung in der vierten Ausführungsform sind, sind gleiche Teile mit dem gleichen Bezugszeichen bezeichnet und werden ihre Beschreibungen nicht wiederholt.
  • Ferner enthält die Halbleitervorrichtung 51 in der vorliegenden Ausführungsform eine leitende Schicht 30, die auf der oberen Fläche des Substrats S1 in Kontakt mit dem n-Störstellengebiet 11 ausgebildet ist, eine leitende Schicht 21, die auf der Unterseite des Substrats S1 in Kontakt mit dem p-Störstellengebiet 10 ausgebildet ist, und eine leitende Schicht 22, die auf der oberen Oberfläche des Substrats S1 in Kontakt mit dem p-Störstellengebiet 12 ausgebildet ist. Der Stromweg P1 der Diode D1 von der leitenden Schicht 21 zur leitenden Schicht 30 und der Stromweg P2 der Diode D2 von der leitenden Schicht 22 zur leitenden Schicht 30 sind elektrisch getrennt.
  • Gemäß der Halbleitervorrichtung 51 in der vorliegenden Ausführungsform kann dieselbe Wirkung wie in der Halbleitervorrichtung in der vierten Ausführungsform erhalten werden. Außerdem können ein Durchgriff zwischen dem p-Störstellengebiet 10 und dem p-Störstellengebiet 12 unterdrückt werden und kann die Halbleitervorrichtung 51 somit eine verbesserte Spannungsfestigkeit aufweisen.
  • Sechste Ausführungsform
  • Anhand von 8 unterscheidet sich eine Schaltung einer Halbleitervorrichtung 52 in der vorliegenden Ausführungsform von denen der in 1 gezeigten Halbleitervorrichtungen in der ersten bis fünften Ausführungsform in Bezug auf die Stelle, an der die Diode D1 verbunden ist. Genauer ist die Anode A1 der Diode D1 mit dem Emitter E des Transistors T elektrisch verbunden und ist die Katode K1 der Diode D1 mit dem Kollektor C des Transistors T nicht elektrisch verbunden.
  • Anhand von 9 besitzt eine Halbleitervorrichtung 52 ein p-Störstellengebiet 2 (ein Störstellengebiet), n-Störstellengebiete 3 und 5, leitende Schichten 31 und 32, eine leitende Schicht 20 und eine Isolierschicht 18. Das p-Störstellengebiet 2 ist im Substrat S1 ausgebildet und die n-Störstellengebiete 3 und 5 sind im p-Störstellengebiet 2 in der oberen Oberfläche des Substrats S1 ausgebildet. Die n-Störstellengebiete 3 und 5 sind voneinander getrennt, wobei nur das p-Störstellengebiet 2 dazwischen liegt. Die Isolierschicht 18 ist auf der oberen Oberfläche des Substrats S1 ausgebildet und die leitenden Schichten 31 und 32 sind so ausgebildet, dass sie einen Abschnitt der Isolierschicht 18 bedecken. Die leitenden Schichten 31 und 32 sind voneinander getrennt. Die leitende Schicht 31 ist in der Zeichnung rechts von einem Zwischenraum über der Isolierschicht 18 und in Kontakt mit dem n-Störstellengebiet 3 ausgebildet. Die leitende Schicht 32 ist in der Zeichnung links von dem Zwischenraum über der Isolierschicht 18 und in Kontakt mit dem n-Störstellengebiet 5 ausgebildet. Die leitende Schicht 20 ist in der Zeichnung auf der Unterseite des Substrats S1 ausgebildet.
  • Es wird angemerkt, dass die Struktur auf der oberen Oberfläche der Halbleitervorrichtung 52 dieselbe wie in der in 2 gezeigten Halbleitervorrichtung in der ersten Ausführungsform ist.
  • Anhand der 1, 2 und 9 dient das p-Störstellengebiet 2 in der Halbleitervorrichtung 52 als das Anodengebiet der Diode D1 (als das erste Anodengebiet) und als das Anodengebiet der Diode D2 (als das zweite Anodengebiet). Das n-Störstellengebiet 3 dient als das Katodengebiet der Diode D1 (als das erste Katodengebiet) und das n-Störstellengebiet 5 dient als das Katodengebiet der Diode D2 (als das zweite Katodengebiet). Die leitende Schicht 31 dient als Katode K1 der Diode D1, die leitende Schicht 32 dient als Katode K2 der Diode D2 und die leitende Schicht 20 dient gemeinsam als Anode A1 der Diode D1 und als Anode A2 der Diode D2. Obgleich dies nicht gezeigt ist, ist ferner die leitende Schicht 32 mit dem Kollektor C des Transistors T elektrisch verbunden und ist die leitende Schicht 20 mit dem Emitter E des Transistors T elektrisch verbunden.
  • Die Halbleitervorrichtung 52 in der vorliegenden Ausführungsform enthält den Transistor T, die Diode D1 und die Diode D2. Der Emitter E des Transistors T und die Anode A1 der Diode D1 sind elektrisch verbunden. Der Kollektor C des Transistors T und die Katode K2 der Diode D2 sind elektrisch verbunden und der Emitter E des Transistors T und die Anode A2 der Diode D2 sind elektrisch verbunden. Die Dioden D1 und D2 sind im gleichen Substrat S1 ausgebildet.
  • Gemäß der Halbleitervorrichtung 52 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung 50 in der ersten Ausführungsform erhalten werden.
  • Ferner besitzt in der Halbleitervorrichtung 52 die Diode D1 das p-Störstellengebiet 2 und das n-Störstellengebiet 3 im Substrat S1 und die Diode D2 das p-Störstellengebiet 2 und das n-Störstellengebiet 5 im Substrat S1. Jedes Anodengebiet der Dioden D1 und D2 ist durch das p-Störstellengebiet 2 ausgebildet.
  • Dadurch besitzen die Dioden D1 und D2 ein gemeinsames Anodengebiet, sodass die Halbleitervorrichtung kleiner und in weniger Schritten hergestellt werden kann.
  • Ferner sind die n-Störstellengebiete 3 und 5 in der Halbleitervorrichtung 52 voneinander getrennt und beide im p-Störstellengebiet 2 in der oberen Oberfläche des Substrats S1 ausgebildet.
  • Dadurch können die Katode K1 der Diode D1 und die Katode K2 der Diode D2 auf der oberen Oberfläche des Substrats S1 ausgebildet sein.
  • Ferner sind in der Halbleitervorrichtung 52 die n-Störstellengebiete 3 und 5 voneinander getrennt, wobei nur das p-Störstellengebiet 2 dazwischen liegt.
  • Dadurch ist eine Entfernung zwischen der Katode K1 der Diode D1 und der Katode K2 der Diode D2 in der Ebene gesehen ver ringert, sodass die Halbleitervorrichtung kleiner hergestellt werden kann.
  • Siebente Ausführungsform
  • Anhand von 10 sind in dem p-Störstellengebiet 2 zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 in der Halbleitervorrichtung 52 in der vorliegenden Ausführungsform jeweils mehrere n-Störstellengebiete 7a und 7b (ein weiteres Störstellengebiet) ausgebildet. Die mehreren n-Störstellengebiete 7a und 7b sind jeweils in der oberen Oberfläche des Substrats S1 ausgebildet.
  • Da die Struktur und die Schaltung der Halbleitervorrichtung 52 abgesehen vom Obigen die gleichen wie in der in den 8 und 9 gezeigten Halbleitervorrichtung in der sechsten Ausführungsform sind, sind gleiche Teile mit den gleichen Bezugszeichen bezeichnet und werden ihre Beschreibungen nicht wiederholt.
  • Ferner enthält die Halbleitervorrichtung 52 in der vorliegenden Ausführungsform die mehreren n-Störstellengebiete 7a und 7b, die im p-Störstellengebiet 2 zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 ausgebildet sind.
  • Gemäß der Halbleitervorrichtung 52 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung in der sechsten Ausführungsform erhalten werden. Außerdem dienen die n-Störstellengebiete 7a und 7b als ein Schutzring. Genauer breitet sich dann, wenn eine Sperrspannung angelegt wird, von einer Grenze zwischen dem p-Störstellengebiet 2 und jedem der n-Störstellengebiete 7a und 7b eine Verarmungsschicht in das p-Störstellengebiet 2 aus. Folglich kann diese Verarmungsschicht unterdrücken, dass sich an der Grenze zwischen dem p-Störstellengebiet 2 und jedem der n- Störstellengebiete 3 und 5 ein elektrisches Feld konzentriert. Dadurch kann die Halbleitervorrichtung 52 eine verbesserte Spannungsfestigkeit aufweisen.
  • Es wird angemerkt, dass zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 irgendeine Anzahl von n-Störstellengebieten 7a und 7b ausgebildet sein kann: Es kann ein n-Störstellengebiet ausgebildet sein und es können mehr als zwei n-Störstellengebiete ausgebildet sein.
  • Achte Ausführungsform
  • Anhand von 11 ist in der Halbleitervorrichtung 52 in der vorliegenden Ausführungsform im p-Störstellengebiet 2 zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 eine Isolierschicht 19 (ein Graben) ausgebildet. Die Isolierschicht 19 verläuft von der Isolierschicht 18 in der Zeichnung nach unten. Die Isolierschichten 18 und 19 können einteilig ausgebildet sein.
  • Da die Struktur und die Schaltung der Halbleitervorrichtung 52 abgesehen vom Obigen die gleichen wie in der in den 8 und 9 gezeigten Halbleitervorrichtung in der sechsten Ausführungsform sind, sind gleiche Teile mit den gleichen Bezugszeichen bezeichnet und werden ihre Beschreibungen nicht wiederholt.
  • Ferner enthält die Halbleitervorrichtung 52 in der vorliegenden Ausführungsform eine im p-Störstellengebiet 2 zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 ausgebildete Isolierschicht 19.
  • Gemäß der Halbleitervorrichtung 52 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung in der sechsten Ausführungsform erhalten werden.
  • Da ein Stromweg zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 verlängert ist, kann außerdem ein Durchgriff zwischen dem n-Störstellengebiet 3 und dem n-Störstellengebiet 5 unterdrückt werden. Dadurch kann die Halbleitervorrichtung 52 eine verbesserte Spannungsfestigkeit aufweisen.
  • Neunte Ausführungsform
  • Anhand von 12 unterscheidet sich eine Halbleitervorrichtung 53 in der vorliegenden Ausführungsform von der in 9 gezeigten Halbleitervorrichtung in der sechsten Ausführungsform in Bezug auf die Struktur im Substrat S1. Die Halbleitervorrichtung 53 enthält ein n-Störstellengebiet 13, ein p-Störstellengebiet 14 (ein Störstellengebiet), ein n-Störstellengebiet 15, eine leitende Schicht 20, leitende Schichten 31 und 32 und eine Isolierschicht 18. Das n-Störstellengebiet 13 ist in der unteren Oberfläche des Substrats S1 ausgebildet und das p-Störstellengebiet 14 ist auf dem n-Störstellengebiet 13 ausgebildet. Das n-Störstellengebiet 15 ist im p-Störstellengebiet 14 in der oberen Oberfläche des Substrats S1 ausgebildet. Die Isolierschicht 18 ist auf der oberen Oberfläche des Substrats S1 ausgebildet und die leitenden Schichten 20 und 32 sind so ausgebildet, dass sie einen Abschnitt der Isolierschicht 18 bedecken. Die leitenden Schichten 20 und 32 sind voneinander getrennt. Die leitende Schicht 20 ist in der Zeichnung rechts von einem Zwischenraum über der Isolierschicht 18 und in Kontakt mit dem p-Störstellengebiet 14 ausgebildet. Die leitende Schicht 32 ist in der Zeichnung links von dem Zwischenraum über der Isolierschicht 18 und in Kontakt mit dem n-Störstellengebiet 15 ausgebildet. Die leitende Schicht 31 ist in der Zeichnung auf der Unterseite des Substrats S1 ausgebildet. Die Halbleitervorrichtung 53 besitzt von der oberen Oberfläche aus gesehen die gleiche Struktur wie die in 2 gezeigte Halbleitervorrichtung in der ersten Ausführungsform.
  • Anhand der 2, 8 und 12 dient das p-Störstellengebiet 14 in der Halbleitervorrichtung 53 als das Anodengebiet der Diode D1 (als das erste Anodengebiet) und als das Anodengebiet der Diode D2 (als das zweite Anodengebiet). Das n-Störstellengebiet 13 dient als das Katodengebiet der Diode D1 (als das erste Katodengebiet) und das n-Störstellengebiet 15 dient als das Katodengebiet der Diode D2 (als das zweite Katodengebiet). Die leitende Schicht 31 dient als Katode K1 der Diode D1, die leitende Schicht 32 dient als Katode K2 der Diode D2 und die leitende Schicht 20 dient gemeinsam als Anode A1 der Diode D1 und als Anode A2 der Diode D2. Obgleich dies nicht gezeigt ist, ist ferner die leitende Schicht 32 mit dem Kollektor C des Transistors T leitend verbunden und die leitende Schicht 20 mit dem Emitter E des Transistors T elektrisch verbunden.
  • Es wird angemerkt, dass die Schaltung der Halbleitervorrichtung 53 dieselbe wie in der in 8 gezeigten Halbleitervorrichtung in der sechsten Ausführungsform ist und dass die Struktur auf der oberen Oberfläche der Halbleitervorrichtung 53 dieselbe wie in der in 2 gezeigten Halbleitervorrichtung in der ersten Ausführungsform ist.
  • In der Halbleitervorrichtung 53 in der vorliegenden Ausführungsform ist in der unteren Oberfläche des Substrats S1 das n-Störstellengebiet 13 ausgebildet und ist in der oberen Oberfläche des Substrats S1 das n-Störstellengebiet 15 ausgebildet.
  • Gemäß der Halbleitervorrichtung 53 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung in der ersten Ausführungsform erhalten werden.
  • Außerdem kann die Katode K1 der Diode D1 auf der unteren Oberfläche des Substrats S1 ausgebildet sein und kann die Katode K2 der Diode D2 auf der oberen Oberfläche des Substrats S1 ausgebildet sein.
  • Zehnte Ausführungsform
  • Anhand von 13 enthält die Halbleitervorrichtung 53 in der vorliegenden Ausführungsform ferner eine Isolierschicht 19. Die Isolierschicht 19 ist zwischen dem n-Störstellengebiet 13 und dem p-Störstellengebiet 14 ausgebildet und verläuft in der Zeichnung direkt unter der leitenden Schicht 20 nach oben, um einen Kontakt mit der leitenden Schicht 20 herzustellen. Das p-Störstellengebiet 14 ist durch die Isolierschicht 19 in die p-Störstellengebiete 14a und 14b elektrisch getrennt. Genauer sind ein Stromweg P3 der Diode D1 von der leitenden Schicht 20 zur leitenden Schicht 31 und ein Stromweg P4 der Diode D2 von der leitenden Schicht 20 zur leitenden Schicht 32 elektrisch getrennt.
  • Da die Struktur und die Schaltung der Halbleitervorrichtung 53 abgesehen vom Obigen dieselben wie in der in 12 gezeigten Halbleitervorrichtung in der neunten Ausführungsform sind, sind gleiche Teile mit den gleichen Bezugszeichen bezeichnet und werden ihre Beschreibungen nicht wiederholt.
  • Ferner enthält die Halbleitervorrichtung 53 in der vorliegenden Ausführungsform die leitende Schicht 20, die auf der oberen Oberfläche des Substrats S1 in Kontakt mit dem p-Störstellengebiet 14 ausgebildet ist, die leitende Schicht 31, die auf der Unterseite des Substrats S1 in Kontakt mit dem n-Störstellengebiet 13 ausgebildet ist, und die leitende Schicht 32, die auf der oberen Oberfläche des Substrats S1 in Kontakt mit dem n-Störstellengebiet 15 ausgebildet ist. Der Stromweg P3 der Diode D1 von der leitenden Schicht 20 zur leitenden Schicht 31 und der Stromweg P4 der Diode D2 von der leitenden Schicht 20 zur leitenden Schicht 32 sind elektrisch getrennt.
  • Gemäß der Halbleitervorrichtung 53 in der vorliegenden Ausführungsform kann die gleiche Wirkung wie in der Halbleitervorrichtung in der neunten Ausführungsform erhalten werden. Außerdem kann ein Durchgriff zwischen dem n-Störstellengebiet 13 und dem n-Störstellengebiet 15 unterdrückt werden und kann die Halbleitervorrichtung 53 somit eine verbesserte Spannungsfestigkeit aufweisen.
  • Es wird angemerkt, dass in der Diode D1 und/oder in der Diode D2, die in der ersten bis zehnten Ausführungsform gezeigt sind, eine Lebensdauersteuerung ausgeführt werden kann. Dadurch kann der Verzögerungsverlust der Diode verringert werden.
  • Die Erfindung ist als eine Leistungshalbleitervorrichtung geeignet. Insbesondere ist die Erfindung als eine Struktur für den Schutz eines Schaltelements eines Stromquellenwechselrichters geeignet.
  • Obgleich die Erfindung ausführlich beschrieben und veranschaulicht worden ist, soll dies selbstverständlich lediglich zur Erläuterung und als Beispiel und nicht als Beschränkung verstanden werden, wobei der Erfindungsgedanke und der Umfang der Erfindung lediglich durch die beigefügten Ansprüche beschränkt sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 62-210858 [0006]
  • Zitierte Nicht-Patentliteratur
    • - "Current-Source Inverter for Induction Heating Using IGBT", Denko Giho, Nr. 28, 1994, S. 54–59 [0006]
    • - K. Nishida u. a., "Novel current control scheme with deadbeat algorithm and adaptive line enhancer for three-phase current-source active power filter", IEEE Industry Applications Conference, 36th Annual Meeting, 2001 [0006]

Claims (15)

  1. Halbleitervorrichtung (50–53), die umfasst: ein Schaltelement (T); eine erste Diode (D1); und eine zweite Diode (D2), wobei ein Kollektor (C) des Schaltelements und eine Katode (K1) der ersten Diode elektrisch verbunden sind oder ein Emitter (E) des Schaltelements und eine Anode (A1) der ersten Diode elektrisch verbunden sind, der Kollektor (C) des Schaltelements und eine Katode (K2) der zweiten Diode elektrisch verbunden sind und der Emitter (E) des Schaltelements und eine Anode (A2) der zweiten Diode elektrisch verbunden sind, und die erste Diode und die zweite Diode im gleichen Substrat ausgebildet sind.
  2. Halbleitervorrichtung (50, 51) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Diode (D1) ein erstes Anodengebiet (4, 10) und ein erstes Katodengebiet (1, 11) in dem Substrat (S1) besitzt, die zweite Diode (D2) ein zweites Anodengebiet (6, 12) und ein zweites Katodengebiet (1, 11) in dem Substrat besitzt und das erste und das zweite Katodengebiet durch ein Störstellengebiet (1, 11) ausgebildet sind.
  3. Halbleitervorrichtung (50) nach Anspruch 2, dadurch gekennzeichnet, dass das erste und das zweite Anodengebiet (4, 6) voneinander getrennt sind und beide in dem einen Störstellengebiet in einer Hauptoberfläche des Substrats (S1) ausgebildet sind.
  4. Halbleitervorrichtung (50) nach Anspruch 3, dadurch gekennzeichnet, dass das erste Anodengebiet (4) und das zweite Anodengebiet (6) voneinander getrennt sind, wobei nur das eine Störstellengebiet (1) dazwischen liegt.
  5. Halbleitervorrichtung (50) nach Anspruch 3, gekennzeichnet durch ein weiteres Störstellengebiet (8a, 8b), das in dem einen Störstellengebiet (1) zwischen dem ersten Anodengebiet (4) und dem zweiten Anodengebiet (6) ausgebildet ist und einen Leitungstyp besitzt, der von dem des einen Störstellengebiets verschieden ist.
  6. Halbleitervorrichtung (50) nach Anspruch 3, gekennzeichnet durch eine Isolierschicht (19), die in dem einen Störstellengebiet (1) zwischen dem ersten Anodengebiet (4) und dem zweiten Anodengebiet (6) ausgebildet ist.
  7. Halbleitervorrichtung (51) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass das zweite Anodengebiet (12) in einer Hauptoberfläche des Substrats (S1) ausgebildet ist und das erste Anodengebiet (10) in der anderen Hauptoberfläche des Substrats ausgebildet ist.
  8. Halbleitervorrichtung (51) nach Anspruch 7, gekennzeichnet durch eine Katodenelektrode (30), die auf der einen Hauptoberfläche des Substrats in Kontakt mit dem einen Störstellengebiet (11) ausgebildet ist; eine erste Anodenelektrode (21), die auf der anderen Hauptoberfläche des Substrats in Kontakt mit dem ersten Anodengebiet (10) ausgebildet ist; und eine zweite Anodenelektrode (22), die auf der einen Hauptoberfläche des Substrats in Kontakt mit dem zweiten Anodengebiet (12) ausgebildet ist, wobei ein Stromweg (P1) von der ersten Anodenelektrode zu der Katodenelektrode und ein Stromweg (P2) von der zweiten Anodenelektrode zu der Katodenelektrode elektrisch getrennt sind.
  9. Halbleitervorrichtung (52, 53) nach Anspruch 1, dadurch gekennzeichnet, dass die erste Diode (D1) ein erstes Anodengebiet (2, 14) und ein erstes Katodengebiet (3, 13) in dem Substrat (S1) besitzt, die zweite Diode (D2) ein zweites Anodengebiet (2, 14) und ein zweites Katodengebiet (5, 15) in dem Substrat besitzt und das erste und das zweite Anodengebiet durch ein Störstellengebiet (2, 14) ausgebildet sind.
  10. Halbleitervorrichtung (52) nach Anspruch 9, dadurch gekennzeichnet, dass das erste und das zweite Katodengebiet (3, 5) voneinander getrennt sind und beide in dem einen Störstellengebiet (2) in einer Hauptoberfläche des Substrats (S1) ausgebildet sind.
  11. Halbleitervorrichtung (52) nach Anspruch 10, dadurch gekennzeichnet, dass das erste Katodengebiet (3) und das zweite Katodengebiet (5) voneinander getrennt sind, wobei nur das eine Störstellengebiet (2) dazwischen liegt.
  12. Halbleitervorrichtung (52) nach Anspruch 10, gekennzeichnet durch ein weiteres Störstellengebiet (7a, 7b), das in dem einen Störstellengebiet (2) zwischen dem ersten Katodengebiet (3) und dem zweiten Katodengebiet (5) ausgebildet ist und einen Leitfähigkeitstyp besitzt, der von dem des einen Störstellengebiets verschieden ist.
  13. Halbleitervorrichtung (52) nach Anspruch 10, gekennzeichnet durch eine Isolierschicht (19), die in dem einen Störstellengebiet (2) zwischen dem ersten Katodengebiet (3) und dem zweiten Katodengebiet (5) ausgebildet ist.
  14. Halbleitervorrichtung (53) nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass das zweite Katodengebiet (15) in einer Hauptoberfläche des Substrats (S1) ausgebildet ist und das erste Katodengebiet (13) in der anderen Hauptoberfläche des Substrats ausgebildet ist.
  15. Halbleitervorrichtung (53) nach Anspruch 14, die ferner umfasst: eine Anodenelektrode (20), die auf der einen Hauptoberfläche des Substrats (S1) in Kontakt mit dem einen Störstellengebiet (14) ausgebildet ist; eine erste Katodenelektrode (31), die auf der anderen Hauptoberfläche des Substrats in Kontakt mit dem ersten Katodengebiet (13) ausgebildet ist; und eine zweite Katodenelektrode (32), die auf der einen Hauptoberfläche des Substrats in Kontakt mit dem zweiten Katodengebiet (15) ausgebildet ist, wobei ein Stromweg (P3) von der Anodenelektrode zu der ersten Katodenelektrode und ein Stromweg (P4) von der Anodenelektrode zu der zweiten Katodenelektrode elektrisch getrennt sind.
DE200710039624 2007-01-29 2007-08-22 Halbleitervorrichtung mit Schaltelement und zwei Dioden Withdrawn DE102007039624A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-017913 2007-01-29
JP2007017913A JP5196794B2 (ja) 2007-01-29 2007-01-29 半導体装置

Publications (1)

Publication Number Publication Date
DE102007039624A1 true DE102007039624A1 (de) 2008-08-07

Family

ID=39587449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200710039624 Withdrawn DE102007039624A1 (de) 2007-01-29 2007-08-22 Halbleitervorrichtung mit Schaltelement und zwei Dioden

Country Status (5)

Country Link
US (1) US7755167B2 (de)
JP (1) JP5196794B2 (de)
KR (1) KR100941105B1 (de)
CN (1) CN101236964B (de)
DE (1) DE102007039624A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5539134B2 (ja) * 2010-09-16 2014-07-02 三菱電機株式会社 半導体装置
KR101301387B1 (ko) * 2011-09-16 2013-08-28 삼성전기주식회사 전력 반도체 모듈
CN106067799B (zh) * 2016-06-13 2019-03-05 南京芯舟科技有限公司 一种半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62210858A (ja) 1986-03-10 1987-09-16 Mitsubishi Electric Corp 複合ダイオ−ド

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5548958A (en) * 1978-10-02 1980-04-08 Nec Corp Semiconductor device
JPS6269564A (ja) * 1985-09-20 1987-03-30 Nec Corp 半導体装置
JPS62108578A (ja) * 1985-11-06 1987-05-19 Rohm Co Ltd 半導体装置
DE3856174T2 (de) 1987-10-27 1998-09-03 Nec Corp Halbleiteranordnung mit einem isolierten vertikalen Leistungs-MOSFET.
JP3032745B2 (ja) * 1992-09-04 2000-04-17 三菱電機株式会社 絶縁ゲート型半導体装置
JP3193827B2 (ja) 1994-04-28 2001-07-30 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
JPH09181335A (ja) * 1995-12-25 1997-07-11 Rohm Co Ltd 半導体装置
FR2773265B1 (fr) * 1997-12-30 2000-03-10 Sgs Thomson Microelectronics Circuit de protection d'interface d'abonnes
JP2001111398A (ja) * 1999-10-13 2001-04-20 Fuji Electric Co Ltd 半導体双方向スイッチ用スパイク電圧抑制回路
JP2002142443A (ja) * 2000-11-01 2002-05-17 Fuji Electric Co Ltd 電力用半導体素子駆動用ｉｃの保護回路
JP4761644B2 (ja) 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
US6657256B2 (en) 2001-05-22 2003-12-02 General Semiconductor, Inc. Trench DMOS transistor having a zener diode for protection from electro-static discharge
JP2003033044A (ja) 2001-07-09 2003-01-31 Mitsubishi Electric Corp スナバ回路
JP4511784B2 (ja) * 2001-12-20 2010-07-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング Ｌｅｄアレイ及びｌｅｄモジュール
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
DE10334079B4 (de) 2003-07-25 2008-08-21 Siemens Ag Transistormodul
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
JP4506276B2 (ja) 2004-05-17 2010-07-21 富士電機システムズ株式会社 自己消弧形半導体素子の駆動回路
US7297603B2 (en) * 2005-03-31 2007-11-20 Semiconductor Components Industries, L.L.C. Bi-directional transistor and method therefor
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62210858A (ja) 1986-03-10 1987-09-16 Mitsubishi Electric Corp 複合ダイオ−ド

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Current-Source Inverter for Induction Heating Using IGBT", Denko Giho, Nr. 28, 1994, S. 54-59
K. Nishida u. a., "Novel current control scheme with deadbeat algorithm and adaptive line enhancer for three-phase current-source active power filter", IEEE Industry Applications Conference, 36th Annual Meeting, 2001

Also Published As

Publication number Publication date
US20080179704A1 (en) 2008-07-31
US7755167B2 (en) 2010-07-13
KR20080071054A (ko) 2008-08-01
CN101236964A (zh) 2008-08-06
JP5196794B2 (ja) 2013-05-15
JP2008186920A (ja) 2008-08-14
KR100941105B1 (ko) 2010-02-10
CN101236964B (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
DE112017000441B4 (de) Halbleiterbauteil
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102017104715B4 (de) Schaltvorrichtung
DE202012013723U1 (de) Halbleiterbauteil
DE102014116091B4 (de) Halbleiterbauelement
DE102017104716B4 (de) Schaltvorrichtung
DE112009004744T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10229625A1 (de) Halbleitervorrichtung
DE102015012915B4 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE112017001838T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE4040993A1 (de) Halbleiterbauelement und herstellungsverfahren dafuer
DE102012211547A1 (de) Halbleitervorrichtung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112017004153T5 (de) Halbleitervorrichtung
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102018131999A1 (de) Leistungsmodul und leistungwandler
DE102019202117A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE102018200628B4 (de) Halbleiteranordnung, Verfahren zum Herstellen einer Halbleiteranordnung und Leistungsumrichteranordnung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
DE112014001529T5 (de) Halbleitervorrichtung
EP1097482B1 (de) J-fet-halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R120 Application withdrawn or ip right abandoned

Effective date: 20131202