JPS6269564A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6269564A
JPS6269564A JP60209470A JP20947085A JPS6269564A JP S6269564 A JPS6269564 A JP S6269564A JP 60209470 A JP60209470 A JP 60209470A JP 20947085 A JP20947085 A JP 20947085A JP S6269564 A JPS6269564 A JP S6269564A
Authority
JP
Japan
Prior art keywords
diode
metal plate
substrate
terminal metal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60209470A
Other languages
English (en)
Inventor
Yoshizo Hagimoto
萩本　佳三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60209470A priority Critical patent/JPS6269564A/ja
Publication of JPS6269564A publication Critical patent/JPS6269564A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に一チップ型の直列接続
ダブルタイオードに関する。
〔従来の技術〕
直列接続ダブルダイオードの電極接続図は、第２図に示
すように、ＴＩ＋Ｔ１およびＴ３の３端子構造となって
おり、Ｔ３端子は、一方のダイオードＤＩの７ノードと
他方のダイオードＤ！のカソードとを接続した接続点か
ら引出されている。
従来、この糧の直列接続ダブルダイオードは、第３図に
示すように、２個のダイオードチップ１１と１２がそれ
ぞれ異なる端子金属板８ａ、８ｂ上に搭載され、端子金
属板８ａ上に搭載されたダイオードチップ１１のアノー
ド電極と端子金属板８ｂとが金属線７で接続され、また
、金属板８ｂ上に搭載されたダイオードチップ１２のア
ノード電極と端子金属板８ｃとが金属線７で接続され、
端子金属＆８ａ、８ｂ、８ｃのそれぞれの外端側を外部
リード端子として紙面に垂直方向に引き出し、封止樹脂
９により一体【；封止して、直列接続ダブルタイオード
の完成品を構成していた。
〔発明が解決しようとする問題点〕
このような従来の直列接続ダブルダイオードは、ダイオ
ードチップが２個で構成されていたため、ダイオードチ
ップを端子金属板上に早出等を用い搭載し、電気的接続
を取るマウント作業を２回行なわねはならず、また、第
３図のダイオードチップを搭載したＴ、端子金属板上に
、ＴＩ端子金属板上に搭載されたダイオードチップと金
属線で接続するためのボンディング作業を行なわなけれ
ばならず、その際ｓＴＭ端子金属板上のダイオードチッ
プ８ｂにポンディング装置の一部が触れ、ダイオードチ
ップ１２を損なう可能性が為いという欠点があった。
〔問題点を解決するための手段〕
本発明の半導体装置は、上記従来構造の欠点を解決する
ため、−導電型半導体基板が反対４電型の分離層により
２分され、２分された一方の領域と他方の領域のそれぞ
れの表面（主面）側および裏面（反対主面）側から反対
導電型の選択的不純物拡散により第１と第２のダイオー
ド素子が形成され、それから、この２個のタイオード素
子の形成された基板の主面側または反対主面側に金属板
が接着されて、前記２個のダイオード素子が直列に接続
された直列接続ダブルダイオードが形成されている。
〔実施例〕
つき゛に本発明を実施例により説明する。
第１図は本発明の一実施例の樹脂封止前の断面図である
。第１図において、Ｎ型半導体基板はＰ型不純物の突き
抜は拡散による分離層３により第１ダイオード領域１と
第２ダイオード領域２とに２分されており、第１ダイオ
ード領域重の裏面（反対主面）および第２ダイオード領
域２の表面（主面）からＰ型不純物の選択拡散によるＰ
型アノード層１ａと２ａが形成されており、アノード層
１ａと１ｂにはそれぞれアノード電極ｌｂと２ｂが設け
られている。また、アノード電極１ｂと２ｂのそれぞれ
に対向した基板面には、電極接続図の高濃度Ｐ＋層を介
して、カソード電極ＩＣと２０がそれぞれ設けられてい
る。なお、基板の主面および反対主面は酸化膜４により
絶縁保論されている。
しかして、基板の反対主面側にある第１ダイオードのア
ノード電極１ｂと第２ダイオードのカソード電極２Ｃと
ははんだ５により端子金属板６に共に接着されて、第１
ダイオード１と第２ダイオード２は直列接続となってい
る。つぎに、端子金属板６を第２図の回路図におけるＴ
２端子、第１ダイオードのカソード電極ＩＣおよび第２
ダイオードのアノード電極１ｂに、それぞれ金属線７の
一端を接続し、他端を隣接した端子金属板（図示せず）
に接続して第３図の従来例のように樹脂封入することに
より完成品となる。
〔発明の効果〕
以上説明したように本発明は、２ケのダイオードを１チ
ツプ化することにより、マウント作業が１回だけとなり
、またＴ２端子金属板上へのボンティング作業がなくな
り、ダイオードチップを損なう可能性も小さくなり、工
数低減による低価格化および歩留・信頼性上の効果が太
きい。１
【図面の簡単な説明】
第１図は本発明の一実施例に係るダブルダイオードの樹
脂封止前の断面図、第２図は直列接続ダプルダイオード
の電極接続回路図、第３図は樹脂封止した従来の直列接
続ダブルダイオードの断面図プ゛ゐる。 １・・・・・・第１ダイオード（領域）、２・・・・・
・第２ダイオード（領域）、ｌａ、２ａ・・・・・・Ｐ
型アノード層、　　ｌ　ｂ　、　２ｂ・川・・アノード
電極、ｌｃ、２ｃ”。 ・・・カソード電極、３・・・・・・Ｐ型分離層、４・
・・・・・酸化膜、５・・・・・・はんだｓ　６　＊　
８　ａ　＊　８　ｂ　ｔ　８　ｃ・・・・・・端子金属
板、７・・・・・・金属線、９・・・・・・封止樹脂、
１１゜１２・・・・・・ダイオードチップ。

Claims (1)

    【特許請求の範囲】
  1. ＰまたはＮの一導電型の半導体基板が反対導電型の分離
    層により２分された第１ダイオード領域および第２ダイ
    オード領域と、前記第１と第２のダイオード領域のそれ
    ぞれの互いに反対の主面側に部分的に形成された反対導
    電型の不純物拡散領域と、この不純物の拡散された基板
    の二つの主面のうちの何れか一方の主面に接続された金
    属板とを有することを特徴とする半導体装置。
JP60209470A 1985-09-20 1985-09-20 半導体装置 Pending JPS6269564A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60209470A JPS6269564A (ja) 1985-09-20 1985-09-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209470A JPS6269564A (ja) 1985-09-20 1985-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS6269564A true JPS6269564A (ja) 1987-03-30

Family

ID=16573391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209470A Pending JPS6269564A (ja) 1985-09-20 1985-09-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS6269564A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186920A (ja) * 2007-01-29 2008-08-14 Mitsubishi Electric Corp 半導体装置
US20180166367A1 (en) * 2016-12-09 2018-06-14 Formosa Microsemi Co., Ltd. Flip-chip packaging diode with a multichip structure
CN108231699A (zh) * 2016-12-09 2018-06-29 美丽微半导体股份有限公司 具有多个晶粒结构的覆晶封装二极管元件
CN112951816A (zh) * 2021-04-22 2021-06-11 扬州虹扬科技发展有限公司 一种二极管、二极管的设计方法和光伏组件

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186920A (ja) * 2007-01-29 2008-08-14 Mitsubishi Electric Corp 半導体装置
US20180166367A1 (en) * 2016-12-09 2018-06-14 Formosa Microsemi Co., Ltd. Flip-chip packaging diode with a multichip structure
CN108231699A (zh) * 2016-12-09 2018-06-29 美丽微半导体股份有限公司 具有多个晶粒结构的覆晶封装二极管元件
CN108231699B (zh) * 2016-12-09 2019-12-24 林慧敏 具有多个晶粒结构的覆晶封装二极管元件
CN112951816A (zh) * 2021-04-22 2021-06-11 扬州虹扬科技发展有限公司 一种二极管、二极管的设计方法和光伏组件

Similar Documents

Publication Publication Date Title
US4088546A (en) Method of electroplating interconnections
JPS6269564A (ja) 半導体装置
JP2000150918A (ja) ダイオード装置
JPH01115127A (ja) 半導体装置
JPH02309676A (ja) 逆導通形インシュレティッドゲートバイポーラトランジスタ
JPS63150954A (ja) ブリツジ型半導体装置
JP3375560B2 (ja) 半導体装置
JPS6347972A (ja) 半導体装置
JPH0969636A (ja) 複合ダイオードチップ及びブリッジ整流器
JPH05206485A (ja) ダイオードブリッジ装置
JPS62177978A (ja) 半導体装置
JPS61234588A (ja) 光半導体素子用サブマウント
JPS63240055A (ja) 半導体装置
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPS6113378B2 (ja)
JP2526534Y2 (ja) シヨツトキバリアダイオ−ド素子
JPS62109351A (ja) 半導体装置
JPS6377152A (ja) 半導体装置
JPS60187056A (ja) 半導体装置
JPS63276258A (ja) 半導体集積回路装置
JPS62152135A (ja) 半導体装置
JPS624353A (ja) 対面接合型集積回路装置
JPH01198062A (ja) 集積回路
JPH02134852A (ja) 樹脂封止型半導体装置
JPH03276737A (ja) 半導体装置