JPS6377152A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6377152A
JPS6377152A JP22262886A JP22262886A JPS6377152A JP S6377152 A JPS6377152 A JP S6377152A JP 22262886 A JP22262886 A JP 22262886A JP 22262886 A JP22262886 A JP 22262886A JP S6377152 A JPS6377152 A JP S6377152A
Authority
JP
Japan
Prior art keywords
diffusion regions
schottky
diodes
type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22262886A
Other languages
English (en)
Inventor
Shigeto Maruo
丸尾 成人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP22262886A priority Critical patent/JPS6377152A/ja
Publication of JPS6377152A publication Critical patent/JPS6377152A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (り産業上の利用分野 本発明は半導体装置、特に全波整流回路をワンチップ内
に構成した半導体装置に関するものである。
(ロ)従来の技術 一般にダイオードブリッジ回路装置を製作する際、複数
のダイオードチップをリードの表裏面に接着し、更に各
チップの表面に別のリードを接着する構成であったり、
更には前記リードの重なりによる短絡や製造法の困難性
の問題を解決した特開昭60−101958号公報の如
き構成の半導体装置があった。
(ハ)発明が解決しようとする問題点 前述の如き構成に於いては、4チツプのダイオードかま
たはカソード・コモンとアノード・コモンのダイオード
チップを使用して構成する必要があり、更には夫々のチ
ップをリードに半田付けする必要があるため、工程数が
多く、また工程が複雑であった。
更には前述の構成では各チップの特性を近似させる必要
がある問題点を有していた。
(ニ)問題点を解決するための手段 本発明は上述した問題点を解決するために、少なくとも
一導電型の半導体基板(2)と、該半導体基板(2)の
−領域内に形成される一導電型の第1および第2拡散領
域(3)(4)と、前記半導体基板(2)の他領域内に
形成される逆導電型の第3および第4拡散領域(5)(
6)と、前記第1と第2拡散領域(3)(4)および第
3と第4拡散領域(5)(6)間に形成きれる第1およ
び第2分離拡散領域(9)(to)と、前記第1および
第2拡散領域(3)(4)とショットキ接合する第1お
よび第2ショットキ電極(11)(12)と、前記第3
および第4拡散領域(5)(6)とショットキ接合する
第3および第4ショットキ電極(13)(14)と、前
記第1ショットキ電極(11)と第3ショットキ電極(
13)を電気的に接続する第1を極(15)と、前記第
2ショットキ電極(12)と第4ショットキ電極(14
)を電気的に接続する第2電極(16)と、前記第1お
よび第2分離拡散領域(9) (10)と電気的に接続
する第3および第4電極(19)(20)とを具備する
ことで解決するものである。
(*)作用 アノード・コモンとカソード・コモンの構成のショット
キバリアダイオード(21)(22) (23)(24
)を同一基板り2)内に夫々左右対称に形成できるため
左右のダイオード(21)と(22)、(23〉と(2
4〉の特性のバラツキを小さくできる。
更には1チップ化しであるために集積度が向上し、チッ
プを小型化でき、また半導体基板(2)上の電極(15
)(16)(19)(20)から直接ワンヤボンドでリ
ードに接続可爺となるために量産に最適で組立工数を減
らせコストを低減できる。
(へ)実施例 以下に本発明の半導体装置の実施例を図面を参照しなが
ら詳述する。
先ず図に示す如く、半導体装置(1)はN−型の半導体
基板(2)と、該半導体基板(2)の−領域に形成され
るN型の第1および第2拡散領域(3)(4)と、前記
半導体基板(2)の他領域内に形成きれるP型の第3お
よび第4拡散領域(5)<6)とがある。
ここでは予め用意されたN−型の半導体基板(2)上に
例えば熱酸化法でシリコン酸化膜を形成し、N型の第1
および第2拡散領域(3)(4)とP型の第3および第
4拡散領域(5)(6)を別々にイオン注入法や熱拡散
法で形成する。
形成法としては前記半導体基板(2〉のほぼ半分の領域
に第1図クイ)や第1図く口〉に示す如く、N型の拡散
領域り7)を形成し、残りの半分の領域に第1図(イ)
や第1図(ハ)に示す如くP型の拡散領域(8)を形成
する。その後前記N型の拡散領域(7)を2分するよう
にN+型の分離拡散領域(9)を形成することで第1お
よび第2拡散領域(3)<4)が形成される。同様に第
3および第4拡散領域<5)<6)もP1型の分離拡散
領域(10)でP型の拡散領域り8)を2分して形成さ
れる。
また夫々の分離拡散領域(9)(10)は前記N型およ
びP型の拡散領域(7)(8)の周辺にも形成されてお
り、アニユラ・リングを形成している。
次に前記N型の第1および第2拡散領域(3バ4)とシ
ョットキ接合する第1および第2ショットキ電極(11
)<12)と、前記P型の第3および第4拡散領域(5
)(6)とショットキ接合する第3および第4ショット
キ電極(13)(t4)とがある。
ここではN型の第1および第2拡散領域(3)(4)と
ショットキ接合する金属としては例えばモリブデンが良
く、P型の第3および第4拡散領域(5)(6)とショ
ットキ接合する金属としては例えばチタンが良い。
更には第1ショットキ電極(11)と第3ショットキ電
極(13)を電気的に接続する第1電極(15)と、前
記第2ショットキ1極(12)と第4ショットキ電極(
14)を電気的に接続する第21!極(16)とがある
ここでは第1図(*)に示す如く第1および第2電極(
15)(16)としては例えばアルミニウム等が考えら
れ、夫々電気的に接続している。
−力木構成では第1ショットキ重極(11〉と第3ショ
ットキ電極(13)および第2ショットキ寛極(12)
と第4ショットキ電極り14)を電気的に接続している
が別の方法として第1ショットキ電極(11)と第4シ
ョットキ電極(14)および第2ショットキ電極(12
)と第3ショットキ電極(13)とを電気的に接続して
も良い。
最後に第1図(イ)に示す如く第1電極(15)および
第2’FE極(16)と重なる分離拡散領域(9)(1
0)をのぞいた夫々のNゝ型の分離拡散領域(17)お
よびP0型の分離拡散領域(18)と電極的に接続され
る第3電極および第4電極(19)(20)とで本発明
は構成される。
本発明の特徴とするところは第2図の如くカソード・コ
モンのダイオード(21)(22)およびアノード・コ
モンのダイオード(23)(24)が半導体基板(2)
に形成され、左右対称に形成されることにある。
つまり第2図に示す等価回路図のノード■。
ノード■、ノード■の間にダイオード(21)(22)
が形成され、ノード■、ノード■、ノード■cy>間に
ダイオード(23)(24)が形成される。またダイオ
ード(21>(22)は第1および第2拡散領域(3)
(4)に、ダイオード(23)(24)は第3および第
4拡散領域(5)<6)に形成される。
従ってダイオード(21)(22>、ダイオード(23
)(24)は夫々開−の工稈で同時に形成されるため夫
々のダイオード(21)(22)、(23)(24)の
特性は均一に形成できる。
また電極(15)(16)(19)(20)は半導体基
板(2)上に形成きれるためワイヤボンド等の組立が非
常に簡単になった。
(ト)発明の効果 以上の説明からも明らかな如く、半導体基板(2)上に
同一工程で左右対称に夫々ダイオード(21)<22)
およびダイオード(23)(24)が形成されるため特
性を均一に形成できる。
また半導体基板(2)上に電極(15)(16)(19
)(20)が形成されるため容易にワイヤボンド等がで
き、組立が非常に簡単にできる。
【図面の簡単な説明】
第1図(イ)は本発明の半導体装置の平面図、第1図(
ロ)は第1図(イ)におけるA−A’線の断面図、第1
図(ハ〉は第1図(イ)におけるB−B’線の断面図、
第1図(ニ)は第1図(イ)におけるc−c’線の断面
図、第1図(*)は第1図(イ)におけるD−D′線の
断面図、第2図は本発明の半導体装置の等価回路図であ
る。 (1)は半導体装置、 (2)は半導体基板、 (3)
り4)は第1および第2拡散領域、 (5)(6)は第
3および第4拡散領域、 (7)(8)は拡散領域、(
9)(to)は分離拡散領域、 (11)<12)は第
1および第2ショットキ電極、 (13)(14)は第
3および第4ショットキ電極、 (15)(16)は第
1および第2電極、 (17)(18)は分離拡散領域
、 (19)(20)は第3および第4電極、 (21
)(22)はカソード・コモン型のダイオード、(23
)(24)はアノード・コモン型のダイオードである。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1121イ 第1図口 第1図ハ 第1図二 第1図本

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも一導電型の半導体基板と、該半導体基
    板の一領域内に形成される一導電型の第1および第2拡
    散領域と、前記半導体基板の他領域内に形成される逆導
    電型の第3および第4拡散領域と、前記第1と第2拡散
    領域および第3と第4拡散領域間に形成される第1およ
    び第2分離拡散領域と、前記第1および第2拡散領域と
    ショットキ接合する第1および第2ショットキ電極と、
    前記第3および第4拡散領域とショットキ接合する第3
    および第4ショットキ電極と、前記第1ショットキ電極
    と第3ショットキ電極を電気的に接続する第1電極と、
    前記第2ショットキ電極と第4ショットキ電極を電気的
    に接続する第2電極と、前記第1および第2分離拡散領
    域と電気的に接続する第3および第4電極とを具備する
    ことを特徴とした半導体装置。
JP22262886A 1986-09-19 1986-09-19 半導体装置 Pending JPS6377152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22262886A JPS6377152A (ja) 1986-09-19 1986-09-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22262886A JPS6377152A (ja) 1986-09-19 1986-09-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6377152A true JPS6377152A (ja) 1988-04-07

Family

ID=16785428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22262886A Pending JPS6377152A (ja) 1986-09-19 1986-09-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6377152A (ja)

Similar Documents

Publication Publication Date Title
JP2004363518A (ja) 半導体装置の製造方法
JPS6377152A (ja) 半導体装置
JPS6347972A (ja) 半導体装置
US5859468A (en) Micro semiconductor bridge rectifier and method of manufacturing the same
JP3375560B2 (ja) 半導体装置
JPS6269564A (ja) 半導体装置
JPS63150954A (ja) ブリツジ型半導体装置
US5220193A (en) Variable-capacitance diode device with common electrode
JPS6347971A (ja) 半導体装置
JPS6347970A (ja) 半導体装置
JPH03234033A (ja) Dhd型ダイオードの製造方法
JPH02105465A (ja) ショットキバリア半導体装置
JPH05206485A (ja) ダイオードブリッジ装置
JPS60219776A (ja) シリ−ズダイオ−ド
JPS6115376A (ja) 基準電圧ダイオ−ド
JP2953623B2 (ja) プレーナ型サイリスタ
JPS62262458A (ja) 半導体集積回路装置
JPH0526771Y2 (ja)
JPS6126267A (ja) 双方向性ツエナ−ダイオ−ド
JPS62152135A (ja) 半導体装置
JPS6224671A (ja) サイリスタの複合素子構造
JPS62177978A (ja) 半導体装置
JPH04208072A (ja) 全波整流回路の半導体構造
JPS60187056A (ja) 半導体装置
JPS6236875A (ja) ブリツジ回路をもつ半導体装置