JPS6347971A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6347971A
JPS6347971A JP61193462A JP19346286A JPS6347971A JP S6347971 A JPS6347971 A JP S6347971A JP 61193462 A JP61193462 A JP 61193462A JP 19346286 A JP19346286 A JP 19346286A JP S6347971 A JPS6347971 A JP S6347971A
Authority
JP
Japan
Prior art keywords
electrodes
schottky
semiconductor substrate
diodes
schottky junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193462A
Other languages
English (en)
Inventor
Shigeto Maruo
丸尾 成人
Michimaro Koike
小池 理麿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61193462A priority Critical patent/JPS6347971A/ja
Publication of JPS6347971A publication Critical patent/JPS6347971A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体装置、特に余波整流回路をワンチップ内
に構成した半導体装置に関するものである。
(ロ)従来の技術 一般にダイオードブリッジ回路装置を製作する際、複数
のダイオードチップをリードの表裏面に接着し、更に各
チップの表面に別のリードを接着する構成であったり、
更には前記リードの重なりによる短絡や製造法の困難性
の問題を解決した特開昭60−101958号公報の如
き構成の半導体装置があった。
(ハ)発明が解決しようとする問題点 前述の如き構成に於いては、4チツプのダイオードかま
たはカソード・コモンとアノード・コモンのダイオード
チップを使用して構成する必要があり、更には夫々のチ
ップをリードに半田付けする必要があるため、工程数が
多く、また工程が複雑であった。
また前述の構成では各チップの特性を整える必要がある
問題点を有していた。
(ニ)問題点を解決するための手段 本発明は上述した問題点を解決するために、少なくとも
−導電型の半導体基板(2〉と、該半導体基板(2)内
に形成きれる高不純物濃度の一導電型の分離拡散領域(
3)と、前記半導体基板(2)上に形成される第1の絶
縁膜(4)と、該第1の絶縁膜(4)を介して前記半導
体基板(2)とショットキ接合される第1および第2の
ショットキ接合電極(5)(6)と、該第1および第2
のショットキ接合電極(5)(6)を分離する第2の絶
縁膜(12)と、前記第1および第2のショットキ接合
電極(5)(6)とショットキ接合する逆導電型のシリ
コン層(11)と、該シリコンJW(11)および半導
体基板(2)の底面とオーミンクコンタクトする電極(
13)(9)とにより解決するものである。
(本)作用 カソード・コモン(またはアノード・コモン)の構成の
ショットキ・バリア・ダイオード(7)(8)を半導体
基板〈2)と第1および第2のショットキ接合電極(5
)(6)で左右対称に形成する。更には前記カソード・
コモン(またはアノード・コモン)の構成のショットキ
・バリア・ダイオード(7)(8)の上に、シリコン層
(11)を形成することでアノード・コモン(またはカ
ソード・コモン)の構成のダイオード(14)<15)
を左右対称に形成する。
従って夫々のカソード・コモン(アノード・コモン)と
アノード・コモン(カソード・コモン)のダイオード(
7)とり8)、(14)と(15)は左右対称の形で、
左右同時に形成されるため左右のダイオード(7)と(
8)、(14)と(15)の特性のバラツキを小きくで
きる。
更には1チップ化しであるために集積度が向上し、チッ
プを小型化でき、また各電極と端子間をワイヤーポンド
できるので量産に最適で組立工数を減らせコストを低減
できる。
(へ)実施例 以下に本発明の半導体装置(1)の実施例を図面を参照
しながら詳述する。
先ず第1図に示す如く、N型の半導体基板(2)と、該
半導体基板(2)内に形成されるN“型の分離拡散領域
(3)と、前記半導体基板(2)上に形成される第1の
絶縁膜<4)と、該第1の絶縁膜(4)を介して前記半
導体基板(2)とショットキ接合きれる第1および第2
のショットキ接合電極(5X6)とがある。
ここで前記分離拡散領域(3〉はカソード・コモンの形
で形成きれる2つのダイオード(7)(8)をPN接合
分離するものであり、他に絶縁分離等が考えられる。ま
た第1の絶縁膜(4)は例えばCVD法により形成きれ
るシリコン酸化膜より成る。
本構成は本発明の第1の特徴とする点であり、左右対称
にカソード・コモンの形のダイオード(7)(8)が形
成きれることにある。(またここではアノード・コモン
の形のダイオードを形成しても良い。)つまり第2図に
示す等価回路のノード■、ノード■、ノード■の部分に
よりダイオード(7)(8)が形成きれ、第1および第
2の電極(5)(6)はノード■、ノード■が対応し、
半導体基板(2)の底面部(9)はノード■と対応する
従って左右のダイオード(7)(8)を同時に形成する
ために、左右のダイオード(7)(8)の特性が均一に
形成できる。
またここではシールドメタル電極(10)が反転防止用
に形成され、更にはアニユラ−・リング(3)が形成さ
れている。更には前記第1および第2のショットキ接合
電極(5)(6)は例えばP型やN型の半導体基板両方
とショットキ接合する金属であるチタンを使用するか、
または第1および第2のショットキ接合電極(5)(6
)を夫々2層構造とし、下層はN型の半導体基板(2)
とショットキ接合する金属、上着はP型のシリコン層(
11)とショットキ接合する金属を使用しても良い。
次に前記第1および第2のショットキ接合電極(5)(
6)を分離する第2の絶縁膜(12)と、前記第1およ
び第2のショットキ接合電極<5)(6)とショットキ
接合するP型のシリコンJW(11)と、該シリコン層
(11)および半導体基板(2)の底面とオーミンクコ
ンタクトする電極(13)(9)とがある。
ここで第2の絶縁膜(12)はシリコン酸化膜やシリコ
ン窒化膜が考えられ、シリコン!(11)は予めドープ
されたものを使用し、更にイオン注入等で不純物濃度を
制御している。
本構成は本発明の第2の特徴とする点であり、左右対称
にアノード・コモンの形のダイオード(14)(15)
が形成されることにある。(またここではカソード・コ
モンの形のダイオードを形成しても良い。)つまり第2
図に示す等何回路のノード■、ノード■、ノード■の部
分によりダイオード(14)(15)が形成され、前記
第1および第2のショットキ接合電極(5)(6)はノ
ード■、ノード■と対応し、シリコン層(11)とオー
ミックコンタクトする電極(13)はノード■と対応す
る。
従って左右のダイオード(14)(15)を同時に形成
できるため特性が均一にできる。
ここで前記シリコン層はショットキ接合を形成できるも
のであれば良く、レーザ等による再結晶シリコン層でも
、ポリシリコン層でも良い。しかしポリシリコン層の方
が再結晶化等をしない分形成が容易である。
(ト)発明の効果 以上の説明からも明らかな如く、半導体基板(2)と第
1および第2のショットキ接合電極(5)(6)で形成
されたカソード・コモン・ダイオード(7)(8)と、
第1および第2のショットキ接合電極(7)(8)とシ
リコン層(11)で形成きれたアノード・コモン・ダイ
オード(14)(15)を夫々左右対称に形成し、更に
は前記カソード・コモン・ダイオード(7)(8)、ア
ノード・コモン・ダイオード(14)(15)は夫々左
右同時に形成きれるために左右のダイオード(7)と(
8)、(14)と(15)の特性のバラツキを小さくで
きる。
更には1チップ化しであるために集積度が向上できるた
め、チップを小型化にでき、またワイヤボンディングで
きるため組豆工数を減らせコストを低減できる。
またポリシリコン層(13)(14)(16)を使用し
た場合は再結晶化がない分ショットキ接合を容易にする
ことができる。
【図面の簡単な説明】
第1図は本発明の実施例である半導体装置の断面図、第
2図は本発明の等価回路図である。 (1)は半導体装置、 (2)は半導体基板、 り3〉
は分離拡散領域、 (4)はシリコン酸化膜、 (5)
〈6)は第1および第2のショットキ接合電極、(7)
(8)はカソード・コモン・ダイオード、(9)は電極
、  (10)はシールドメタル電極、 (11)はシ
リコン層、(12)はシリコン酸化膜、(13〉は電極
、 (14)Us)はアノード・コモン・ダイオードで
ある。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図

Claims (1)

    【特許請求の範囲】
  1. (1)少なくとも一導電型の半導体基板と、該半導体基
    板内に形成される高不純物濃度の一導電型の分離拡散領
    域と、前記半導体基板上に形成される第1の絶縁膜と、
    該第1の絶縁膜を介して前記半導体基板とショットキ接
    合される第1および第2のショットキ接合電極と、該第
    1および第2のショットキ接合電極を分離する第2の絶
    縁膜と、前記第1および第2のショットキ接合電極とシ
    ョットキ接合する逆導電型のシリコン層と、該シリコン
    層および半導体基板の底面とオーミックコンタクトする
    電極とにより構成することを特徴とした半導体装置。
JP61193462A 1986-08-18 1986-08-18 半導体装置 Pending JPS6347971A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193462A JPS6347971A (ja) 1986-08-18 1986-08-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193462A JPS6347971A (ja) 1986-08-18 1986-08-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS6347971A true JPS6347971A (ja) 1988-02-29

Family

ID=16308406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193462A Pending JPS6347971A (ja) 1986-08-18 1986-08-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS6347971A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961765U (ja) * 1982-10-19 1984-04-23 株式会社中西製作所 食器類の浸漬装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961765U (ja) * 1982-10-19 1984-04-23 株式会社中西製作所 食器類の浸漬装置

Similar Documents

Publication Publication Date Title
JPH05175537A (ja) フォトダイオードアレイおよびその製造法
GB2082836A (en) Corrugated semiconductor devices
JPS6347972A (ja) 半導体装置
JPH06151941A (ja) フォトダイオードアレイおよびその製法
JPS6347971A (ja) 半導体装置
JPS6347970A (ja) 半導体装置
JPS584815B2 (ja) 半導体装置の製造方法
JPH05206485A (ja) ダイオードブリッジ装置
JP2754693B2 (ja) メッキ電極の製造方法
JPS60219776A (ja) シリ−ズダイオ−ド
JPS6115376A (ja) 基準電圧ダイオ−ド
JPS6377152A (ja) 半導体装置
JPS6269564A (ja) 半導体装置
JPS6236860A (ja) シヨツトキ−バリア・ダイオ−ド
JPH0622998Y2 (ja) 半導体装置
JPS59132673A (ja) Mosトランジスタ
JP2003092415A (ja) Soi構造ダイオード
JP2663581B2 (ja) 半導体装置
JPH03234033A (ja) Dhd型ダイオードの製造方法
JPS6244430B2 (ja)
JPS61194874A (ja) 半導体装置
JPS62262458A (ja) 半導体集積回路装置
JPS60218878A (ja) 半導体集積回路
JPS6347985A (ja) コンデンサマイク用半導体装置
JPH0855999A (ja) 半導体装置